JPH05216663A - 同時的命令撤去及びバックトラッキングを行なうためのデータプロセッサ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 アーキテクチャによるレジスタよりも一層汎
用の物理レジスタを持つデータ処理システムを実現す
る。 【構成】 システム１０はレジスタ目録システム９０を
使用して、レジスタファイル３７における物理レジスタ
の割当て状態変化を監視する。シーケンサ２０が命令を
出すにつれて、割出されたＲＡＭ９２が物理レジスタの
各々に対する可視及び割当て状態ビットのコピーを記憶
する。シーケンサが分枝修理を必要とする場合はその分
枝命令が出されたチェックポイントに対してバックアッ
プする。このポイントにおける各物理レジスタに対する
可視及び割当てビットはＲＡＭ９２から読み出す。規定
されたバックアップ割当て解除関係を使用して、システ
ム９０は解除すべき物理レジスタを決定し、自由プール
に戻す。システム９０は、シーケンサ２０に終了した命
令をすべて同時に撤去し、バックアップ・プロセスによ
りマークされた命令を捨てさせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は一般的にデータプロセ
ッサ、更に特定するに、可変数の命令を同時に実行でき
るパイプライン・データプロセッサに関する。

【０００２】

【従来の技術】歴史的に、データプロセッサの履行はイ
ンオーダまたは“間順（ｉｎ−ｏｒｄｅｒ）”命令実行
に限定されていた。一般に、“間順”実行方式により課
せられる制約はデータプロセッサを用いて達成し得る性
能を制限する。これに対して、“アウトオブオーダ（ｏ
ｕｔ−ｏｆ−ｏｒｄｅｒ）”命令実行の使用を許すと、
データプロセッサの性能を３倍又はそれ以上に増大させ
る。しかしながら、この性能増大の達成は的確な例外を
維持する要件により妨げられる。例外状態は、零で割算
するような命令の実行中に検出可能である。的確な例外
を履行するプロセッサにおいて、例外命令の影響はなく
され、そして、トラップは、命令が決して開始しなかっ
たプログラムに現われるように取られる。標準として、
的確な例外を維持する周知のデータ・プロセッサは高価
であるか、又はクロック・サイクル当りに実行可能な命
令の数に関して限定的である。

【０００３】“アウトオブオーダ”データプロセッサで
は、その命令実行のみがプログラム順序（シーケンス）
から発生する。かくして、命令はなおもプログラム順序
において“出され（ｉｓｓｕｅｄ）”、そして“撤去
（ｒｅｔｉｒｅｍｅｎｔ）”（命令を完了し、そしてそ
の副作用を可視可能にする作用）もプログラム順序にお
いて生ずる。データ依存性は、第１の命令が第２の命令
により使い尽くされる結果を作り出すときに２つの命令
間に存在すると云われている。基本的に、命令間でのデ
ータ依存性のみが命令実行の順序を制限する。当然、そ
こには、“アウトオブオーダ”データ・プロセッサの性
能を制限する幾つかの要因がある。第１の要因は、命令
がプロセッサにより出される割合または速度（ｒａｔ
ｅ）である。“命令の保存（ｃｏｎｓｅｒｖａｔｉｏｎ
ｏｆ ｉｎｓｔｒｕｃｔｉｏｎｓ）”特性は、クロッ
ク当りに実行される命令の平均比率がクロック当りに出
される命令の平均比率により制限されることを示してい
る。

【０００４】“アウトオブオーダ”データプロセッサの
性能を制限する第２の要因は命令の“撤去”の割合また
は速度である。初めに、そのプロセッサは何の命令も実
行していない。プロセッサは命令の引き出し及び発行を
開始する。前にも示したように、発行及び“撤去”はプ
ログラム順に生じなければならない。従って、引き続い
て出される命令は、プロセッサにより出される第１の命
令の実行が完了されて撤去されるまで、撤去されない。
プロセッサがその第１の命令を撤去するために待つ間、
それは命令を出し続ける。かくして、プロセッサは多く
の引き続いて出される命令の実行を完了するが、それら
引き続いて出される命令の“撤去”は、最初の命令が完
了して、撤去されるまで、延期される。プロセッサが一
定の割合または速度で命令を出すものと仮定すると、プ
ロセッサにおける命令についての正味の数は単調に増加
する関数となる。

【０００５】“アウトオブオーダ”プロセッサの性能を
制限する最後の要因は分枝予告回復時間である。命令発
行者が条件付分枝命令に遭遇する場合、それは少なくと
も２つの可能な作用過程を持っている。第１に、命令発
行者は命令の発行を止めることができる。この作用はプ
ロセッサの性能（命令発行の割合）に影響する第１の要
因に照らして望ましくない。第２に、命令発行者は分枝
の方向を予告または予測し、そして予告された通路（ｐ
ａｔｈ）に命令を出し続けることができる。もしも予告
された通路が正しくないとすると、不正に発行された命
令により影響されるレジスタ（単数または複数）はそれ
らの元の値へ回復されなければならない。かくして、第
２の方式を使用することで、（１）予告が大半の時間に
わたり正しいとき、そして（２）予告が間違いでも、正
しい命令を出し始めるのに長くかからないときにのみ、
高効率の発行率を維持できる。その時間の大半にわたっ
て分枝を正しく予告できるアルゴリズムは数多く知られ
ているが、一旦アルゴリズムが選ばれると、システム設
計者は、運転中にシステムに実際に生じることについて
ほとんど制御できない。予測または予告（ｐｒｅｄｉｃ
ｔｉｏｎ）が正しくない場合には、その分枝修理または
修復が生じる限り、プロセッサが命令を出せないので、
分枝修理時間を最小にする必要がある。結果的に、分枝
修理に起因する立ち往生の頻度は全体の機械性能に悪く
影響する。

【０００６】アウトオブオーダ機械におけるレジスタ・
ファイルの履行には別な問題がある。撤去制約は、副作
用がプログラム順で現われないことを指図している。周
知のプロセッサでは、プログラム順で生じるレジスタ副
作用を持つ問題を克服するのに再請求（ｒｅｏｒｄｅ
ｒ）バッファを採用している。初めに、発行する命令は
レジスタ・ファイルにおける固定された数のアドレス指
定可能なレジスタ（つまり、汎用レジスタ）の１つから
その演算数（ｏｐｅｒａｎｄ）を読む。次に、命令が出
されて、関連せる演算または動作が行われる。もしもそ
の命令がレジスタ行き先（ｄｅｓｔｉｎａｔｉｏｎ）を
持っているならば、レジスタ・ファイルでの指定された
レジスタは修正されない。代って、再請求バッファでの
スロットがその結果に対して割当てられる。命令が実行
を完了すると、再請求バッファはレジスタファイルでの
指定されたレジスタの代りに修正される。新しい命令が
出ると、それらは再請求バッファから修正されたレジス
タを読むが、修正されないレジスタもそのレジスタ・フ
ァイルから読み出される。かくして、撤去のプロセス
は、再請求バッファから修正されたレジスタを取り出
し、そしてそれらをレジスタ・ファイルへと書き戻すこ
とを必要とする。撤去の割合は、プロセッサが再請求バ
ッファ（再請求バッファ上での読み出しポートの数）を
読みそしてそのレジスタ・ファイルを書くことのできる
速度により制限される。かくして、再請求バッファを使
用することにより、システム設計者は零時間分枝修理
（もはや有効でない再請求バッファの区間を捨てること
により）を達成できるが、撤去率または速度は制限され
る。

【０００７】再請求バッファの制限された撤去率の不備
を直すのに採用される１つの解決策は“来歴バッファ”
（ｈｉｓｔｏｒｙ ｂｕｆｆｅｒ）の履行である。命令
が出されるにつれて、修正を要するレジスタは、修正さ
れる前に来歴バッファへとコピーされる。従って、“来
歴バッファでの値は“古い”レジスタ値を表わしてい
る。命令が実行を完了するにつれて、それらの結果はレ
ジスタファイルへとじかに記憶される。かくして、撤去
のプロセスは、命令がいつ完了したかを決定する必要が
ある。標準として、プロセッサはクロック期間中にいづ
れかの数の命令の結果を“決定する”ので、撤去率は制
限されない。“復号された”命令に対する古い値を記憶
する来歴バッファにおけるスロットは単に捨てられる。
これとは逆に、分枝修理が必要である場合、そのシステ
ムが古いレジスタ値を回復する速度は分枝修理時間を制
限することになる。かくして、来歴バッファを使用する
ことで、システム設計者は零の撤去時間を達成できる
が、分枝修理率または分枝修復速度は制限される。

【０００８】

【発明が解決しようとする課題】従って、再請求バッフ
ァと来歴バッファとは１つの目的を有効に達成するが、
他の目的を達成するには有効でない。本質的に、その問
題は、両方式つまりアプローチ（再請求バッファ及び来
歴バッファ）共、データの物理的運動を必要とすること
である。再請求バッファは撤去動作においてデータを移
動させる。他方、来歴バッファは分枝修理の動作におい
てデータを移動させる。かくして、データを物理的に動
かすことなく、前述の目的を達成する機構を提供するこ
とが望ましい。

【０００９】

【課題を解決するための手段及び作用】ここでは、シー
ケンサにより出される複数の命令を同時に実行するため
の予め決められた数の実行ユニットと、その予め決めら
れた数の命令の各々の前記実行ユニットによる実行から
生じる情報を選択的に記憶するためのレジスタ・ファイ
ルでの複数の番号付けられた物理レジスタとを持つデー
タ処理システムが提供される。このデータは処理システ
ムは、第１の一致したチェックポイントから引き続く撤
去チェックポイントへと前進するシーケンサに応答し
て、物理レジスタの各々の割当て状態変化を監視するた
めの撤去ロジックを含む命令撤去を行うためのシステム
を含んでいる。

【００１０】

【実施例】“肯定する（ａｓｓｅｒｔ）”、“肯定（ａ
ｓｓｅｒｔｉｏｎ）”、“否定する（ｎｅｇａｔｅ）”
及び“否定（ｎｅｇａｔｉｏｎ）”という用語は、“能
動高（ａｃｔｉｖｅ ｈｉｇｈ）”及び“能動低（ａｃ
ｔｉｖｅ ｌｏｗ）”信号の混成を取扱う際での混同を
避けるために使用されている。“肯定する”及び“肯
定”は、信号が能動つまり論理的に真であることを示す
ために使用されている。“否定する”及び“否定”は、
信号が非能動つまり論理的に偽であることを示すために
使用されている。

【００１１】本発明は各種のコンピュータ・システム環
境において履行できる。従って、図１のデータ処理シス
テム１０は例示を目的としてのみ与えられており、本発
明の範囲を限定するものではない。図１に示されている
のは、本発明の好ましい実施例によるデータ処理システ
ム１０のブロック図である。動作において、インストラ
クション・バッファ１２は、バス・インタフェース・ユ
ニット１４を介して、外部メモリ（示されていない）か
ら多くのメモリ位置（ｌｏｃａｔｉｏｎｓ）を取り出
す。デコーダ１６は該メモリ位置に記憶されている情報
を“パケット”へと再編成し、そこで、各パケットは１
〜６の命令から成っている。被復号（ｄｅｃｏｄｅｄ）
命令キャッシュ（ＤＩＣ）１８は復号されたパケットを
デコーダ１６から受け、そしてシーケンサ兼窓制御論理
ユニット（シーケンサ）によるそれらの選択中、それら
パケット（前以って復号されたグループの命令）を記憶
する。ＤＩＣ１８は命令バス４４に対するパケット源と
して機能する。代替として、デコーダ１６は命令バス４
４に対して命令パケットをじかに与えても良い。

【００１２】好ましい実施例において、ＤＩＣ１８は、
命令が前以って復号されることを除いて従来の命令キャ
ッシュと同様に機能する。命令の発行は、シーケンサ２
０が実行のためのパケットを選択するときに生じ、そし
てＤＩＣ１８は選ばれたパケットにおける復号さた命令
を１グループの保留（ｒｅｓｅｒｖａｔｉｏｎ）ステー
ション３１−３６での１つ又はそれ以上のセットのステ
ーションに与える。好ましい実施例において、発行され
た命令に対するデータ演算数が利用できない場合、その
命令は必要とされるデータの利用迄保留ステーションに
記憶される。必要不可欠なデータ演算数が利用可能にな
ると、命令は、実行のために、保留ステーション（グル
ープの保留ステーション３１−３６の１つにおいて）か
らファンクションユニット２５−３０にそれぞれ転送さ
れる。条件キャッシュ２４は、（ｉ）部分的に完了した
メモリ命令、（ｉｉ）完了しているが撤去可能でないメ
モリ命令、そして（ｉｉｉ）完了して撤去されるメモリ
演算または動作データに対する記憶領域を与え、これに
より、メモリ動作が正しい順序で実行されることを確保
する。

【００１３】好ましい実施例によると、ファンクション
・ユニット２５−３０は、各々がそれ自体の従来のバス
・ドライバ・ロジック（示されていない）を持つ６つの
独立したバスを含む分配バス４５に結合されている。命
令パケットの実行の完了に際して、それぞれのファンク
ション・ユニット２５−３０はそれぞれのファンクショ
ン・ユニットに使用されている独立バス上へと情報を駆
動する。従って、ファンクション・ユニット２５−３０
の出力のみが分配バス４５の６つの独立バスを駆動す
る。シーケンサ２０は、命令パケットが成功裏に実行し
たかどうかを決定するために分配バス４５を監視する。
好ましい実施例において、シーケンサ２０は分配バス上
に置かれたデータを読まないが、シーケンサ２０はどの
命令が分配された情報を持つのかを検出し、それによ
り、命令パケットの完了を確認する。シーケンサ２０
は、いづれかの与えられた時間にデータ処理システム１
０にある能動（ａｃｔｉｖｅ）命令パケットの数（ここ
で、能動は出されているが、まだ撤去されていないこと
を意味する）を制限するように機能する。システム１０
に現にある命令パケットの数が前以って規定された限度
を越えないならば、シーケンサ２０はインストラクショ
ンバッファ１２か又はＤＩＣ１８のいづれかから命令を
出し続ける。

【００１４】アーキテクチャによる（論理的）レジスタ
は、プログラムが命令実行中に操作するものである。レ
ジスタファイル３７−３９には、論理（アーキテクチャ
による）レジスタよりも一層多い物理レジスタがある。
本発明によると、レジスタファイル３７−３９は互いに
論理的に等価であるので、各レジスタファイル３７−３
９は常に同一の情報を含んでいる。システム・リセット
において、データ処理システム１０によってエミュレー
トされつつある命令セット・アーキテクチャの各論理レ
ジスタには、それを表わすために、レジスタ・ファイル
３７−３９での物理レジスタが割当てられる。論理レジ
スタに割当てられる物理レジスタは（可視可能（ｖｉｓ
ｉｂｌｅ）”として取り扱われる。レジスタ・ファイル
３７−３９には、論理（アーキテクチャによる）レジス
タよりも一層多くの物理レジスタがあるので、物理レジ
スタの残りはリセット中にある論理レジスタに割当てら
れない。かくして、リセットにおいて割当てられないレ
ジスタ・ファイル３７−３９での物理レジスタは“自由
な（ｆｒｅｅ）”プールを形成する。自由プールでの物
理レジスタは“非可視可能（ｉｎｖｉｓｉｂｌｅ）”と
して取り扱われる。いづれかの或る時間において、そこ
には各論理レジスタを表わしている１つの物理レジスタ
が存在する。従って、各命令に対して、読まれるべきソ
ース論理レジスタは初めに論理レジスタから物理レジス
タへと翻訳される。すべての現に可視可能な物理レジス
タはこのプロセスの一部として捜索される。

【００１５】命令発行プロセス中、論理レジスタに割当
てられた物理レジスタはレジスタ・ファイル３７−３９
から読まれる。この発明において、その翻訳（物理レジ
スタの選択）は、予め決められた数のＣＡＭセル５０
（図２）からなる論理レジスタ内容−アドレス可能メモ
リ（ＬＲ ＣＡＭｓ）４０−４２を用いて行われる。図
２に示されているように、レジスタファイル３７−３９
における各物理レジスタ４８はそれと連動されるまたは
関連するＬＡ ＣＡＭセル５０を持っている。各ＬＡ
ＣＡＭセル５０のワード・ラッチ６０に記憶されている
のは、どの論理レジスタが関連せる物理レジスタ４８に
対して現に割当てられているのかを示すナンバーであ
る。同様にして、ラッチ７６に記憶されているのは、物
理レジスタ４８が現に可視可能であるのかどうかを示し
ている可視性（Ｖ_Ｉ）フラグビットである。論理レジス
タを物理レジスタ４８に翻訳するに際して、その論理レ
ジスタ・ナンバーはＬＡ ＣＡＭ４０−４２での各セル
５０に対して同時に印加される。各セル５０は、翻訳さ
れるべき論理レジスタ・ナンバーをワードラッチ６０に
記憶されているナンバーと比較する。もしも２つの論理
レジスタ・ナンバーが整合し、そしてＶフラグビットが
連動された物理レジスタ４８を可視可能であると識別す
るとすると、整合するＬＡ ＣＡＭセル５０と連動され
ている物理レジスタ４８は翻訳され（すなわち、読み出
され）つつある論理レジスタに対する信号源（ｓｏｕｒ
ｃｅ）として使用される。

【００１６】前にも示したように、リセットにおいて、
各論理レジスタはそれを表わすために物理レジスタに割
当てられる。物理レジスタが読み出された後に生じる割
当て中、可視性ラッチ７９に記憶されているＶフラグビ
ットは割当て（ＡＬＬＯＣＡＴＥ）制御信号によってセ
ットされる。本発明の好ましい実施例において、論理レ
ジスタから物理レジスタへの翻訳はそれに従って行われ
る。翻訳中、読出し制御（ＲＥＡＤ ＣＯＮＴＲＯＬ）
信号は肯定され、そしてマップ制御（ＭＡＰＣＯＮＴＲ
ＯＬ）信号は否定される。比較器６２はワードラッチ６
０に記憶されているナンバーに対してソース論理レジス
タ・ナンバーを比較し、そしてその比較の論理的結果を
ＡＮＤゲート７０に与える。比較整合が生じると、ＡＮ
Ｄゲート７０は比較器６２からの論理ハイ出力信号と可
視性ラッチ７６からの論理ハイ信号とを受信し、そして
それに応答して、論理ハイの選択（ＳＥＬＥＣＴ）信号
をＡＮＤゲート６８及び７４に与える。論理ハイ選択信
号及び論理ハイ読出し制御信号に応答して、ＡＮＤゲー
ト７４は読出しイネーブル（ＲＥＡＤ ＥＮＡＢＬＥ）
信号を肯定し、それにより、物理レジスタ４８の内容が
読出されるのを可能にする。マップ制御（ＭＡＰ ＣＯ
ＮＴＲＯＬ）信号は否定されるので、ＡＮＤゲート６８
は可視性ラッチ７６に記憶されているＶフラグビットを
リセットしない。かくして、選択信号は物理レジスタ４
８を読出すために使用される。物理レジスタ４８の直接
的選択はデータに対するアクセス待ち時間を減少させ
る。

【００１７】本発明によると、レジスタ・マッピング及
び再マッピングはＬＲ ＣＡＭ４０−４２を利用してい
る。物理レジスタを読出すのに選択信号を使用する代り
に、選択信号は整合する物理レジスタのＶ_Ｉフラグビッ
トをリセットするために使用される。ソース論理レジス
タが翻訳された後、書込まれる予定の行き先論理レジス
タは自由プールから割当てられた物理レジスタに対して
割当てられる（“マップされる”）。レジスタ・マッピ
ング中、配分器（示されていない）は割当てられる予定
の１セットの物理レジスタを選択するのにレジスタ割当
てアルゴリズムを使用して、割当て信号を肯定する。ま
た、割当て信号の肯定は、ラッチ６０及び６４にそれぞ
れ記憶される予定の論理レジスタナンバー及びインスト
ラクションナンバーを可能化する書込み（ＷＲＩＴＥ
ＥＮＡＢＬＥ）イネーブル信号の肯定を実施する。かく
して、新しい物理レジスタはその行き先論理レジスタを
使用した命令により作り出される各行き先論理レジスタ
の値を記憶するために割当てられる。新しく割当てられ
た物理レジスタに対するＬＲ ＣＡＭセル５０は、セル
５０のワードラッチ６０に行き先論理レジスタ・ナンバ
ーを記憶するとともに、物理レジスタがいまや可視可能
であることを示すように可視性ラッチ７６におけるＶ_Ｉ
ビットフラグを修正することにより行き先論理レジスタ
を表わすために修正される。

【００１８】行き先論理レジスタに前以って配分（割当
て）された物理レジスタはマップされないようにしなけ
ればならず、“非可視可能”にされる。マップされない
間、マップ制御（ＭＡＰ ＣＯＮＴＲＯＬ）信号が肯定
される。行き先論理レジスタ・ナンバーはすべてのＬＲ
ＣＡＭセル５０に印加される。比較器６２はラッチ６
０に記憶されている物理レジスタ・ナンバーに対して行
き先論理レジスタ・ナンバーを比較し、その結果はＡＮ
Ｄゲート７０に与えられる。整合が生じ、そしてラッチ
７６でのＶ_Ｉフラグビットがセットされると、ＡＮＤゲ
ート７０は論理ハイ選択信号をＡＮＤゲート６８に与え
る。ＡＮＤゲート６８は選択信号及びマップ制御信号を
受信し、それに応答して、ラッチ７６におけるＶ_Ｉフラ
グビットをリセットする。マップされない間、読出し制
御信号は否定されるので、ＡＮＤゲート７４は読出しイ
ネーブル信号を肯定しない。本質的に、そのＶ_Ｉビット
フラグが可視性を示し且つそのワードが行き先論理レジ
スタナンバーと整合するいづれかのＬＲ ＣＡＭセル５
０に対して、Ｖ_Ｉビット・フラグはその物理レジスタが
もはや可視可能でないことを示すために修正（リセッ
ト）される。好ましい実施例においては、データ処理シ
ステム１０は、どの物理レジスタが、その物理レジスタ
の実際のマッピング前に割当てられるのかを決定する。
かくして、ＬＲＣＡＭ４０−４２の使用は、レジスタ改
名（ｒｅｎａｍｉｎｇ）を履行する間接的処置の１つの
レベルを含んでいる従来技術で使用されたマッピングテ
ーブルに対する必要性を除去する。

【００１９】本発明によると、レジスタ・ファイル３７
−３９を使用して論理レジスタをソースしそして論理レ
ジスタをレジスタ・ファイル３７−３９での新しい物理
レジスタに割当てるプロセスは命令“発行”として取扱
われる。“出されたまたは発行された”命令“Ａ”の撤
去は、データ処理システム１０が命令“Ａ”の実行を完
了しそして命令“Ａ”に先立って出されたすべての命令
の実行も完了したときに行われることが許容される。図
３は、発行、バックトラック及び撤去プロセスに対する
レジスタ状態図８０を例示している。シーケンサ２０は
命令を出し、そしてその命令に対する演算数はソース論
理レジスタから読み出され、そしてレジスタファイル３
７−３９での物理レジスタへ翻訳される。命令の完了に
際して、その結果は自由プールから取り出された物理レ
ジスタに割当てられる行き先物理レジスタへと書き戻さ
れる。前にも示したように、ソース論理レジスタは、命
令発行中に自由プールから取り出される物理レジスタへ
割当てられる（マップされる）。

【００２０】ソース論理レジスタがマップされた後、書
かれる予定の行き先論理レジスタは“自由な”プールか
ら配分された物理レジスタに割当てられ、そうした物理
レジスタは“割当てられて可視可能な”レジスタにな
る。この配分プロセス中、そうした行き先論理レジスタ
に対して前に割当てられたいづれかの物理レジスタはマ
ップされず、そのマップされない物理レジスタは“配分
された非可視可能な”レジスタとなる。命令完了（“撤
去”）に際して、配分された非可視可能なレジスタが自
由プールへと戻され、そしてプロセスが続行する。前に
割当てられた物理レジスタを自由プールへと戻すプロセ
スは“割当て解除（ｄｅａｌｌｏｃａｔｉｏｎ）”と呼
ばれる。

【００２１】シーケンサ２０が命令を出すにつれて、そ
れは従来のスコアボードにフラグビットをセットする。
命令実行プロセス中、命令はタグ付けされそして、命令
が完了（ＤＯＮＥ：終了）したとき又はエラーがその命
令の実行中に生じたときを示すために割出される（ｉｎ
ｄｅｘｅｄ）。与えられた命令の実行を完了する際、フ
ァンクション・ユニット２５−３０はシーケンサ２０に
より監視される分配バス４５上へと情報を分配する。ま
た、ファンクションユニット２５−３０は与えられた命
令に対する命令終了制御（ＩＮＳＴＲＵＣＴＩＯＮ Ｄ
ＯＮＥ ＣＯＮＴＲＯＬ）信号を肯定し、そして完了し
た命令に対応したタグ・ナンバーを、行き先論理レジス
タ・ナンバーと一緒に、分配バス４５を介してＬＲ Ｃ
ＡＭ４０−４２へと転送する。ＬＲ ＣＡＭ４０−４２
における比較器６６はラッチ６４に記憶されているイン
ストラクション・ナンバーに対してタグ・ナンバーを比
較して、その比較結果をＡＮＤゲート７２に与える。整
合が生じると、ＡＮＤゲート７２は書込みイネーブル信
号を肯定し、それにより、ファンクション・ユニット２
５−３０が実行された命令の結果をレジスタファイル３
７−３９での物理レジスタ４８へとじかに（ｄｉｒｅｃ
ｔｌｙ）書込むのを可能にする。

【００２２】好ましい実施例において、データ処理シス
テム１０は、分枝命令の実行に先立って、その分枝命令
の実行結果を予告または予期する（以下、“分枝予告”
と云う）ために、分枝予告アルゴリズムを採用してい
る。結果的に、シーケンサ２０は誤った分枝予告に基づ
いて一連の命令を不正に出すことがある。誤った分枝予
告が生じる場合、命令セット・アーキテクチャの正しい
エミュレーションは、データ処理システム１０が不正に
出された命令（以下、“バックトラッキング：ｂａｃｋ
ｔｒａｃｋｉｎｇ”と云う）から生ずるいかなる状態変
化でも取り消す（ｕｎｄｏ）ことを必要とする。もしも
そうした命令を不正に出すプロセス中、物理レジスタが
マップされず（割当てられず）、しかもそうした物理レ
ジスタが割当て解除されるならば、システム１０はバッ
クトラッキング動作を行うことができないことになる。
それ故、マップされない物理レジスタの割当て解除は、
命令が実際に撤去するときにのみ、行われることが必要
である。撤去後での割当て解除は、誤った分枝予告が生
じるときに、データ処理システム１０がバックトラッキ
ング動作を行うのを可能にし、そしてマップされない物
理レジスタがデータ処理システム１０によってもはや必
要とされないことを保証する。

【００２３】レジスタ・ファイル３７−３９での物理レ
ジスタはマップされ、かつシーケンサ２０が命令を出す
たびにアンマップされるので、システム１０は割当てら
れたか又は割当て解除された物理レジスタの目録を維持
しなければならない。この目録システムは、命令又はグ
ループの命令の撤去に際して、システム１０がもはや可
視可能でない物理レジスタの資源を回復することを可能
にしなければならない。物理レジスタの資源の回復はシ
ーケンサ２０により出された引き続く命令によるそれら
の再使用を容易にする。ＬＲ ＣＡＭ４０−４２を使用
することで、システム１０はレジスタファイル３７−３
９における物理レジスタのマッピング、アンマッピング
及び可視性に関する情報を維持する。レジスタ・ファイ
ル３７−３９における各物理レジスタは、ランダムアク
セスメモリ（ＲＡＭ）を含む関連せるレジスタ目録シス
テムを持っている。ＲＡＭは、ここでは“チェックポイ
ント”と呼ばれているＬＲ ＣＡＭの４０−４２におけ
るすべてのＣＡＭセル５０に対する可視ビットを記憶す
る。かくして、レジスタ目録システムは予め決められた
数のランダム・アクセス・メモリ（ＲＡＭ）にシステム
１０のマシン状態のコピーを維持する。シーケンサ２０
が各命令を出した後、システム１０のマシン状態のコピ
ーはＲＡＭ内に作られ、その発行点は次の命令発行に対
して前進される。

【００２４】図４は命令発行中におけるシーケンサ２０
の進行を例示している。システム１０の一致したチェッ
クポイント（Ｃ点）は、最後の命令の撤去直後及び次の
命令の撤去直前のマシン状態チェックポイントを表わ
す。シーケンサ２０の命令発行ロジックはマシンのＣ点
をできるだけ早く前方に進めることによって前進する。
点（ｐｏｉｎｔｓ）間でのボックスは命令又はグループ
としての命令（“パケット”）を表わす。撤去チェック
ポイント（Ｒ点）はシーケンサ２０が前進できる場所を
表わす。システム１０の発行チェックポイント（Ｉ点）
は発行された最後の命令をちょうど過ぎたチェックポイ
ントである。バックアップ・チェックポイント（Ｂ点）
は分枝予告間違い又は例外状態の発生により捨てられる
べき１セットの命令の発行にちょうど先立ったチェック
ポイントを表わしている。結果的に、撤去は命令が完了
したときにのみ生じるという定義から、バックアップは
現行の撤去点以前では決して生じない。かくして、シス
テム１０のシーケンサ２０はその発行点をその一致した
点からできるだけ前方に前進させると同時に、必要とさ
れるバックアップの量を最小にする。

【００２５】本発明によると、セット表示はレジスタ割
当ての目録を行ないそして維持するのにシステム１０に
より採用される技術を説明するために使用されている。
簡素化のために、１セットまたは集合としての値は記号
＊を付した文字（すなわち、＊Ｖ_Ｉ）によって示される
が、該集合の個々の値又はメンバーは普通の文字（すな
わち、Ｖ_Ｉ）によって示される。従って、単なる例示と
して、レジスタファイル３７−３９におけるすべての物
理レジスタの集合は＊Ｕ（ｕｎｉｖｅｒｓｅ：ユニバー
ス）として規定される。システムリセットにおいて、そ
の割当てられた可視レジスタは一致状態チェックポイン
ト＊Ｖ_Ｃにおける可視レジスタの集合として規定され
る。同様にして、候補撤去点における可視レジスタのセ
ット、つまり、集合は＊Ｖ_Ｒ、バックアップポイントは
＊Ｖ_Ｂ、発行点は＊Ｖ_Ｉとして規定される。すべての割
当てられていない物理レジスタの集合は、論理レジスタ
に割当てられなかったすべての物理レジスタを含む自由
（＊Ｆ）集合として規定される。結果的に、すべての割
当てられた（＊Ａ）レジスタの集合は、レジスタ・ファ
イル３７−３９（ユニバース＊Ｕ）におけるすべての物
理レジスタの集合からすべての割当てられない物理レジ
スタ（自由＊Ｆ）の集合を差し引いたものとして規定さ
れ、集合表示では、“−”オペレータが集合差分を示す
として、量＊Ｕ−＊Ｆに等しい。

【００２６】従って、シーケンサ２０が命令を出すにつ
れて、論理レジスタは可視可能に且つ割当てられること
になる物理レジスタへとマップされる。論理レジスタが
新しい物理レジスタに割当てられる場合、古い物理レジ
スタは見えなくなる（アンマップされる）が、この古い
物理レジスタは、レジスタ割当てを生じさせた命令が撤
去されるまで割当てられたままに留まる。本質的に、本
発明において、可視可能な物理レジスタは割当てられな
ければならないが、割当てられる物理レジスタは可視可
能である必要がない。かくして、その一致点（ｃｏｎｓ
ｉｓｔｅｎｔｐｏｉｎｔ）において、前に撤去されたす
べての命令の時間的な後方の光景は、＊Ａ_Ｃを一致点に
おける割当てられたレジスタの集合として、＊Ｖ_Ｃ＝＊
Ａ_Ｃといいう関係を生じる。簡単に云って、一致したチ
ェックポイント（リセットで）における可視レジスタの
集合＊Ｖ_Ｃは一致した点における割当てられたレジスタ
の集合＊Ａ_Ｃに等しい。本質的に、シーケンサ２０が命
令を出さなかったとすると、すべての可視可能な物理レ
ジスタも割当てられる。可視可能でないレジスタは、一
致した点の背後でのバックアップが許されないので、再
び可視可能にされない。結果的に、かかる可視可能でな
いつまり非可視レジスタはいづれでも割当てられない。

【００２７】シーケンサ２０が命令を出すにつれて、割
当てられた物理レジスタの集合はサイズにおいて生長す
るが、可視レジスタの集合はサイズにおいて一定に止ど
まる。この発生は、物理レジスタのアンマップされる場
合には、それをアンマップした命令が撤去するまで、シ
ステム１０がその物理レジスタを割当て解除しないとい
う事実に起因している。かくして、集合表示は各種チェ
ックポイントにおける物理レジスタ割当てを規定するた
めに使用できる。従って、発行チェックポイント（＊Ａ
_Ｉ）における割当てられたレジスタの集合はバックアッ
プ（＊Ａ_Ｂ）での割当てられたレジスタの集合のスーパ
ーセットであり、それは一致点における割当てられたレ
ジスタの集合（＊Ａ_Ｃ）のスーパーセットである。

【００２８】図５に示されているのは、本発明によるシ
ステム１０に対する撤去シナリオ８６を例示している図
である。撤去シナリオ８６において、システム１０は３
つのチェックポイント（Ｃ０，Ｃ１，及びＣ２）と、対
応する３つのグループの命令とを撤去している。撤去の
動作は、（Ｒ点に先立ち）システム１０にて割当てら
れ、もはや可視可能でないいづれかの物理レジスタを割
当て解除する。本発明において、そこには、レジスタ割
当て解除に関した撤去作用の結果を支配する２つのルー
ルつまり規定がある。第１のルールは、物理レジスタ４
８がもはや撤去点における可視レジスタの集合（＊
Ｖ_Ｒ）のメンバーでないという仮定、そしてシーケンサ
２０がシステム１０を一致点（Ｃ点）から撤去点（Ｒ
点）へと進めているという仮定に基づいている。第１の
ケースにおいて、レジスタ・ファイル３７−３９での物
理レジスタ４８はＣ点に先立って論理レジスタへとマッ
プされた。第１のルールの下で、この物理レジスタ４８
は集合＊Ｖ_Ｃ（一致点における可視レジスタの集合）及
び＊Ａ_Ｃ（その一致点における割当てられた物理レジス
タの集合）のメンバーである。システム１０がＣ点から
Ｒ点へ前進し、そして物理レジスタ４８がＲ点で可視可
能でない場合、レジスタ目録システムは、物理レジスタ
４８がＣ点とＲ点との間で出される或る命令によりアン
マップされたことを確認する。本質的に、＊Ｖ_Ｃ＝＊Ａ
_Ｃ、しかも集合＊Ａ_Ｃ−＊Ｖ_Ｒは割当て解除され物理レ
ジスタを表わすので、レジスタ目録システムは、割当て
解除され、そしてＣ点からＲ点へ前進した後に自由集合
＊Ｆに加えられる物理レジスタを規定するのに集合関係
＊Ｖ_Ｃ−＊Ｖ_Ｒを使用する。

【００２９】第２のルールは、量＊ΔＡ（１，３）によ
り図５に例示されているように、物理レジスタがＣ点と
候補Ｒ点との間で割当てられたという仮定に基づいてい
る。本質的に、Ｃ点とＲ点との間でシーケンサ２０によ
る出された命令は、自由集合からの物理レジスタの除
去、そして書かれる予定の行き先レジスタとしてそうし
た物理レジスタのＬＲ ＣＡＭ４０−４２による割当て
を行う。かくして、第２のケースでは、物理レジスタ４
８が、例えば、同一の論理レジスタに対する２つの引き
続く書込みの結果として、１つの発行点において割当て
られそして次の発行点において迅速に割当て解除される
ようにすることが考えられる。第２のケースにおいて、
物理レジスタ４８はＣ点で可視可能でなかったし、Ｒ点
でも可視可能でないので、第１のルールは適用しない。
結果的に、第２のケースにおいて、割当て解除される物
理レジスタを規定する集合関係は、＊ΔＡをＣ点とＲ点
との間で割当てられた物理レジスタの集合として、＊Δ
Ａ−＊Ｖ_Ｒである。本質的に、＊ΔＡ−＊Ｖ_Ｒは、もは
や可視可能でない２つのチェックポイント（すなわち、
Ａ１，３）間で割当てられる物理レジスタの集合を表わ
している。２つの集合関係は、“＋”オペレータを集合
ユニオンとして、全撤去割当て解除関係つまり（＊ΔＡ
＋＊Ｖ_Ｃ）−＊Ｖ_Ｒを形成するために組み合わされる。
量＊ΔＡの決定は或る微妙な困難を提示する。各チェッ
クポイントにおいてすべての割当てられた物理レジスタ
の集合＊Ａ_Ｃを単に記録し、それから、＊ΔＡを＊Ａ_Ｒ
−＊Ａ_Ｃとして規定するのは、いくらかの特定の状況に
対して不適当な方法である。

【００３０】図６は、各チェックポイント＊Ａ_Ｃにおけ
るすべての割当てられた物理レジスタの集合を記録し、
それから、＊ΔＡを＊Ａ_Ｒ−＊Ａ_Ｃとして規定すること
が全撤去割当て解除方式を規定する方法として不適当な
場合の１例を示している。図６において、“ＰＸ”は物
理レジスタ・ナンバー“Ｘ”を表わし、“ＲＸ”は論理
レジスタ・ナンバー“Ｘ”を表わしている。初め、シス
テム１０は空である。シーケンサ２０が命令を出し始め
るにつれて、レジスタ目録システム９０（図７）は、ど
の物理レジスタが可視可能（Ｖ_Ｉ）であったのかそして
どの物理レジスタが各発行チェックポイントにおいて割
当てられた（Ａ_Ｉ）のかについての記録を始める。ここ
での例において、シーケンサ２０はチェックポイントＣ
１において物理レジスタＰ０上へと論理レジスタＲ１を
マップする第１の命令を出す。図５において、可視可能
で且つ割当てられる波形は物理レジスタＰ０の状態変化
を表わしている。かくして、Ｃ１において、物理レジス
タＰ０はＣ１で割当てられたレジスタの集合＊Ａ_１のメ
ンバーである。可視可能でしかも割当てられた波形によ
り示されているように、物理レジスタＰ０は今や可視可
能となって割当てられる。

【００３１】次のサイクルにおいて、シーケンサ２０
は、物理レジスタＰ０をアンマップし、そして論理レジ
スタ・ナンバーＲ１を物理レジスタ・ナンバーＰ２に対
してマップする命令を出す。ここで、両物理レジスタＰ
０及びＰ２は＊Ａ_２（チェックポイントＣ２で割当てら
れるすべてのレジスタの集合）のメンバーであるが、Ｐ
０は＊Ｖ_２（チェックポイントＣ２において可視可能な
すべてのレジスタの集合）のメンバーでない。第３のサ
イクルにおいて、シーケンサ２０の撤去ロジックはその
一致点をチェックポイントＣ２へ進める。物理レジスタ
Ｐ０は、再び可視可能にされないので、割当て解除され
るべきである。＊ΔＡ＝＊Ａ_Ｒ−＊Ａ_Ｃの関係を使用
し、これを撤去割当て解除式、つまり、（（＊ΔＡ＋＊
Ｖ_Ｃ）−＊Ｖ_Ｒ）へと挿入すると、レジスタ目録システ
ム９０はＰ０を正しく割当て解除する。もしもシーケン
サ２０が分枝命令Ｃ３を出すならば、レジスタについて
の割当て又はアンマッピングは生じない。次のクロック
中、シーケンサ２０は、論理レジスタＲ４への書込みを
して、Ｐ０の割当てを行う命令を出す。結果的に、Ｐ０
は可視可能になり且つ割当てられることになる。次のク
ロックでは別な命令が再び論理レジスタＲ４に書込み、
それにより、物理レジスタＰ０が非可視可能にされる
が、割当て解除されない。“Ｘ”クロック期間中、シー
ケンサ２０の撤去ロジックは一致状態をＣ５に進める。
Ｐ０は＊Ａ_２のメンバーでありそしてＣ２は古い一致点
であったので、＊ΔＡの将来の差分評価はＰ０を含まな
い。かくして、もしも論理レジスタＲ４が再び別な物理
レジスタへマップされ、そしてＲ４がマップされた点へ
システム１０が撤去するならば、差分式＊ΔＡはＰ０を
割当て解除しない。この異例は、物理レジスタＰ０を
“紛失”レジスタにさせることになる。と云うのは、そ
れは決して自由プールに入らず、かくして、再割当ての
ために決して利用できないためである。

【００３２】この異例は集合メンバーシップとしての割
当ての表示により生じ、以って、物理レジスタは集合＊
Ａのメンバーであるか又はそうでなく、かくして、割当
てをリターンツウゼロ（ＲＺ）エンコーデングに対応さ
せる。本発明において、割当てはノン・リターンツウゼ
ロ（ＮＲＺ）エンコーディングに相当する。本発明にお
いて、包含的集合差分よりもむしろ、排他的集合差分
が、割当てを表わすために使用される。“ｘ及びｙ”の
排他的差分は、関数（両方ではなくて、ｘかｙのいづれ
か）により表わされるが、“ｘ及びｙ”の包含的差分は
関数（ｘか又はｙのいづれか）によって表わされる。排
他的集合差分を使用する利点は、それが絶対メンバーシ
ップよりはむしろ物理レジスタ・メンバーシップにおけ
る変化としての割当てを表わすことである。かくして、
その差分方程式は、オペレータ“Λ”を排他的集合差分
とし、＊ΔＡ＝（α_ｃΛα_ｒ）となる。更に、集合表示
における変化はＮＲＺエンコーデングを表わすために使
用される。従って、割当てられた物理レジスタの集合を
表わすのに＊Ａを使用するよりむしろ、記号αがセット
としての物理レジスタ割当て変更を表わすのに使用さ
れ、以って、α_ｃは一致点におけるレジスタ割当て変化
を表わし、そしてα_ｒは撤去点におけるレジスタ割当て
変更を表わしている。

【００３３】リセットにおいて、割当てのために選ばれ
た物理レジスタの集合は任意である。図５の撤去シナリ
オ８６を再び参照するに、集合α_ｏは、初め、空であ
る。チェックポイントＣ０とＣ１との間で、物理レジス
タＰ０は論理レジスタＲ１に割当てられ、それ故、物理
レジスタＰ０はα_１のメンバーとなる。従って、物理レ
ジスタＰ０の可視性フラグビットは可視性ラッチ７６に
セットされる。チェックポイントＣ１及びＣ２間におい
て、物理レジスタＰ２は論理レジスタＲ１に割り当てら
れて、レジスタＰ０の可視性フラグビットがリセットさ
れるようにする。物理レジスタＰ０はＣ１とＣ２、Ｃ２
とＣ３との間で再割当てされなかったので、それは又、
集合α_２及びα_３のメンバーとなる。チェックポイント
Ｃ３及びＣ４間で、物理レジスタＰ０は論理レジスタＲ
４を表わすために再割当てされるので、物理レジスタＰ
０は再度可視可能にされる。排他的差分方程式を使用し
て、物理レジスタＰ０を集合α_４から除去する。ＮＲＺ
エンコーデングを使用した＊ΔＡの評価において、両
（α_０Λα_２）及び（α_２Λα_５）はＰ０をメンバーと
して含む。結果的に、そこには、前述の第２例でのよう
に、物理レジスタＰ０の紛失がない。これは、いづれか
の物理レジスタに対するアルファのせいぜい１回の推移
が現行の一致点と現行の発行点との間に存在するという
事実による。かくして、いづれか任意の数のチェックポ
イントの撤去は割当てのアルファＮＲＺエンコーデング
を使用して行える。

【００３４】また、バックアップ及び発行プロセスは物
理レジスタ配分のＮＲＺエンコーデングから利益を受け
る。割当てられた各物理レジスタに対する発行の場合に
おいて、レジスタ目録システム９０は、最後に出された
アルファ・ベクトルに関して、次のアルファ・ベクトル
における物理レジスタ・メンバーシップを反転する。か
くして、量“Ｉ−１”が最後に出されたチェックポイン
トを表わし、“Ｉ”が現に出されつつあるチェックポイ
ントを表わすとすると、発行に対してはα_Ｉ＝（α
_Ｉ−１Λ｛割当てられる｝）という割当て解除式を生じ
る。バックアップの場合に、上述したプロセスは逆にな
る。選ばれたバックアップ・チェックポイントを使用す
ることで、レジスタ目録システム９０は関連せる物理レ
ジスタの可視性ビット（Ｖ_Ｉ）及びアルファ値（α）を
チェックポイントが出された時点にそれらがあった状態
へと回復させ、そして発行チェックポイントとバックア
ップ・チェックポイントとの間に割当てられたいづれか
の物理レジスタを割当て解除する。従って、バックアッ
ププロセス中、ＮＲＺエンコーデングは、Ｂ及びＩをそ
れぞれ、バックアップ及び最後の発行点として、バック
アップに対する割当て解除式つまり（α_ＢΛα_Ｉ）によ
り規定される。シーケンサ２０は、現行の撤去点の前の
チェックポイントを決してバックアップしないので、２
つの割当て解除式は決して矛盾しない。かくして、本発
明において、バックアップと撤去とは同時に生ずること
になる。

【００３５】本発明の好ましい履行において、すべての
集合はビット・フィールドを用いて表わされる。本質的
に、ビットは物理レジスタのメンバーシップを表わすた
めに使用され、以って、“０”ビットは非メンバーシッ
プを表わし、そして“１”ビットはメンバーシップを表
わしている。レジスタファイル３７−３９における各物
理レジスタは関連せるバックアップＲＡＭ９２を持ち、
そして各バックアップＲＡＭ９２はチェックポイント・
ナンバーにより割り出される。各バックアップＲＡＭ９
２（図７）は、ＲＡＭ９２と関連する物理レジスタに対
し、各チェックポイントにおいて、アルファ（α_Ｉ）及
び可視（Ｖ_Ｉ）ビットのコピーを記憶する。従って、バ
ックアップＲＡＭ９２は可視可能な物理レジスタ４８
（α_Ｉ、及びＶ_Ｉ）当り２ビット、セーブするので、
“ｎ”物理レジスタに対する好ましい実施例において、
各アルファ及び可視ベクトルは“ｎ”ビットを持ってい
る。かくして、もしもシーケンサ２０が“ｋ”のチェッ
クポイントを許すとすると、各ＲＡＭ９２は、“ｋ”×
２דｎ”ビットとして構成される。ＲＡＭ９２の外
に、そこには、Ｖ_Ｃ，α_Ｃ，Ｖ_Ｉ及びα_ｉそれぞれの現
行値をセーブするための４つのラッチ９４，９６，９８
及び１００がある。

【００３６】各物理レジスタ４８は関連せるレジスタ目
録システム９０（図７）を持っている。図７には、撤去
可自由（Ｒｅｔｉｒｅ Ｆｒｅｅａｂｌｅ）ロジック９
７、発行可自由ロジック１０１、及びバックアップ可自
由（Ｂａｃｋｕｐ Ｆｒｅｅａｂｌｅ）ロジック１０８
がビットづつに基づいて示されている。従って、集合の
個別な値は普通の文字（すなわち、Ｖ_Ｉ）で示されてい
る。シーケンサ２０は、バックアップＲＡＭ９２に対し
て関連せるチェックポイントアドレスビット［Ａ１：Ａ
３］を与え、そしてラッチ１００に対して発行制御（Ｉ
ＳＳＵＥ ＣＯＮＴＲＯＬ）信号を与えることにより、
命令（チェックポイント）を出す。好ましい実施例にお
いて、チェックポイント・アドレスビットＡ_１はＩ点を
表わし、チェックポイント・アドレスビットＡ_２はＲ点
を表わし、そしてチェックポイント・アドレスビットＡ
_３はＢ点を表わしている。もしも出された命令が書かれ
るべきレジスタを何も必要としないとすると、新しい物
理レジスタはＬＲ ＣＡＭ４０−４２により割当てられ
ない。出された命令が物理レジスタの割当てを必要とす
る場合、割当て（ＡＬＬＯＣＡＴＥ）信号は、前にも述
べたように、物理レジスタが割当てられるようにする。
従って、割当て信号が肯定され、そしてラッチ１００か
ら現にラッチされるアルファ値α_ｉは排他的ＸＯＲゲー
ト１０１に与えられる。ＸＯＲゲート１０１は、新しく
割当てられる物理レジスタ４８に対するα_ｉ＋１の新し
い値を形成するために現にラッチされるアルファ値α_ｉ
を使用する。その後、この新しい値α_ｉ＋１はバックア
ップＲＡＭ９２へコピーされ、そして新しいα_Ｉにな
る。また、新しく割当てられた物理レジスタ４８に対す
る可視ビットＶ_ＩはＲＡＭ９２へとコピーされる。新し
いアルファ値α_Ｉ＋１及び可視ビットＶ_Ｉのコピーをセ
ーブした後、レジスタ目録システム９０はそれぞれの新
しい値でもってラッチ９８及びラッチ１００を更新す
る。従って、割当てられた各物理レジスタに対するアル
ファ値及び可視ビットは対応するチェックポイントアド
レスで、バックアップＲＡＭ９２にセーブされる。かく
して、各チェックポイントに対して、レジスタ目録シス
テム９０は物理レジスタの割当てのスナップショットを
維持する。

【００３７】シーケンサ２０が１セットのチェックポイ
ントを撤去すると、レジスタ目録システム９０はどの物
理レジスタを割当て解除すべきかを決定するためにＲＡ
Ｍ９２から読み出された値を使用する。撤去可自由ロジ
ック９７は、撤去点における可視レジスタの集合＊Ｖ_Ｒ
の外に、割当てられた可視レジスタの集合＊Ｖ_Ｃの現行
の値及び排他的集合差分α_ＣΛα_Ｒに基づいて、どの物
理レジスタを割当て解除すべきかを決定する。従って、
シーケンサ２０は撤去制御信号を肯定し、それにより、
ラッチ９４及び９６が、ビットごとのベースで、撤去可
自由ロジック９７に対してそれぞれ、Ｖ_Ｃ及びα_Ｃの現
に記憶された値を与えるのを可能にする。Ｖ_Ｒ及びα_Ｒ
の現に記憶されている値はバックアップＲＡＭ９２の撤
去ポートから読み出されて、撤去可自由ロジック９７に
対して与えられる。従って、ＸＯＲゲート１０２はα_Ｃ
の現に記憶されている値をラッチ９６からそしてα_Ｒを
ＲＡＭ９２から受け、排他的集合差分ΔＡ＝（α_ＣΛα
_Ｒ）をＯＲゲート１０４の第１の入力に与える。ＯＲゲ
ート１０４は排他的集合差分ΔＡ及びＶ_Ｃの現に記憶さ
れている値をラッチ９４から受けて、出力（ΔＡ＋
Ｖ_Ｃ）をゲート１０６に与える。また、ゲート１０６
は、第２の入力端子において、Ｖ_Ｒの現に記憶されてい
る値を反転した形態で受信し、そしてビットごとのベー
スで、撤去割当て解除式（（ΔＡ＋Ｖ_Ｃ）−Ｖ_Ｒ）を出
力として与える。かくして、ゲート１０６の単一ビット
出力は、関連せる物理レジスタがそれをアンマップした
命令の撤去により自由になったかどうかを決定する。従
って、ゲート１０６の集合的出力ビットはどの物理レジ
スタがＬＲ ＣＡＭ４０−４２により割当て解除される
のかを決定する。撤去の完了に際して、ラッチ９４及び
９６は、ＲＡＭ９２から前に読み出された値、つまりＶ
_Ｒ及びα_Ｒでもってそれぞれ更新される。

【００３８】シーケンサ２０が特定のチェックポイント
に対してバックアップする場合、ＲＡＭ９２から読まれ
たアルファ値α_Ｂの集合は、どの物理レジスタが自由プ
ールに戻されるのかを決定するために発行α_Ｉでの排他
的集合差分と組み合わされる。本発明の好ましい実施例
において、バックアップと発行とは同時に生じることは
ない。結果的に、バックアップ制御信号が肯定される場
合、発行制御信号は肯定されない。選ばれたチェックポ
イントを使用することにより、目録レジスタ・システム
９０は、アルファ（α_Ｉ）及び可視（Ｖ_Ｉ）ビットの両
方を、チェックポイントが出された時点にそれらがあっ
た状態へと回復させる。そうする際、目録レジスタシス
テム９０はいづれかの割当てられたレジスタを割当て解
除し、つまり（α_ＢΛα_１）とし、そしてその割当て解
除された物理レジスタを自由プールに戻す。従って、シ
ーケンサ２０はバックアップ制御信号を肯定し、それに
より、ラッチ１００がα_１の現にラッチされている値を
ＸＯＲゲート１０８に与えることを可能にする。α_Ｂの
現に記憶されている値はＲＡＭ９２によってゲート１０
８に与えられる。ＸＯＲゲート１０８はα_Ｉ及びα_Ｂ値
を受けて、バックアップでの記憶されているアルファ値
（α_Ｂ）と発行でのラッチされたアルファ値（α_Ｉ）と
の間における排他的差分を表わしている出力を与える。
かくして、ゲート１０８の単一ビット出力は、関連せる
物理レジスタが自由プールに戻されるかどうかを決定す
る。従って、ゲート１０６の集合的出力ビットは、どの
物理レジスタがＬＲ ＣＡＭ４０−４２により自由プー
ルへ戻されるかを決定する。バックアップの終了に際し
て、ラッチ７６及び１００はＲＡＭ９２から前に読まれ
た値すなわちＶ_Ｂ及びα_Ｂをそれぞれでもって更新され
る。

【００３９】本発明において、システム９０は自由レジ
スタ目録ロジック１０３を使用して各関連せる物理レジ
スタの自由ステータスの目録を維持する。本質的に、自
由レジスタ目録ロジック１０３は、撤去、バックアップ
のようなその関連せる物理レジスタを自由プールに戻す
活動、そしてそれらレジスタを自由プールから除去する
（すなわち配分）する活動を追跡している。ラッチ１１
４は関連せる物理レジスタの自由な又は自由でないステ
ータスを示す“自由”（Ｆ）ビットのステータスを記憶
する。前にも示したように、リセットにおいて、すべて
の非可視物理レジスタは自由プールにあり、それ故、レ
ジスタ・ファイル３７−３９でのすべての非可視物理レ
ジスタに対して、その自由ビットはセットにおいてセッ
トされる。ＯＲゲート１１０は、撤去可自由及びバック
アップ可自由ロジック９７及び１０８の出力にそれぞれ
結合された入力、自由ラッチ１１４に結合された入力を
有する。シーケンサ２０がチェックポイントを撤去する
か又はチェックポイントに対してバックアップする場合
にはいつでも、ゲート１１０は自由ビットのステータス
をゲート１１２に与える。また、ゲート１１２は、反転
された入力で、割当て信号を受信し、そしてラッチ１１
４に記憶されている“自由”ビットの状態を規定してい
る出力信号を与える。集合的に、システム９０の自由レ
ジスタ目録ロジック１０３は、“自由な”物理レジス
タ、“割当てられた”物理レジスタ、シーケンサ２０に
よる撤去つまりバックトラッキングに因り“可自由（ｆ
ｒｅｅａｂｌｅ）”である物理レジスタ、そして配分に
よりもはや自由でない物理レジスタのリストを維持す
る。

【００４０】かくして、本発明において、シーケンサ２
０が命令を出す場合、関連せる論理的（アーキテクチャ
による）レジスタはＬＲ ＣＡＭ４０−４２により物理
レジスタ４８へと迅速に翻訳（マップ）され、新しいチ
ェックポイント・ナンバーがその命令のために割当てら
れる。レジスタ・ファイル３７−３９における各物理レ
ジスタ４８は各チェックポイント・ナンバーに関連した
レジスタ情報を記憶する関連せる３ポート・バックアッ
プＲＡＭ９２を持っている。好ましい実施例において、
バックアップＲＡＭ９２は予め決められた数のチェック
ポイントの深さと、２ビットの幅を有する。バックアッ
プＲＡＭ９２は、物理レジスタの状態変化（すなわち、
可視の割当て、非可視の割当て）を表わしている可視
（Ｖ）及びアルファ（α）ビットの値を記憶する。物理
レジスタの状態変化はＬＲ ＣＡＭ４０−４２のレジス
タ目録システム９０によって監視される。シーケンサ２
０が特定のチェックポイントに対するバックアップを必
要とする場合、アルファ及び可視ビット値はバックアッ
プＲＡＭ９２から読み出され、そしてどのレジスタが自
由プールへ戻されるのかを決定するためにレジスタ目録
システム９０によって使用される。同様にして、命令が
完了（終了）した場合、その命令は撤去され、そしてレ
ジスタ目録システム９０は自由プールに戻される物理レ
ジスタを決定する。システムの撤去可自由ロジック９７
及びバックアップ可自由ロジック１０８は同時的命令撤
去およびバックアップが前以って規定された単位時間に
おいて生じるのを許容する。

【００４１】以上、本発明が好ましい実施例において記
述されたが、開示された発明は幾多の仕方において修正
できしかも前に特定的に記述された以外の多くの実施例
を取れることは当業者にとって明らかであろう。従っ
て、添付せる特許請求の範囲は本発明の精神及び範囲内
に入る本発明のすべての修正を含むものと理解された
い。

【００４２】

【発明の効果】以上のように、本発明によれば、データ
を物理的に動かすことなく可変数の命令を同時に高速度
で実行可能となる。

【図面の簡単な説明】

【図１】本発明のデータ処理ユニットの好ましい実施例
を例示しているブロック図である。

【図２】本発明による、図１のデータ処理システムの論
理レジスタ内容アドレス指定可能メモリ（ＬＲ ＣＡ
Ｍ）を例示しているブロック図である。

【図３】本発明による、図１のデータ処理システムの物
理レジスタに対するレジスタ状態図である。

【図４】図１のデータ処理システムにおける命令発行の
進行を例示している説明図である。

【図５】本発明による命令撤去シナリオを例示している
説明図である。

【図６】撤去割当て方式を規定するための別な方法を例
示している説明図である。

【図７】図２のＬＡ ＣＡＭの単一レジスタ目録システ
ムを例示している部分的概略図である。

【符号の説明】

１０ データ処理システム １２ インストラクション・バッファ １４ バス・インタフェース・ユニット １６ デコーダ １８ 被復号命令キャッシュ ２０ シーケンサ ２２ データ・キャッシュ ２４ 条件キャッシュ ２５，…，３０ ファンクション・ユニット ３１，…，３６ 保留ステーション ３７，３８，３９ レジスタファイル ４０，４１，４２ ＬＲ ＣＡＭ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミッチェル・アルスプ アメリカ合衆国テキサス州78620、ドリッ ピング・スプリングス、スパニッシュ・オ ーク・レーン 4007

Claims (3)

【特許請求の範囲】
1. 【請求項１】 シーケンサ（２０）により出される複数
   の命令を同時に実行するための予め決められた数の実行
   ユニット（２５−３０）と、前記予め決められた数の命
   令の各々の前記実行ユニット（２５−３０）による実行
   から生ずる情報を選択的に記憶するためのレジスタファ
   イル（３７）における複数の番号付けされた物理レジス
   タと、そして同時的命令撤去及びバックトラッキングを
   行うための手段（９０）とを持つデータ処理システム
   （１０）において：第１の一致チェックポイントから引
   き続く撤去チェックポイントへ進む前記シーケンサ（２
   ０）に応答して、前記物理レジスタの各々の割当て状態
   変化を監視するための第１の手段（９４，９６，９７）
   と；第１のバックアップチェックポイントと引き続く発
   行チェックポイントとの間で出される一連の命令を捨て
   る前記シーケンサ（２０）に応答して、前記物理レジス
   タの各々の前記割当て状態変化を同時に監視するための
   第２の手段（７６，１００，１０１，１０８）と、 を備えていることを特徴とするデータ処理システム。
2. 【請求項２】 シーケンサ（２０）により出される複数
   の命令を同時に実行するための予め決められた数の実行
   ユニット（２５−３０）と、前記予め決められた数の命
   令の各々の前記実行ユニット（２５−３０）による実行
   から生ずる複数のデータ値を選択的に記憶するためのレ
   ジスタファイル（３７）における複数の番号付けされた
   物理レジスタと、そして同時的命令撤去及びバックトラ
   ッキングを行うための手段とを持つデータ処理システム
   （１０）において：第１の一致チェックポイントから引
   き続く撤去チェックポイントへ進む前記シーケンサ（２
   ０）に応答して、前記物理レジスタの各々の割当て状態
   変化を監視するための第１の手段（９４，９６，９７）
   と；バックアップチェックポイントと引き続く発行チェ
   ックポイントとの間で出される一連の命令を捨てる前記
   シーケンサ（２０）に応答して、前記物理レジスタの各
   々の前記割当て状態変化を監視するための第２の手段
   （７６，１００，１０１，１０８）と、 を備え、前記複数のデータ値は、前記第１の手段（９
   ４，９６，９７）又は前記第２の手段（７６，１００，
   １０１，１０８）の監視動作中、前記番号付けされた物
   理レジスタ間ではまったく転送されないことを特徴とす
   るデータ処理システム。
3. 【請求項３】 シーケンサ（２０）により出される複数
   の命令を同時に実行するための予め決められた数の実行
   ユニット（２５−３０）と、前記予め決められた数の命
   令の各々の前記実行ユニット（２５−３０）による実行
   から生ずる複数のデータ値を選択的に記憶するためのレ
   ジスタファイル（３７）における複数の番号付けされた
   物理レジスタと、そして同時的命令撤去及びバックトラ
   ッキングを行うための手段（９０）とを持つデータ処理
   システム（１０）において：一意の物理レジスタ（４
   ８）に連結されていて、前記シーケンサ（２０）からの
   第１の制御信号に応答して第１のセットのビットを選択
   的に検索して記憶し、そして前記シーケンサ（２０）か
   らの第２の制御信号に応答して第２のセットのビットを
   選択的に検索して記憶するための記憶手段（７６，９
   ２，９４，９６，１００）と；前記記憶手段（７６，９
   ２，９４，９６，１００）に結合されていて、第１の一
   致チェックポイントから引き続く撤去チェックポイント
   へ進む前記シーケンサ（２０）に応答して、前記物理レ
   ジスタの各々の割当て状態変化を監視するための撤去手
   段（９７）であって、該撤去手段（９７）は前記第１の
   セットのビットを検索し、撤去チェックポイントで前記
   一意の物理レジスタ（４８）を割当て解除すべきかどう
   かを決定するために前記第１のセットのビットを論理的
   に組合わせ、そしてそれを表わしている第１の出力割当
   て解除信号を付与するようになっているものと；第１の
   チェックポイントと引き続く発行チェックポイントとの
   間で出される一連の命令を捨てる前記シーケンサ（２
   ０）に応答して、前記物理レジスタの各々の前記割当て
   状態変化を同時に監視するためのバックトラック手段
   （１０１，１０８）であって、前記バックトラック手段
   （１０１，１０８）は前記第２のセットのビットを検索
   し、バックアップ・チェックポイントで前記一意の物理
   レジスタ（４８）を割当て解除するかどうかを決定する
   ために前記第２のセットのビットを論理的に組合わせ、
   そしてそれを表わしている第２の出力割当て解除信号を
   与えるようになっているものと；前記撤去手段（９７）
   及び前記バックトラック手段（１０１，１０８）に結合
   されていて、前記シーケンサ（２０）による再割当ての
   ために利用可能な１セットの物理レジスタを規定するた
   めに、前記第１の出力割当て解除信号及び前記第２の出
   力割当て解除信号を論理的に組合せるための手段（１０
   ３）と、 を備えていることを特徴とするデータ処理システム。