JPH05210451A - ディジタイザー制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 励起信号源を制御しこれを自動的に固定特性
値の比較的安価な構成要素からなる狭域バンドパスフィ
ルターの中心周波数に同調させることができるディジタ
イザー制御回路を提供する。 【構成】 前端部セクション回路３０を同調可能とする
構成に代えて、励起信号源１６を同調可能とする。ディ
ジタイザー制御回路１０は、励起信号を検出する針２４
と、この針２４からの情報信号を処理する回路とを具備
する。この回路は、励起信号を通過させ外部ノイズを遮
断する狭域バンドパスフィルター４８を含む。制御器１
４は、ディジタイザーの駆動面２２上での針２４の位置
を検出し、前記回路を駆動制御する。励起信号源１６
は、８ビットラッチ５４と、８ビットカウンタ５６と、
状態装置５８とからなる同調可能なｎ分割回路を含む。
不揮発性メモリ３４が除数ｎの最新値を記憶する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位置入力捕獲装置に関
し、特に自己同調型のディジタイザー制御回路に関する
ものである。

【０００２】

【従来の技術】一般に、ディジタイザーとして静電式や
容量式等を含め数種類の型式がある。静電式ディジタイ
ザーは、１つまたはそれ以上の周期的励起信号に応じて
動作し、導電体をコーティングした基板を選択的に駆動
する。励起された導電体コーティングに針が連結されて
いる。針からの信号はフィルタリングされ、処理され、
計測されて、基板上での針の位置が検出される。この静
電式ディジタイザーは、針と導電体コーティング間で起
こる静電結合からその名前が由来する。

【０００３】一方、この静電式ディジタイザーは、導電
体の針を駆動する１つまたはそれ以上の周期的励起信号
によっても動作する。針は導電体コーティングで被覆さ
れた基板に連結されている。導電体コーティングからの
信号はフィルタリングされ、処理され、計測されて、基
板上での針の位置が検出される。

【０００４】米国特許第４，８５３，４９３号（シュロ
サー他、タイトル「静電写真装置」、１９８９年８月１
日発行）には、静電式ディジタイザーの一例が開示され
ている。

【０００５】容量式ディジタイザーは、導電体で被覆さ
れた基板を選択的に駆動する周期的励起信号に応じて動
作する。導電体の針（通常指状）は、接地のための所定
のインピーダンスを有し、励起された導電体コーティン
グに連結される。この導電体コーティングを選択的に駆
動するための励起信号源に送られる信号電流はフィルタ
リングされ、処理され、計測されて基板上での針の位置
が検出される。

【０００６】このフィルタリングおよび処理プロセスは
前端部セクションで実行される。いずれの型式のディジ
タイザーもこの前端部セクションにフィルターを有し、
針の位置を検出する１つまたは複数の励起信号源あるい
は駆動信号源の周波数に関連した信号をフィルタリング
する。このフィルターは、十分な選択性能を有し、針の
位置データ精度を低下させる不要な電気的ノイズを除去
できるものでなければならない。フィルターの周波数特
性は、周期的励起信号源の周波数特性と正確に整合させ
ることが適正な動作のために望ましい。通常このような
整合方法として、フィルターの周波数特性と励起信号周
波数が同調される。

【０００７】

【発明が解決しようとする課題】しかしながら、フィル
ターの選択精度を上げるに従ってその周波数特性はフィ
ルターの構成要素の性能に左右される。このフィルター
の周波数特性は、適正な動作をさせるために、周期的励
起信号源の周波数特性と正確に整合していなければなら
ない。通常このような整合方法として、フィルターの周
波数特性と励起信号の周波数特性が同調される。

【０００８】フィルターは通常狭域のバンドパスフィル
ターである。バンド幅は、励起周波数信号を通しかつ電
気ノイズの通過を最小限とするように充分狭くする。し
かしながら、バンド幅が狭くなる程、その中心周波数を
励起信号周波数に合せることが絶対必要条件となる。フ
ィルター構成要素の性能特性により同調性が害されやす
いため、予め設定した安定した中心周波数をもつバンド
パスフィルターを実現することは困難である。バンド幅
を広げれば中心周波数精度は緩められるが、電気的ノイ
ズのため作動性能が阻害される。高精度の部品を用いれ
ばコストが大幅に上昇する。また、フィルター構成要素
は長期の使用により機能が劣化する。フィルターを手作
業で励起周波数に同調させることはコストを増加させ
る。これは、可変誘導子や可変コンデンサーは固定式の
構成部品より高価であり、また定期的な調整が必要とな
りコストがかかるためである。また、フィルター構成要
素特性の経時変化により機能が劣化する。

【０００９】本発明は上記従来技術の欠点に鑑みなされ
たものであって、経済性の高い自己同調式のディジタイ
ザー制御回路、即ち励起信号源を制御しこれを自動的に
ディジタイザーの寿命期間中固定特性値の比較的安価な
構成要素からなる狭域バンドパスフィルターの中心周波
数に同調させることができるディジタイザー制御回路の
提供を目的とする。本発明の別の目的は、新規な駆動周
波数発生源を提供することである。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る自己同調式ディジタイザーは、ディジ
タイザーの活動表面（書込み表面）を励起するための回
路と、励起信号を検知するための針と、この針からの情
報信号を処理するための回路とを具備し、励起信号周波
数を通し外部ノイズを遮断する狭域バンドパスフィルタ
ーと、針とバンドパスフィルターとの間に設けたプリア
ンプと、バンドパスフィルターの出力側に連結された交
流から直流への変換器と、この交流／直流変換器に連結
されたアナログからディジタルへの変換器とを備えてい
る。

【００１１】

【作用】制御器がディジタイザーの活動表面上での針の
位置を検出し回路の動作を制御する。励起信号源は、前
記制御器に連結された駆動周波数発生器と、この駆動周
波数発生器を駆動するためのシステムクロックと、駆動
周波数発生器に連結された随意的な第２のバンドパスフ
ィルターと、選択的にディジタイザーを励起するための
スクリーンドライバとを含む。

【００１２】好ましい実施例においては、駆動周波数発
生器は、８ビットのラッチと、８ビットのカウンタと、
状態装置とからなる同調可能なｎ分割回路である。不揮
発性メモリが除数ｎの最新値を記憶する。

【００１３】制御器により駆動制御されたスイッチが周
期的に針を接地し、直流信号のオフセットを計測する。
前記狭域バンドパスフィルタによるフィリタリング前に
随意的な第２のバンドパスフィルターの出力と針からの
出力とを結合するための第２のスイッチが備る。除数ｎ
の最適値を生ずるような同調方法が行なわれる。

【００１４】本発明の１つの特徴は、前端部セクション
が励起周波数に同調するように作用するのではなく、励
起周波数が前端部セクションに同調するように作用する
ことである。

【００１５】

【実施例】図１は本発明の実施例を示す。ディジタイザ
ー制御回路１０は、シムテムクロック１２と、制御器１
４と、駆動周波数発生器１６と、バンドパスフィルター
１８と、スクリーンドライバ２０と、書込み表面２２
と、針２４と、針接地用スイッチ２６と、前端部セクシ
ョン３０と、アナログからディジタルへのＡ／Ｄ変換器
３２と、メモリ３４とを含む。

【００１６】制御器１４は市販のマイクロコントローラ
である。好ましい実施例では、インテル（Ｉｎｔｅｌ）
８０１９６（商品名）が用いられる。システムクロック
１２は１１．０５９２ＭＨｚの正方形の波形信号を発生
し、制御器１４を駆動する。好ましい実施例では、シス
テムクロック１２はさらに駆動周波数発生器１６を駆動
する。好ましくは、システムクロック１２は前記インテ
ル８０１９６（商品名）と同じ基板上に一体的に搭載さ
れた発振器であるが、別の個別の発振器を用いてもよ
い。

【００１７】好ましい実施例においては、駆動周波数発
生器１６は、システムクロック信号をスクリーンドライ
バ２０で使用可能な周波数に分割する同調可能なｎ分割
カウンタである。除数ｎは制御器１４でセットされる。
この出力である駆動信号はシステムクロック周波数の１
／ｎ倍の周波数の正方形波形信号である。除数ｎを変更
することにより、駆動信号の周波数は中心周波数１１０
ＫＨｚから上下に１ＫＨｚごとに約５０ＫＨｚまで変更
可能である。

【００１８】あるいは、同調可能なｎ分割カウンタに代
えて、例えばMotorola MC145151-2(商品名）のような位
相保持型ループ周波数シンセサイザーを駆動周波数発生
器として用いてもよい。このような周波数シンセサイザ
ーを用いれば、駆動信号を直接発生させることができ、
また駆動信号を細かいステップごとに設定可能になる。
このような周波数シンセサイザーの構成および作用は当
業者に周知である。

【００１９】バンドパスフィルター１８は正方形波形の
駆動信号をろ波し、ろ波前の駆動信号と同じ周波数の正
弦波形信号を引出す。このバンドパスフィルター１８
は、ろ波前の駆動信号の基本調和振動波形信号を通過さ
せるのに十分なバンド幅であって、かつ不要な２次的調
和振動信号を遮断するようなバンド幅を有する。バンド
パスフィルター１８は、適正な作用のために必須という
ものではない。しかしながら、これにより針２４での信
号とノイズの比（Ｓ／Ｎ比）が向上するとともに書込み
表面２２から発生する電磁波が減少し周辺電子装置への
障害が抑制される。

【００２０】スクリーンドライバ２０は、ろ波した駆動
信号を選択的に書込み表面２２に印加し、この書込み表
面２２上のいろいろな方向に沿って直線的な電圧傾斜を
形成する。制御器１４は制御ライン３６、３７を介して
スクリーンドライバ２０に対し前記電圧傾斜の極性を制
御する。

【００２１】書込み表面２２は、市販のディジタイザー
であってもよく、ガラス基板の一方の面に均一な抵抗の
コーティングが施されている。この抵抗コーティングは
選択的に通電され各種方向に直線的な電圧傾斜を発生さ
せる。特に高い導電性のパターンがこの抵抗コーティン
グの周りに形成されこのディジタイザーの駆動用電極を
構成する。

【００２２】針２４は、この針の接触位置（極めて近接
した位置）の書込み表面２２の電位を静電結合を介して
読取る。この電位は書込み表面２２上を横切る電圧傾斜
に沿った針２４の位置に比例している。この針２４は、
前端部セクション３０に連結されその出力信号が処理さ
れる。針２４はさらに接地用スイッチ２６に接続され
る。接地用スイッチ２６は、制御器１４からの信号に応
じて周期的に針２４をアースに落とす。

【００２３】前端部セクション３０は、針２４の出力側
に連結され、プリアンプ２８と、随意的スイッチ２９
と、バンドパスフィルター４８と、交流直流変換器５０
とにより構成される。プリアンプ２８は針からの信号を
増幅する。スイッチ２９は、制御器１４に制御され、制
御に応じて同調動作の間増幅された針からの信号を直接
スクリーンドライバ２０に送る。その他の場合には増幅
された針からの信号はバンドパスフィルター４８に送ら
れる。

【００２４】バンドパスフィルター４８は、駆動信号周
波数付近に中心を有する所定のバンド幅の帯域内を信号
を通過させることにより、前述の増幅された針からの信
号から不要なノイズ成分を除去する。この実施例では、
バンドパスフィルターの公称中心周波数は１１０ＫＨｚ
であり公称バンド幅は５ＫＨｚである。

【００２５】好ましくは、バンドパスフィルター４８
は、定期的な調整作業を要する価格の高い誘導子やコン
デンサーを含まずまた高価な高精度部品を含まない。

【００２６】交流直流変換器５０にはバンドパスフィル
ター４８が接続される。増幅されろ波された針２４から
の信号は、いくつかの方法の内の適当な方法により交直
変換される。この変換方法は、例えば同期復調作用のあ
とローパスろ波を行う方法、半波長整流作用のあと閉じ
込み検出を行う方法、あるいは半波長整流作用のあとロ
ーパスろ波を行う方法等である。これらの方法は全て当
業者に周知である。この交流直流変換器５０からの出力
信号は、バンドパスフィルター４８からの出力信号のピ
ークからピークまでの値に比例した大きさを有する直流
信号である。

【００２７】アナログディジタル変換器（Ａ／Ｄ変換
器）３２は、交流直流変換器５０からの直流信号をディ
ジタル値に変換して制御器１４に送る。制御器１４はＡ
／Ｄ変換をスタートさせるとともに、Ａ／Ｄ変換器３２
からのディジタル信号を読取る。

【００２８】メモリ３４は制御器１４に連結されてい
る。好ましい実施例においては、このメモリ３４は不揮
発性のランダムアクセスメモリ（ＮＶＲＡＭ）であり、
除数ｎの適正値を記憶する。

【００２９】以下図２および図３を参照して駆動周波数
発生器１６について詳細に説明する。好ましい実施例に
おいて、駆動周波数発生器１６は同調可能なｎ分割カウ
ンタであり、市販の８ビットラッチ５４と、８ビットカ
ウンタ５６と、状態装置５８とにより構成される。８ビ
ットラッチ５４は、ラッチ６０およびデータバス６２を
介して制御器１４に連結される。

【００３０】ラッチ５４のピンＱ１〜Ｑ７が市販の８ビ
ットカウンタ５６に接続される。カウンタ５６のピンＱ
７が最上位ビットであり電圧Ｖｃｃに接続される。クロ
ックバス６８は、後述の各フリップフロップ（ＦＦ）の
クロックピンＣＬＫに接続される。

【００３１】状態装置５８は、市販の論理回路部品（７
１〜８４）の組合せからなり、駆動出力信号を発生す
る。状態装置５８には、ラッチ５４のピンＱ０を介して
ラッチ５４の出力ＬＳＢが接続され、またカウンタ５６
のピンＣ０を介してカウンタ５６の出力ＭＳＭ ＣＡＲ
ＲＹが接続される。状態装置５８はさらにクロックバス
６８からシステムクロック信号を受ける。

【００３２】さらに詳しく説明すると、論理回路７３が
論理回路７１および７２の出力側に接続される。好まし
くは、論理回路７１〜７３はＮＯＲゲート回路である。
論理回路７１の入力側には、論理回路８０と、論理回路
８２と、ラッチ５４の出力とが接続される。論理回路７
２の入力側には、論理回路８０と論理回路７４が接続さ
れる。論理回路７４はラッチ５４の出力に接続されたイ
ンバータである。

【００３３】論理回路７９は論理回路７７および７８の
出力側、およびアースに接続されている。好ましくは、
論理回路７７、７８はＡＮＤゲート回路であり、論理回
路７９はＯＲゲート回路である。論理回路７７の入力側
には、論理回路７６および論理回路８０が接続される。
論理回路７６はインバータであり、カウンタ５６の出力
ＭＳＮ ＣＡＲＲＹと連結される。論理回路７８の入力
側には、論理回路７５およびカウンタ５６の出力ＭＳＮ
ＣＡＲＲＹが接続される。

【００３４】論理回路８１は、論理回路８０および８３
の各出力およびカウンタ５６の出力ＭＳＮ ＣＡＲＲＹ
と連結される。好ましくは、論理回路８１はＡＮＤゲー
ト回路である。論理回路８３はインバータであり、論理
回路７５の出力と連結される。

【００３５】論理回路８４の入力側には、論理回路７５
および８０が接続される。好ましくは、論理回路８４は
ＥＸ ＮＯＲゲート回路である。この論理回路８４の出
力はカウンタ５６の負荷信号である。

【００３６】論理回路７５、８０、８２はそれぞれクロ
ックバス６８から入力信号を受ける市販のフリップフロ
ップ回路により構成される。論理回路７５は論理回路７
３の出力側と連結される。この論理回路７５の出力が駆
動信号である。論理回路８０は論理回路７９の出力側に
連結され、論理回路８２は論理回路８１の出力側に連結
される。

【００３７】上記構成の周波数発生器１６の作用を以下
に説明する。駆動周波数発生器１６は、所定のシステム
クロック信号周波数に対するカウントごとの周波数ステ
ップの最小値を除数ｎから算出し、このシステムクロッ
ク信号を２段階に分割する。第１段階では、制御器１４
がラッチ５４に格納値ＤＲＩＶＥ ＦＲＥＱをラッチ可
能信号６０およびデータバス６２を介して平行に負荷
（ロード）する。格納値ＤＲＩＶＥＦＲＥＱのビット１
〜７は８ビットカウンタ５６への再負荷信号として用い
られる。格納値ＤＲＩＶＥ ＦＲＥＱは値（２５９−
ｎ）に等しい。ここでｎは所望の除数値である。格納値
ＤＲＩＶＥ ＦＲＥＱの７つの最上位ビットを８ビット
カウンタ５６の７つの最下位ビットに再負荷することに
よって、およびカウンタの最上位ビットをハイ（ＨＩＧ
Ｈ：１）に設定することにより、８ビットカウンタ５６
はシステムクロック信号周波数を式（２５５−ＤＲＩＶ
Ｅ ＦＲＥＱ）／２の整数剰余で割る。

【００３８】第２段階において、状態装置５８は８ビッ
トカウンタ出力信号周波数を２で割り、駆動信号出力を
トグル動作させ、またこの状態装置５８が８ビットカウ
ンタ５６の出力からパルスを検知するたびに、８ビット
カウンタ５６に再負荷させる。

【００３９】値（２５５−ＤＲＩＶＥ ＦＲＥＱ）を２
で割ったときに切捨てられて失われた最下位ビットを補
填するために、状態装置５８はシステムクロック信号に
よりさらに１カウントする間駆動信号をロー（ＬＯＷ：
０）のトグル状態に保持する。これにより、駆動周波数
発生器１６は、駆動信号が出力されている状態で値（２
５５−ＤＲＩＶＥ ＦＲＥＱ）が奇数のときに、さらに
システムクロックの付加的余分サイクルを持つようにな
る。状態装置５８のオーバーヘッドは駆動信号の１サイ
クル当り４つの余分カウントを付加する。

【００４０】動作を２段階に分割したのには２つの理由
がある。第１に、正方形波形の駆動信号は５０％に極力
近い衝撃係数を有し、所望の基本同調波駆動周波数に近
接した２次的同調波の発生を防止し、このような２次的
同調波がバンドパスフィルター１８から漏れてディジタ
イザーの機能を阻害したり書込み表面２２から不要な電
磁波が発散することを防止しなければならないからであ
る。従って、５０％の衝撃係数を得るために最終的に２
分割段階が必要になる。

【００４１】２分割処理の第２の理由は、駆動信号は格
納値ＤＲＩＶＥ ＦＲＥＱの隣接する設定間隔をできる
だけ小さな周波数ごとのステップにするためである。間
隔を小さくする程、駆動信号をバンドパスフィルター４
８の中心周波数に近づけて同調させることができる。単
純にシステムクロック周波数を格納値ＤＲＩＶＥ ＦＲ
ＥＱで割ると、格納値ＤＲＩＶＥ ＦＲＥＱの隣接設定
間隔が極端に大きくなる。

【００４２】システムクロック周波数を大きくすれば、
格納値ＤＲＩＶＥ ＦＲＥＱの隣接設定間隔を小さくす
ることができる。しかしながら、この方法は多くの場合
適当ではない。高いシステムクロック周波数を作り出す
ためには、別の発振器を必要とし、コスト的に実現困難
となる。これに対し、最終の２分割段階で格納値ＤＲＩ
ＶＥ ＦＲＥＱが奇数のときに余分のクロックサイクル
を導入するという方法によれば、周波数分解能を効率よ
く２倍にして約１ＫＨｚとすることができ、実用化が図
られる。

【００４３】次に、図４を参照してスクリーンドライバ
２０についてさらに説明する。ライン３６、３７はアナ
ログスイッチ９０、９２、９４、９６、９８、１００、
１０２を制御してバンドパスフィルター１８の正弦波形
出力を選択的に書込み表面２２の４隅部に印加する。ラ
イン１０８、１１０、１１２、１１４は各アナログスイ
ッチと書込み表面２２とを連結する。

【００４４】図５を参照すると、ライン３６、３７を介
した制御入力信号がパルス波形１１６、１１８として表
されている。ライン３６からの信号波形１１６は、ライ
ン３７からの信号波形１１８の半分の周波数である。ラ
イン３６、３７からの制御入力がローのとき、スイッチ
９２、９４、９８、１０２がオンになり、スイッチ９
０、９６、１００、１０４がオフになる。ライン３６、
３７からの制御入力がハイになれば、各スイッチの動作
は逆になる。

【００４５】例えば、ライン３６、３７からのローの制
御入力信号によりバンドパスフィルター１８から書込み
表面２２へ正弦波形の出力がライン１１２、１１４を介
して送られるとともにライン１０８、１１０が接地され
る。これにより、書込み表面２２に沿って左から右に大
きくなる交番電圧傾斜が形成される。この傾斜は、Ｘ＋
方向電圧傾斜と呼ばれ、図５の４で示す部分（）で表
される。

【００４６】ライン３６、３７からの制御入力信号の組
合せを変えることにより、別の方向の電圧傾斜を形成す
ることができる。図５のの部分は右から左に増加する
交番電圧傾斜を示し、Ｘ−方向電圧傾斜と呼ばれる。
の部分は下から上へ増加する交番電圧傾斜を示し、Ｙ＋
方向電圧傾斜と呼ばれる。の部分は上から下に増加す
る交番電圧傾斜を示し、Ｙ−方向電圧傾斜と呼ばれる。

【００４７】以下図１から図５を参照して、制御器１４
による書込み表面２２上の針位置検知動作について説明
する。まず、制御器１４は書込み表面２２をＸ＋方向傾
斜となるように通電し、Ａ／Ｄ変換器３２から対応する
Ｘ＋データを読み出す。続いて、制御器１４はスクリー
ンをＸ−方向に通電し、Ａ／Ｄ変換器３２から対応する
Ｘ−データを読み出す。制御器１４は以下の数式より正
規化（比率化）された針のＸ座標位置を求める。

【００４８】 Ｘ＝（Ｘ＋−Ｘ−）／（Ｘ−＋Ｘ＋） （式１） 制御器１４は針のＹ座標位置を以下の数式を用いて同様
に決定する。 Ｙ＝（Ｙ＋−Ｙ−）／（Ｙ−＋Ｙ＋） （式２）

【００４９】制御器１４は、スイッチ２６を介して周期
的に針２４を接地し、前端部セクション３０の固有欠陥
によるオフセット電圧を計測する。この前端部セクショ
ン回路３０の固有欠陥により常に不定の直流オフセット
電圧が発生する。制御器１４は、このオフセット電圧測
定値をその後の全てのＡ／Ｄ変換器３２の読み出しデー
タから差引いてこのオフセット電圧分を補償する。

【００５０】次に、図６を参照して、最適な除数の値ｎ
を決定するための手順１２０について説明する。この手
順１２０は名目上、回路１０に電源投入されるごとに実
行されることになるが、実際には製造時に１回だけ行え
ばよい。もし精度や信頼性をさらに高めたい場合には、
この手順１２０をそれに応じた回数だけ行えばよい。

【００５１】手順１２０の実行中、針２４は書込み表面
２２に近接して静止状態に保持されていなければならな
い。針からの出力信号は制御器１４の制御によりアナロ
グ同調スイッチ２９を介して直接スクリーンドライバ２
０に結合してもよい。スイッチ２９は手順１２０が電源
投入ごとに実行される場合に特に有利である。

【００５２】手順１２０において、まずステップ１２２
で、制御信号ライン３６、３７をローに、除数値ｎをＬ
ＯＷＥＲ ＬＩＭＩＴに初期設定するとともに、バンド
パスフィルター１８からの最大出力信号レベルＭＡＸ．
ＳＩＧをゼロに初期設定する。前述のように、除数値ｎ
は（２５９−ＤＲＩＶＥ ＦＲＥＱ）に等しく、この格
納値ＤＲＩＶＥ ＦＲＥＱは０〜２５５の範囲を持つ。
従って、除数値ｎは４〜２５９の有効範囲を持つ。従っ
てこの実施例でのＬＯＷＥＲ ＬＩＭＩＴは４である。

【００５３】ステップ１２４において、除数値ｎが駆動
周波数発生器１６に負荷される。次に、ステップ１２６
において、制御器１４はＡ／Ｄ変換器３２の出力値を読
み出しこれをＮＥＷ．ＳＩＧデータとする。続いてステ
ップ１２８において、制御器１４はＮＥＷ．ＳＩＧがＭ
ＡＸ．ＳＩＧより大きいか否かを判別する。ＮＥＷ．Ｓ
ＩＧがＭＡＸ．ＳＩＧより大きいときには、ステップ１
３０において、ＭＡＸ．ＳＩＧをＮＥＷ．ＳＩＧに等し
く設定しかつＭＡＸ Ｎを除数値ｎに等しく設定する。
もしステップ１２８でＮＥＷ．ＳＩＧがＭＡＸ．ＳＩＧ
より大きくなければ、ステップ１３０は実行されずに飛
越される。

【００５４】いづれの場合にも次にステップ１３２に進
む。ここで制御器１４は、ｎの値がこのｎに対する上限
を示す定数ＵＰＰＥＲ ＬＩＭＩＴより大きいかまたは
等しいか否かを判別する。この実施例においては、ＵＰ
ＰＥＲ ＬＩＭＩＴは２５９である。もしｎがこのＵＰ
ＰＥＲ ＬＩＭＩＴより大きいかまたは等しくなけれ
ば、手順１２０はステップ１３４に進み、ここでｎが１
だけ増加される。この後、手順１２０はステップ１２４
に戻る。

【００５５】ステップ１３２で、ｎの値がＵＰＰＥＲ
ＬＩＭＩＴの値より大きいかまたは等しい場合には、手
順１２０はステップ１３６に進み、ここでＭＡＸ Ｎが
駆動周波数発生器１６に負荷される。続いてステップ１
３８において、ＭＡＸ ＮがＮＶＲＡＭ３４に格納さ
れ、後の処理工程で制御器１４に読み出され使用され
る。

【００５６】

【発明の効果】以上説明したように、本発明によれば、
複雑で高価な高精度部品を用いることなく簡単な構成で
安価に駆動信号を狭域バンドパスフィルターのバンド幅
の中心周波数に自動的に同調させることができるディジ
タイザーが得られる。

【図面の簡単な説明】

【図１】 本発明に係る自己同調式ディジタイザー制御
回路のブロック図である。

【図２】 本発明に係る駆動周波数発生器の回路構成の
半分を示す回路図である。

【図３】 図２の回路構成の残りの半分を示す回路図で
ある。

【図４】 本発明に係るスクリーンドライバの回路図で
ある。

【図５】 スクリーンドライバの駆動制御信号波形を示
す波形図である。

【図６】 本発明に係る駆動周波数同調方法の手順を示
すフローチャートである。

【符号の説明】

１０；ディジタイザー制御回路、１２；システムクロッ
ク、１４；制御器、１６；駆動周波数発生器、１８；バ
ンドパスフィルター、２０；スクリーンドライバ、２
２；書込み表面、２４；針、２６；接地用スイッチ、３
０；前端部セクション、３２；Ａ／Ｄ変換器、３４；メ
モリ、４８；バンドパスフィルター。

フロントページの続き (72)発明者 ジョン フレドリック クルックス アメリカ合衆国 43725 オハイオ、ケン ブリッジ、マクファーランド ロード 1340、アパートメント １

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ディジタイザーを励起するための励起手
   段と；該ディジタイザーの励起を検出してその検出位置
   情報の信号を発生するための検知手段と；前記検知手段
   に連結され、前記位置情報の信号を処理するための信号
   処理手段とを具備し、 前記励起手段は前記信号処理手段に対し同調可能である
   ことを特徴とするディジタイザー制御回路。
2. 【請求項２】 除数値ｎに対応した８ビットの格納値を
   記憶するための８ビットラッチと；前記８ビットラッチ
   の上位７ビットおよびクロックに連結され、第１の商出
   力を発生するための８ビットカウンタと；前記８ビット
   ラッチの最下位ビットと、前記８ビットカウンタの第１
   の商出力と、クロックとに連結され、第２の商出力と前
   記８ビットカウンタへの再負荷出力とを発生するための
   状態装置と；を具備したことを特徴とする同調可能なｎ
   分割回路。
3. 【請求項３】 ディジタイザーを励起する励起信号を発
   生させるステップと；前記励起信号によりディジタイザ
   ーを励起するステップと；ディジタイザーの駆動面上で
   の励起位置を検出するステップと；前記ディジタイザー
   の駆動面上での励起位置に関する位置情報信号を発生す
   るステップと；該位置情報信号をろ波して外部からの電
   気ノイズを遮断するステップを含む位置情報信号処理の
   ためのステップと；前記励起信号を同調させるステップ
   と；からなることを特徴とする駆動面を有するディジタ
   イザーの制御方法。