JPH05206840A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH05206840A JPH05206840A JP4001171A JP117192A JPH05206840A JP H05206840 A JPH05206840 A JP H05206840A JP 4001171 A JP4001171 A JP 4001171A JP 117192 A JP117192 A JP 117192A JP H05206840 A JPH05206840 A JP H05206840A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- field effect
- transistors
- semiconductor integrated
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路に関
し、特にMOSトランジスタを用いた論理回路を使用し
ている半導体集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit using a logic circuit using MOS transistors.
【0002】[0002]
【従来の技術】従来のこの種の半導体集積回路の一例と
して、4入力のNOR回路を例にとって説明する。この
4入力NOR回路では、図3に示される様に、4個のP
MOSトランジスタP1 〜P4 が縦積みに接続されてい
る。この縦積み回路のソース側の端は高位電源端子(電
位VDD)1に接続されている。又、ドレイン側の端は、
4個のNMOSトランジスタN1 〜N4 を並列に接続し
た回路のドレイン節点Bに接続されており、ここがこの
4入力NOR回路の出力端子2である。並列に接続され
ている4個のNMOSトランジスタのソース側は、グラ
ンド端子(電位0V)3に接続されている。4個のPM
OSトランジスタP1 〜P4 のゲートおよび4個のNM
OSトランジスタN1 〜N4 のゲートには入力信号W,
X,YおよびZが入力されている。2. Description of the Related Art A 4-input NOR circuit will be described as an example of a conventional semiconductor integrated circuit of this type. In this 4-input NOR circuit, as shown in FIG.
The MOS transistors P 1 to P 4 are connected in a vertical stack. The source side end of this vertically stacked circuit is connected to the high potential power supply terminal (potential V DD ). Also, the end on the drain side is
It is connected to a drain node B of a circuit in which four NMOS transistors N 1 to N 4 are connected in parallel, and this is the output terminal 2 of this 4-input NOR circuit. The sources of the four NMOS transistors connected in parallel are connected to the ground terminal (potential 0 V) 3. 4 PM
Gates of OS transistors P 1 to P 4 and four NMs
The gates of the OS transistors N 1 to N 4 have an input signal W,
X, Y and Z have been entered.
【0003】以下にこのNOR回路の動作について説明
する。この回路は、PMOSトランジスタP1 〜P4 が
縦積みに接続されているので、入力信号W,X,Yおよ
びZの全部がロウになってPMOSトランジスタP1 〜
P4 がオン状態になり、NMOSトランジスタN1 〜N
4 がオフ状態にならないと、入力信号OUTはハイにな
らない。一方、入力信号W,X,YおよびZのどれか1
つでもハイであれば、そのハイの信号が入力されるPM
OSトランジスタはオフ状態となりNMOSトランジス
タはオン状態となる。NMOSトランジスタN1 〜N4
は並列に接続されているのでこのNOR回路出力信号O
UTはロウになる。このNOR回路ではPMOSトラン
ジスタのホールの移動度がNMOSトランジスタの電子
の移動度より遅いことから、通常、PMOSトランジス
タとNMOSトランジスタのチャネル幅の比を3:1程
度にとっている。また、次段回路を駆動させるのに例え
ば10mAの電流能力が必要である場合、オン状態のP
MOSトランジスタP1 〜P4 は、それぞれに10mA
の電流が流れる様にチャネル幅を大きく設計されてい
る。The operation of the NOR circuit will be described below. This circuit, the PMOS transistors P 1 to P 4 is connected to a vertically stacked, the input signal W, X, PMOS transistors P 1 ~ all of Y and Z are taken row
P 4 is turned on and the NMOS transistors N 1 to N
The input signal OUT does not become high unless 4 is turned off. On the other hand, one of the input signals W, X, Y, and Z
If at least one is high, the PM to which the high signal is input
The OS transistor is turned off and the NMOS transistor is turned on. NMOS transistors N 1 to N 4
Are connected in parallel, this NOR circuit output signal O
UT goes low. In this NOR circuit, the mobility of holes of the PMOS transistor is slower than the mobility of electrons of the NMOS transistor, so that the channel width ratio of the PMOS transistor and the NMOS transistor is usually set to about 3: 1. If a current capacity of, for example, 10 mA is required to drive the next-stage circuit, P in the ON state
Each of the MOS transistors P 1 to P 4 is 10 mA.
The channel width is designed to be large so that the current flows.
【0004】[0004]
【発明が解決しようとする課題】上述した従来の半導体
集積回路では、2個以上のトランジスタを縦積みに接続
して使用している。従って、この回路の次段に接続され
る回路を駆動させる出力電流能力を得るために、縦積み
のトランジスタのチャネル幅を大きくする必要があるの
でチップサイズが大きくなってしまう。又、4入力以上
になると、次段回路に対する駆動能力が低下するという
問題点があった。In the above-mentioned conventional semiconductor integrated circuit, two or more transistors are vertically connected and used. Therefore, in order to obtain the output current capability for driving the circuit connected to the next stage of this circuit, it is necessary to increase the channel width of the vertically stacked transistors, resulting in a large chip size. Further, when the number of inputs is four or more, there is a problem that the driving ability for the next stage circuit is lowered.
【0005】[0005]
【課題を解決するための手段】本発明の半導体集積回路
は、縦積みにされたMOS電界効果トランジスタにより
出力点を駆動する型の論理回路を含む半導体集積回路に
おいて、 前記論理回路は、前記MOS電界効果トランジスタが縦
積みにされた回路に並列に、前記縦積みにされたMOS
電界効果トランジスタと同一導電型の出力点駆動用MO
S電界効果トランジスタが設けられ、この出力点駆動用
MOS電界効果トランジスタのゲートに、出力信号の反
転信号が入力されるように接続されてなることを特徴と
している。The semiconductor integrated circuit of the present invention is a semiconductor integrated circuit including a logic circuit of a type in which an output point is driven by vertically stacked MOS field effect transistors, wherein the logic circuit is the MOS A circuit in which field-effect transistors are vertically stacked in parallel, the vertically stacked MOS
Output point drive MO of the same conductivity type as the field effect transistor
It is characterized in that an S field effect transistor is provided and is connected to the gate of the output point driving MOS field effect transistor so that an inverted signal of the output signal is inputted.
【0006】[0006]
【作用】この縦積みのMOSトランジスタと同じ導電型
のMOSトランジスタは、縦積みのトランジスタが全部
オンした時に同時にオンし、次段の回路を駆動させる。
従って縦積みのMOSトランジスタは、次段の回路を駆
動するための大きな電流能力を必要とせず、論理動作を
行うだけの電流能力を持っていればよいのでチャネル幅
が小さくてよい。The MOS transistors of the same conductivity type as the vertically stacked MOS transistors are turned on at the same time when all the vertically stacked transistors are turned on to drive the circuit of the next stage.
Therefore, the vertically stacked MOS transistors do not need a large current capacity for driving the circuit of the next stage, and need only have a current capacity for performing a logical operation, so that the channel width may be small.
【0007】[0007]
【実施例】次に本発明について図面を参照して説明す
る。図1は、本発明による半導体集積回路の第1の実施
例の回路図である。図3には2個以上のトランジスタが
縦積みに接続されている半導体集積回路の一例として、
4入力のNOR回路が示されている。The present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a first embodiment of a semiconductor integrated circuit according to the present invention. FIG. 3 shows an example of a semiconductor integrated circuit in which two or more transistors are vertically connected.
A 4-input NOR circuit is shown.
【0008】図1を参照すると、本実施例が、図3に示
される従来の半導体集積回路と異なっているのは、高位
電源端子1と出力端子2との間にPMOSトランジスタ
P0 が接続されており、このPMOSトランジスタP0
のゲートに、出力信号OUTがインバータ4を介して反
転されて入力されている点である。Referring to FIG. 1, this embodiment is different from the conventional semiconductor integrated circuit shown in FIG. 3 in that a PMOS transistor P 0 is connected between a high potential power supply terminal 1 and an output terminal 2. This PMOS transistor P 0
The output signal OUT is inverted and input to the gate of the inverter via the inverter 4.
【0009】以下に本実施例の動作について説明する。
図1において、PMOSトランジスタP1 〜P4 は縦積
みに接続されているので、入力信号W,X,YおよびZ
の全部がロウになるとPMOSトランジスタP1 〜P4
がオンし、節点Bがハイとなる。また、インバータ4を
介してロウの信号がPMOSトランジスタP0 のゲート
に入力されるので、PMOSトランジスタP0 がオンし
出力信号OUTはハイになる。一方、入力信号W,X,
YおよびZのどれか1つでもハイであれば、そのハイの
信号が入力されるPMOSトランジスタはオフしNMO
Sトランジスタがオンするので、節点Bはロウとなる。
一方、インバータ4を介してハイの信号がPMOSトラ
ンジスタに入力されるが、PMOSトランジスタP0 が
オフしたままなので、出力信号OUTはロウとなる。The operation of this embodiment will be described below.
In FIG. 1, since the PMOS transistors P 1 to P 4 are connected in a vertical stack, the input signals W, X, Y and Z are input.
Are all low, the PMOS transistors P 1 to P 4
Turns on and node B goes high. Further, since the low signal is input to the gate of the PMOS transistor P 0 via the inverter 4, the PMOS transistor P 0 is turned on and the output signal OUT becomes high. On the other hand, input signals W, X,
If any one of Y and Z is high, the PMOS transistor to which the high signal is input is turned off and NMO is turned on.
Since the S transistor is turned on, the node B becomes low.
On the other hand, although a high signal is input to the PMOS transistor via the inverter 4, the output signal OUT becomes low because the PMOS transistor P 0 remains off.
【0010】ここで、PMOSトランジスタP1 〜P4
が全部オンした時にPMOSトランジスタP0 もオンす
るので、次段の回路を駆動させるのに例えば10mAの
能力が必要である場合でも、PMOSトランジスタP0
に10mAの能力があれば、PMOSトランジスタP1
〜P4 に流れる電流は小さくても構わない。つまり従来
とは異なって、駆動能力を考慮してPMOSトランジス
タP1 〜P4 にNMOSトランジスタの約3倍のチャネ
ル幅を与える必要はなく、正しく論理動作する程度にチ
ャネル幅を小さくすることが出来る。Here, the PMOS transistors P 1 to P 4
Since but turned on PMOS transistor P 0 even when turned all, even if it is necessary for example 10mA ability to drive the next stage circuit, PMOS transistor P 0
If the capacity is 10mA, the PMOS transistor P1
The current flowing through P4 may be small. In other words, unlike the prior art, it is not necessary to give the PMOS transistors P 1 to P 4 a channel width that is about three times that of the NMOS transistor in consideration of the driving capability, and the channel width can be reduced to the extent that correct logical operation is performed. ..
【0011】次に、本発明の第2の実施例について説明
する。図2は、本発明の第2の実施例による半導体集積
回路の回路図であって、本発明が4入力のNAND回路
に適用された例を示す。図2を参照すると、本実施例で
は、高位電源端子1とグランド端子3との間に4個のP
MOSトランジスタP5 〜からP8 が並列に接続されて
いる。そして、これらのPMOSトランジスタのソース
側が高位電源端子1に接続され、ドレイン側が出力端子
2に接続されている。又、出力端子2とグランド端子3
との間に4個のNMOSトランジスタN5 〜N8 が直列
に接続されている。更に、出力端子2とグランド端子3
との間にNMOSトランジスタN0 が接続され、そのゲ
ートには出力信号OUTがインバータ4によって反転さ
れて入力されている。4つのPMOSトランジスタP5
〜P8 のゲートおよび4つのNMOSトランジスタN5
〜N8 のゲートには、入力信号W,X,YおよびZが入
力されている。Next, a second embodiment of the present invention will be described. FIG. 2 is a circuit diagram of a semiconductor integrated circuit according to a second embodiment of the present invention, showing an example in which the present invention is applied to a 4-input NAND circuit. Referring to FIG. 2, in this embodiment, four Ps are provided between the high-potential power supply terminal 1 and the ground terminal 3.
The MOS transistors P 5 to P 8 are connected in parallel. The source side of these PMOS transistors is connected to the high potential power supply terminal 1, and the drain side is connected to the output terminal 2. Also, output terminal 2 and ground terminal 3
, And four NMOS transistors N 5 to N 8 are connected in series. Furthermore, the output terminal 2 and the ground terminal 3
, And an NMOS transistor N 0 is connected between the two, and the output signal OUT is inverted by the inverter 4 and input to its gate. Four PMOS transistors P 5
~ P 8 gate and 4 NMOS transistors N 5
The gates of the to N 8, the input signals W, X, Y and Z are input.
【0012】図2において、入力信号W,X,Yおよび
Zの全部がハイになり縦積みのNMOSトランジスタN
5 〜N8 が全部オンすると、インバータ4の出力がハイ
となりNMOSトランジスタN0 がオンし出力信号OU
Tがロウとなる。それ以外の入力信号の組合わせの場合
は、出力信号OUTはハイになる。本実施例による4入
力のNAND回路も第1の実施例と同様に、NMOSト
ランジスタN5 〜N8 が全てオンした時にNMOSトラ
ンジスタN0 もオンするので、NMOSトランジスタN
0 に次段の回路を駆動させる能力があれば、縦積みのN
MOSトランジスタN5 〜N8 は論理動作するだけの小
さいチャネル幅ですむ。In FIG. 2, all of the input signals W, X, Y and Z become high and the vertically stacked NMOS transistors N are formed.
When 5 to N 8 are all turned on, the output of the inverter 4 becomes high, the NMOS transistor N 0 is turned on, and the output signal OU
T goes low. For other combinations of input signals, the output signal OUT goes high. Similarly to the first embodiment, the 4-input NAND circuit according to the present embodiment also turns on the NMOS transistor N 0 when all the NMOS transistors N 5 to N 8 are turned on.
If 0 has the ability to drive the circuit of the next stage, N of vertically stacked
MOS transistor N 5 to N 8 requires only a small channel width of only logical operations.
【0013】[0013]
【発明の効果】以上説明したように、本発明の半導体集
積回路では、縦積みにされて論理動作を行うMOSトラ
ンジスタの直列回路に並列にこれらのMOSトランジス
タと同導電型のMOSトランジスタを設け、このMOS
トランジスタのゲートに、反転出力信号を入力してい
る。そしてこのMOSトランジスタに次段を回路を駆動
するための大きな電流能力をもたせている。これにより
本発明によれば、論理回路の縦積みのMOSトランジス
タのチャネル幅を小さくできるので、チップサイズを小
さくすることが出来る。As described above, in the semiconductor integrated circuit of the present invention, MOS transistors of the same conductivity type as these MOS transistors are provided in parallel with a series circuit of MOS transistors which are vertically stacked and perform a logical operation. This MOS
The inverted output signal is input to the gate of the transistor. The MOS transistor is provided with a large current capacity for driving the circuit in the next stage. As a result, according to the present invention, the channel width of the vertically stacked MOS transistors of the logic circuit can be reduced, and the chip size can be reduced.
【図1】本発明の第1の実施例による半導体集積回路の
回路図である。FIG. 1 is a circuit diagram of a semiconductor integrated circuit according to a first embodiment of the present invention.
【図2】本発明の第2の実施例による半導体集積回路の
回路図である。FIG. 2 is a circuit diagram of a semiconductor integrated circuit according to a second embodiment of the present invention.
【図3】従来の技術による半導体集積回路の回路図であ
る。FIG. 3 is a circuit diagram of a semiconductor integrated circuit according to a conventional technique.
1 高位電源端子 2 出力端子 3 グランド端子 4 インバータ 1 High-level power supply terminal 2 Output terminal 3 Ground terminal 4 Inverter
Claims (2)
スタにより出力点を駆動する型の論理回路を含む半導体
集積回路において、 前記論理回路は、前記MOS電界効果トランジスタが縦
積みにされた回路に並列に、前記縦積みにされたMOS
電界効果トランジスタと同一導電型の出力点駆動用MO
S電界効果トランジスタが設けられ、この出力点駆動用
MOS電界効果トランジスタのゲートに、出力信号の反
転信号が入力されるように接続されてなることを特徴と
する半導体集積回路。1. A semiconductor integrated circuit including a logic circuit of a type in which output points are driven by vertically stacked MOS field effect transistors, wherein the logic circuit is parallel to a circuit in which the MOS field effect transistors are vertically stacked. The vertically stacked MOS
Output point drive MO of the same conductivity type as the field effect transistor
A semiconductor integrated circuit characterized in that an S field effect transistor is provided, and the output point driving MOS field effect transistor is connected so that an inverted signal of the output signal is inputted to the gate thereof.
に接続されたPMOS電界効果トランジスタと、入力端
が前記NOR信号出力点に接続され出力端が前記PMO
S電界効果トランジスタのゲート電極に接続されたイン
バータ回路とを有するCMOS構成のNOR回路およ
び、 低位電源端子とNAND信号出力点との間に接続された
NMOS電界効果トランジスタと、入力端が前記NAN
D信号出力点に接続され出力端が前記NMOS電界効果
トランジスタのゲート電極に接続されたインバータ回路
とを有するCMOS構成のNAND回路の少なくとも一
方を含む半導体集積回路。2. A PMOS field effect transistor connected between a high potential power supply terminal and a NOR signal output point, and an input end connected to the NOR signal output point and an output end connected to the PMO.
A NOR circuit of CMOS structure having an inverter circuit connected to the gate electrode of the S field effect transistor, an NMOS field effect transistor connected between a low power supply terminal and a NAND signal output point, and an input terminal of the NAN.
A semiconductor integrated circuit including at least one of a NAND circuit having a CMOS structure, which has an inverter circuit connected to a D signal output point and having an output end connected to the gate electrode of the NMOS field effect transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4001171A JPH05206840A (en) | 1992-01-08 | 1992-01-08 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4001171A JPH05206840A (en) | 1992-01-08 | 1992-01-08 | Semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05206840A true JPH05206840A (en) | 1993-08-13 |
Family
ID=11493991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4001171A Withdrawn JPH05206840A (en) | 1992-01-08 | 1992-01-08 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05206840A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0846372A1 (en) * | 1995-08-25 | 1998-06-10 | Hal Computer Systems, Inc. | Cmos buffer circuit having increased speed |
JP2023058483A (en) * | 2014-02-21 | 2023-04-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1992
- 1992-01-08 JP JP4001171A patent/JPH05206840A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0846372A1 (en) * | 1995-08-25 | 1998-06-10 | Hal Computer Systems, Inc. | Cmos buffer circuit having increased speed |
EP0846372B1 (en) * | 1995-08-25 | 2002-11-06 | Fujitsu Limited | Cmos buffer circuit having increased speed |
JP2023058483A (en) * | 2014-02-21 | 2023-04-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5001366A (en) | Gate circuit of combined field-effect and bipolar transistors | |
JP2564787B2 (en) | Gate array large-scale integrated circuit device and manufacturing method thereof | |
EP0196113B1 (en) | Tri-state buffer circuit | |
JP3288962B2 (en) | Three-value output circuit | |
JPS61154312A (en) | Drive circuit | |
EP0110916B1 (en) | Current-driven enfet logic circuits | |
EP0196391B1 (en) | Gallium arsenide gate array integrated circuit including dcfl nand gate | |
JPH05206840A (en) | Semiconductor integrated circuit | |
JP2749185B2 (en) | Composite logic circuit | |
JPH03132115A (en) | Semiconductor integrated circuit | |
JP3190191B2 (en) | Output buffer circuit | |
US5239212A (en) | Gate circuit of combined field-effect and bipolar transistors with an improved discharge arrangement | |
JPH0496369A (en) | Gate array type lsi | |
JP2800336B2 (en) | Semiconductor analog switch | |
JPH0750562A (en) | Semiconductor integrated circuit device | |
US5600268A (en) | Gate circuit of combined field-effect and bipolar transistors | |
JP3042234B2 (en) | CMOS delay gate circuit | |
JPH06196993A (en) | Mos type semiconductor integrated circuit | |
JPH06232728A (en) | Input output circuit | |
JPH10117139A (en) | Semiconductor logic circuit | |
JPH0774556A (en) | Differential cmos logic circuit | |
JPH05252011A (en) | Output buffer circuit | |
JPH05259890A (en) | Semiconductor integrated circuit | |
JPH04347929A (en) | Output circuit | |
JPH09135162A (en) | Or logic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |