JPH05204765A - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JPH05204765A
JPH05204765A JP4014872A JP1487292A JPH05204765A JP H05204765 A JPH05204765 A JP H05204765A JP 4014872 A JP4014872 A JP 4014872A JP 1487292 A JP1487292 A JP 1487292A JP H05204765 A JPH05204765 A JP H05204765A
Authority
JP
Japan
Prior art keywords
microcomputer
circuit
storage device
external storage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4014872A
Other languages
Japanese (ja)
Inventor
Hiroshi Iwamura
浩志 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP4014872A priority Critical patent/JPH05204765A/en
Publication of JPH05204765A publication Critical patent/JPH05204765A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE:To prevent data stored in an external storage device from being read by the third person in the microcomputer provided with the external storage device. CONSTITUTION:By integrating a code deciphering circuit 1 and a keyword circuit 2 into a main body 3 of the microcomputer, data outputted from an external storage device 4 are converted by the code deciphering circuit 1 and outputted to an internal data bus 7. The code deciphering circuit 1 can design the circuit by using arbitrary signals in the main body of the microcomputer, and this time, the code deciphering circuit 1 is constituted by using the low-order 8 bits of an address bus 5 and the key-word circuit 2. Therefore, by storing ciphered data in the external storage device 4 beforehand, the data stored in the external storage device 4 can be prevented from being read by the third person.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にパーソナル・コンピュータ、民生品や産業品
などの各種電気機器内部に組み込まれるマイクロコンピ
ュータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly to a microcomputer incorporated in various electric devices such as personal computers, consumer products and industrial products.

【0002】[0002]

【従来の技術】一般に、マイクロコンピュータは、民生
用、産業用にかかわらず幅広い分野に使われ、コンピュ
ータやロボット各民生用および産業用コントローラにも
もちいられ、各制御ユニット、コンピュータの主演算お
よび制御装置として用いられている。
2. Description of the Related Art Generally, microcomputers are used in a wide range of fields regardless of whether they are for consumer use or industrial use, and are also used for consumer and industrial controllers for computers and robots. It is used as a device.

【0003】従来のマイクロコンピュータの一例を、図
3に示す。
An example of a conventional microcomputer is shown in FIG.

【0004】図3において、マオイクロコンピュータ本
体3と、このマイクロコンピュータ本体3を動作させる
ための命令およびデータを格納するための外部記憶装置
4とが示されている。マイクロコンピュータ本体3と外
部記憶装置4とは、外部記憶装置4のデータの読み取り
を行うためのデータ・バス13と、外部記憶装置4のど
の部分のデータを読み取るかを指定するためのアドレス
・バス5と、外部記憶装置4からデータを読み出すタイ
ミングを指定する読み出し信号8とによって接続されて
いる。
FIG. 3 shows a Maokuro computer main body 3 and an external storage device 4 for storing instructions and data for operating the microcomputer main body 3. The microcomputer body 3 and the external storage device 4 include a data bus 13 for reading data in the external storage device 4 and an address bus for designating which part of the external storage device 4 to read data. 5 and a read signal 8 that specifies the timing of reading data from the external storage device 4.

【0005】[0005]

【発明が解決しようとする課題】従来のマイクロコンピ
ュータにおいては、図3に示すように、外部記憶装置4
とマイクロコンピュータ本体3とがデータ・バス13で
直接接続されているため、第三者に外部記憶装置4に格
納されているデータを読まれる危険性があった。
In the conventional microcomputer, as shown in FIG. 3, the external storage device 4 is used.
Since the microcomputer 3 and the microcomputer main body 3 are directly connected by the data bus 13, there is a risk that a third party may read the data stored in the external storage device 4.

【0006】そこで、本発明の目的は、以上の欠点を解
消して、第三者に外部記憶装置に格納されている内容を
読めないようにしたマイクロコンピュータを提供する事
にある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above drawbacks and provide a microcomputer which prevents a third party from reading the contents stored in the external storage device.

【0007】[0007]

【課題を解決するための手段】本発明のマイクロコンヒ
ュータの構成は、マイクロコンピュータ本体と外部記憶
装置とをデータ・バスで接続したマイクロコンピュータ
において、前記外部記憶装置と前記マイクロコンピュー
タ本体との間に、暗号解読回路とキー・ワード回路とを
有し、前記暗号解読回路と前記キー・ワード回路とを前
記マイクロコンピュータ本体の内部に取り込んだ事を特
徴とする。
The structure of a microcomputer of the present invention is a microcomputer in which a microcomputer main body and an external storage device are connected by a data bus, and the external storage device and the microcomputer main body are connected to each other. An intervening decryption circuit and a key word circuit are provided in between, and the decryption circuit and the key word circuit are incorporated into the inside of the microcomputer body.

【0008】[0008]

【実施例】図1は本発明の一実施例のマイクロコンピュ
ータを示すブロック図である。
1 is a block diagram showing a microcomputer according to an embodiment of the present invention.

【0009】図1において、本実施例のマイクロコンピ
ュータは、マイクロコンピュータ本体3の任意の内部信
号を取り込む事ができかつ内部の回路を自由に設計可能
な暗号解読回路1と、この暗号解読回路1が用いるキー
・ワード回路2と、暗号解読回路1とキー・ワード回路
2とを含むマイクロコンピュータ本体3と、マイクロコ
ンピュータ本体3が動作するための命令およびデータを
格納する外部記憶装置4と、外部記憶装置4のどの部分
のデータを読み込むかをマイクロコンピュータ本体3が
指定するための16ビットのバス幅を持つアドレス・バ
ス5と、外部記憶装置4のデータをマイクロコンピュー
タ本体3内部に読み込み暗号解読回路1に入力するため
の8ビットの外部データ・バス6と、暗号解読回路1が
解読したデータをマイクロコンピュータ本体3の内部で
用いるための8ビットの内部データ・バス7と、外部記
憶装置4からデータを読み出すタイミングを指定する読
み出し信号8の線と、キー・ワード回路2と暗号解読回
路1とを接続する8ビットのデータ・バス9とを備えて
いる。
In FIG. 1, the microcomputer of the present embodiment is capable of taking in an arbitrary internal signal of the microcomputer main body 3 and having an internal circuit freely designed, and the decrypting circuit 1. , A microcomputer main body 3 including the decryption circuit 1 and the key word circuit 2, an external storage device 4 for storing instructions and data for operating the microcomputer main body 3, and an external device. An address bus 5 having a bus width of 16 bits for the microcomputer body 3 to specify which part of the memory device 4 to read data, and data in the external storage device 4 is read into the microcomputer body 3 and decrypted. The 8-bit external data bus 6 for input to the circuit 1 and the data decrypted by the decryption circuit 1 An 8-bit internal data bus 7 for use inside the microcomputer body 3, a line of a read signal 8 for designating a timing of reading data from the external storage device 4, a key word circuit 2 and a decryption circuit 1. And an 8-bit data bus 9 for connecting the.

【0010】図1における暗号解読回路1は、本来第三
者によって自由に設計可能な回路であるが、本実施例で
は、アドレス・バス5の下位8ビットのデータとキー・
ワード回路の出力データから構成する。
The decryption circuit 1 in FIG. 1 is originally a circuit that can be freely designed by a third party, but in this embodiment, the lower 8 bits of data and the key
It is composed of the output data of the word circuit.

【0011】キー・ワード回路2は、8ビットの不揮発
性メモリで構成され、その内容は随時マイクロコンピュ
ータ本体3の外部より書き替え可能とする。また、本実
施例では、キー・ワード回路2の内容に16進数の3F
が格納されている物とする。
The key word circuit 2 is composed of an 8-bit non-volatile memory, and its contents can be rewritten from outside the microcomputer body 3 at any time. In the present embodiment, the contents of the key word circuit 2 are hexadecimal 3F.
Is stored.

【0012】次に図1中の暗号解読回路1について、図
2を用いてその詳細を説明する。
Next, details of the decryption circuit 1 in FIG. 1 will be described with reference to FIG.

【0013】図2においてアドレス・バス5,外部デー
タ・バス6,内部データ・バス7,データ読み出し信号
8は、図1と同じなので説明は省略する。
In FIG. 2, the address bus 5, the external data bus 6, the internal data bus 7, and the data read signal 8 are the same as those in FIG.

【0014】図2において、暗号解読回路1と、キー・
ワード回路2とが示されており、暗号解読回路1は、デ
ータ・バス8と外部データ・バス6との排他的論理和を
取りその値をデータ・バス12に出力する排他的論理和
回路10と、データ・バス12とアドレス・バス5との
排他的論理和を取りデータ・バス7にその値を出力する
排他的論理和回路11とを有する。
In FIG. 2, the decryption circuit 1 and the key
The word circuit 2 is shown, and the decryption circuit 1 takes the exclusive OR of the data bus 8 and the external data bus 6 and outputs the value to the data bus 12. And an exclusive OR circuit 11 that takes the exclusive OR of the data bus 12 and the address bus 5 and outputs the value to the data bus 7.

【0015】次に、本実施例のマイクロコンピュータの
動作につき、図面を用いて説明する。
Next, the operation of the microcomputer of this embodiment will be described with reference to the drawings.

【0016】図1において、マイクロコンピュータ本体
3が、外部記憶装置4から16進数で〔1234〕のア
ドレスに格納されている8ビットのデータを読み込む場
合を考える。また、この次に外部記憶装置4のアドレス
〔1234〕(16進数)には、16進数で〔75〕が
格納されているとする。
In FIG. 1, consider a case where the microcomputer main body 3 reads 8-bit data stored in the hexadecimal address [1234] from the external storage device 4. Next, it is assumed that the address [1234] (hexadecimal) of the external storage device 4 stores [75] in hexadecimal.

【0017】まず、マイクロコンピュータ本体3は、ア
ドレス・バス5に16進数で〔1234〕というアドレ
ス・データを出力し、この後マイクロコンピュータ本体
3は読み出し信号8を出力する。外部記憶装置4は、読
み出し信号8が入力されると、アドレス・バス5で指定
された領域のデータ〔75〕(16進数)を外部データ
・バス6に出力する。
First, the microcomputer main body 3 outputs address data [1234] in hexadecimal to the address bus 5, and then the microcomputer main body 3 outputs a read signal 8. When the read signal 8 is input, the external storage device 4 outputs the data [75] (hexadecimal) of the area designated by the address bus 5 to the external data bus 6.

【0018】暗号解読回路1は、外部データ・バス6と
アドレス・バス5の下位8ビットのデータとデータ・バ
ス9を経由して送られてくるキー・ワード回路2のデー
タの排他的論理和とを計算し、その値〔7E〕を内部デ
ータ・バス7に出力する。
The decryption circuit 1 carries out an exclusive OR of the data of the lower 8 bits of the external data bus 6 and the address bus 5 and the data of the key word circuit 2 sent via the data bus 9. And output the value [7E] to the internal data bus 7.

【0019】以上の説明から分かるように、外部記憶装
置4に格納するデータは、本来マイクロコンピュータ本
体3に必要とするデータに、外部記憶装置4に格納する
アドレスの下位8ビットと、キー・ワード回路2に格納
されている8ビットのデータの両方の排他的論理和を取
ったデータを格納しておけば良い事が分かる。
As can be seen from the above description, the data to be stored in the external storage device 4 includes the data originally required for the microcomputer main body 3, the lower 8 bits of the address to be stored in the external storage device 4, and the key word. It is understood that it is sufficient to store the data obtained by taking the exclusive OR of both the 8-bit data stored in the circuit 2.

【0020】この場合、外部記憶装置4に格納されるデ
ータは本来のデータとは異なるため、マイクロコンピュ
ータ設計者以外はそのデータを意味が分からなくなる。
In this case, since the data stored in the external storage device 4 is different from the original data, nobody other than the microcomputer designer can understand the data.

【0021】[0021]

【発明の効果】以上の説明で明らかな如く、本発明のマ
イクロコンピュータによれば、第三者に外部記憶装置に
格納されているデータが読まれないという効果を得る事
ができる。
As is apparent from the above description, according to the microcomputer of the present invention, it is possible to obtain the effect that the data stored in the external storage device cannot be read by a third party.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のマイクロコンピュータのブ
ロック図である。
FIG. 1 is a block diagram of a microcomputer according to an embodiment of the present invention.

【図2】本発明の一実施例のマイクロコンピュータに含
まれる暗号解読装置の詳細を示すブロック図である。
FIG. 2 is a block diagram showing details of a decryption device included in a microcomputer according to an embodiment of the present invention.

【図3】従来例としてのマイクロコンピュータのブロッ
ク図である。
FIG. 3 is a block diagram of a microcomputer as a conventional example.

【符号の説明】[Explanation of symbols]

1 暗号解読回路 2 キー・ワード回路 3 マイクロコンピュータ 4 外線記憶装置 5 アドレス・バス 6 外部データ・バス 7 内部データ・バス 8 データ読み出し信号 10,11 排他的論理和回路 12,13 データ・バス 1 Decryption Circuit 2 Key Word Circuit 3 Microcomputer 4 External Storage Device 5 Address Bus 6 External Data Bus 7 Internal Data Bus 8 Data Read Signal 10, 11 Exclusive-OR Circuit 12, 13 Data Bus

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マイクロコンピュータ本体と外部記憶装
置とをデータ・バスで接続したマイクロコンピュータに
おいて、前記外部記憶装置と前記マイクロコンピュータ
本体との間に、暗号解読回路とキー・ワード回路とを有
し、前記暗号解読回路と前記キー・ワード回路とを前記
マイクロコンピュータ本体の内部に取り込んだ事を特徴
とするマイクロコンピュータ。
1. A microcomputer in which a microcomputer main body and an external storage device are connected by a data bus, and a decryption circuit and a key word circuit are provided between the external storage device and the microcomputer main body. A microcomputer characterized in that the encryption / decryption circuit and the key / word circuit are incorporated in the microcomputer body.
JP4014872A 1992-01-30 1992-01-30 Microcomputer Withdrawn JPH05204765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014872A JPH05204765A (en) 1992-01-30 1992-01-30 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014872A JPH05204765A (en) 1992-01-30 1992-01-30 Microcomputer

Publications (1)

Publication Number Publication Date
JPH05204765A true JPH05204765A (en) 1993-08-13

Family

ID=11873112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014872A Withdrawn JPH05204765A (en) 1992-01-30 1992-01-30 Microcomputer

Country Status (1)

Country Link
JP (1) JPH05204765A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293845A (en) * 1987-05-27 1988-11-30 Hitachi Ltd Apparatus for inspecting semiconductor element
JPS6438566U (en) * 1987-09-02 1989-03-08
JPH03202780A (en) * 1989-12-29 1991-09-04 Shinko Electric Ind Co Ltd Contact probe for substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293845A (en) * 1987-05-27 1988-11-30 Hitachi Ltd Apparatus for inspecting semiconductor element
JPS6438566U (en) * 1987-09-02 1989-03-08
JPH03202780A (en) * 1989-12-29 1991-09-04 Shinko Electric Ind Co Ltd Contact probe for substrate

Similar Documents

Publication Publication Date Title
US5825878A (en) Secure memory management unit for microprocessor
US6910094B1 (en) Secure memory management unit which uses multiple cryptographic algorithms
US4523271A (en) Software protection method and apparatus
US7783898B2 (en) Encryption/decryption of stored data using non-accessible, unique encryption key
US4764959A (en) Single-chip microcomputer with encryptable function on program memory
US5131091A (en) Memory card including copy protection
KR910020560A (en) Method and apparatus for encrypting address information stream used to protect program code
KR940022267A (en) Data storage
US20020095382A1 (en) Content decryption device
JP2005216027A (en) Encryption device, encryption system therewith, decryption device and semiconductor system therewith
JPH1185507A (en) Central processor and microcomputer system
JPH05204765A (en) Microcomputer
JP2008140104A (en) Memory system and memory access method
JPH07219852A (en) Semiconductor memory device
JPH10143441A (en) Semiconductor device provided with secrecy holding function code processing method and storage medium storing software therefor
JPH01253051A (en) Information protecting method
JP2006254099A (en) Microprocessor
JP2624249B2 (en) Processor with imitation prevention function
JPH0547875B2 (en)
JPH02112082A (en) Microprocessor and ic card to use same
JPH06195268A (en) Ic memory card and method/device for protecting data
JPH03263147A (en) Semiconductor integrated circuit device
JPS61273799A (en) One-chip microcomputer
JPH01270191A (en) Memory card
JP2011175464A (en) Apparatus and method for processing information

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408