JPH0547875B2 - - Google Patents

Info

Publication number
JPH0547875B2
JPH0547875B2 JP61259766A JP25976686A JPH0547875B2 JP H0547875 B2 JPH0547875 B2 JP H0547875B2 JP 61259766 A JP61259766 A JP 61259766A JP 25976686 A JP25976686 A JP 25976686A JP H0547875 B2 JPH0547875 B2 JP H0547875B2
Authority
JP
Japan
Prior art keywords
data
cpu
card
encryption
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61259766A
Other languages
Japanese (ja)
Other versions
JPS63113729A (en
Inventor
Masashi Takahashi
Giichi Yorimoto
Shoichi Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP61259766A priority Critical patent/JPS63113729A/en
Publication of JPS63113729A publication Critical patent/JPS63113729A/en
Publication of JPH0547875B2 publication Critical patent/JPH0547875B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はICカードに関する。[Detailed description of the invention] (Industrial application field) This invention relates to an IC card.

(従来の技術) 近年、ICカードを使つた情報処理システム
(以下、ICカードシステムと記す)が開発されて
いる。ここで、ICカードとは、周知の如く、合
成樹脂等からなるカードにマイクロプロセツサや
メモリ等の半導体集積回路を埋設してなるもので
ある。
(Prior Art) In recent years, information processing systems using IC cards (hereinafter referred to as IC card systems) have been developed. As is well known, an IC card is a card made of synthetic resin or the like in which a semiconductor integrated circuit such as a microprocessor or memory is embedded.

ICカードは、磁気カードに比べ、記憶容量、
情報処理能力の面で優れているため、今後、磁気
カードに代つて種々の情報処理に適用されること
が予想される。
IC cards have a lower storage capacity than magnetic cards.
Because they have excellent information processing capabilities, they are expected to be used in various information processing applications in place of magnetic cards in the future.

ところで、ICカードを使つた情報処理が高い
機密保護を要求される場合、通常の情報処理と同
様、使用権の制限やデータの暗号化を図る必要が
ある。
By the way, when information processing using an IC card requires a high degree of confidentiality, it is necessary to restrict usage rights and encrypt data, just as in normal information processing.

ICカードに暗号化・復号化機能を設定する場
合、従来は、第14図に示すように暗号化・復号
化テーブルをCPUの制御プログラム中にデータ
文として内蔵する構成をとつていた。
Conventionally, when setting encryption/decryption functions to an IC card, an encryption/decryption table is built into the CPU control program as a data statement as shown in FIG. 14.

しかし、ICカードに於いては、物理的にメモ
リの容量に制限があるため、上記の如く、暗号
化・復号化テーブルをもつことにより、その分だ
けユーザの使用可能なエリアが減少するという大
きな問題や解説を困難にするのに充分なサイズの
テーブルを設定することが困難であるといつた問
題が生じていた。
However, since there is a physical limit to the memory capacity of IC cards, having an encryption/decryption table as described above reduces the usable area for the user. Problems arose where it was difficult to set up tables of sufficient size to complicate the problems and explanations.

なお、後者の問題については、暗号化方法とし
て公開鍵暗号系であるRSA法、対称鍵方式であ
るDES法を用いれば解決することができるが、
このような方法は、ICカードに使われる現在の
CPUの処理能力及びサポートするRAM容量を考
えた場合、実現性が極めて低いといわざるを得な
い。
The latter problem can be solved by using the RSA method, which is a public key cryptosystem, or the DES method, which is a symmetric key system, as an encryption method.
This method is currently used for IC cards.
Considering the processing power of the CPU and the supported RAM capacity, it must be said that the feasibility is extremely low.

(発明が解決しようとする問題点) この発明は上記の事情に対処すべくなされたも
ので、メモリ使用可能領域に影響を与えず。か
つ、RSA法やDES法等といつたCPUに負担をか
ける方法を採用することなく、解説を困難にする
のに充分なサイズの暗号化・復号化テーブルを設
定することができるICカードを提供することを
目的とする。
(Problems to be Solved by the Invention) This invention was made to deal with the above-mentioned circumstances, and does not affect the usable memory area. In addition, we provide an IC card that can set an encryption/decryption table large enough to make explanation difficult, without using methods that place a burden on the CPU, such as the RSA method or DES method. The purpose is to

(問題点を解決するための手段) 上記目的を達成するためにこの発明は、例え
ば、CPUの処理プログラムそのものを暗号化・
復号化テーブルとして利用するようにしたもので
ある。
(Means for solving the problem) In order to achieve the above object, the present invention, for example, encrypts and encrypts the processing program of the CPU itself.
It is designed to be used as a decoding table.

(作用) 上記のようにCPUプログラムそのものを暗号
化・復号化テーブルとして利用する構成によれ
ば、必要であれば、プログラムメモリの全記憶領
域に渡つてテーブルを設定することができるの
で、充分なサイズのテーブルを得ることができ
る。
(Function) According to the configuration in which the CPU program itself is used as an encryption/decryption table as described above, if necessary, the table can be set over the entire storage area of the program memory, so there is sufficient data. You can get a table of any size.

(実施例) 以下、図面を参照してこの発明の一実施例を詳
細に説明する。
(Embodiment) Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図は一実施例のICカードを使つたICカー
ドシステムを示すブロツク図である。図に於い
て、10はICカードであり、20はこのICカー
ド10とホストコンピユータ(図示せず)とのイ
ンターフエースを成すリーダ・ライタである。
FIG. 1 is a block diagram showing an IC card system using an IC card according to one embodiment. In the figure, 10 is an IC card, and 20 is a reader/writer that forms an interface between this IC card 10 and a host computer (not shown).

ICカード10に於いて、11はリーダ・ライ
タ20との間で情報処理を行なうCPUである。
12は、CPU11の処理結果の一時格納するデ
ータバツフアである。13はCPU11のプログ
ラムを格納するプログラムメモリである。14は
データメモリ、15はI/Oポート、16はアド
レスデータバスである。
In the IC card 10, 11 is a CPU that performs information processing with the reader/writer 20.
12 is a data buffer for temporarily storing processing results of the CPU 11; 13 is a program memory that stores programs for the CPU 11; 14 is a data memory, 15 is an I/O port, and 16 is an address data bus.

同様に、リーダ・ライタ20に於いて、21は
CPU、22はデータバツフア、23はプログラ
ムメモリ、24はデータメモリ、25,26は
I/Oポート、27はアドレスデータバスであ
る。
Similarly, in the reader/writer 20, 21 is
22 is a data buffer, 23 is a program memory, 24 is a data memory, 25 and 26 are I/O ports, and 27 is an address data bus.

上記CPU11は、プログラムメモリ13に格
納されているCPU11のプログラムを暗号化・
復号化テーブルとして、リーダ・ライタ20へ伝
送する暗号文を作るとともに、リーダ・ライタ2
0から送られてきた暗号文を復号する。
The CPU 11 encrypts and encrypts the CPU 11 program stored in the program memory 13.
As a decryption table, a ciphertext is created to be transmitted to the reader/writer 20, and the reader/writer 2
Decrypt the ciphertext sent from 0.

なお、リーダ・ライタ20は、ICカード10
から送られてきた暗号文を復号したり、ICカー
ド10に送る暗号文を作るために、データメモリ
24に、ICカード10のCPU11のプログラム
を暗号化・復号化テーブルとして格納している。
Note that the reader/writer 20 is an IC card 10.
A program for the CPU 11 of the IC card 10 is stored in the data memory 24 as an encryption/decryption table in order to decrypt the cipher text sent from the IC card 10 or to create a cipher text sent to the IC card 10.

ここで、第2図のフローチヤートを参照しなが
ら、ICカード10の暗号化処理の一実施例を詳
細に説明する。
Here, one embodiment of the encryption process for the IC card 10 will be described in detail with reference to the flowchart shown in FIG.

第2図のステツプS1では、CPU11はデー
タメモリ14からそのICカード固有のパラメー
タXiを読み出し、保持する。なお、この固有パ
ラメータXiとしては、例えば暗証番号を挙げる
ことができる。
In step S1 of FIG. 2, the CPU 11 reads parameters Xi specific to the IC card from the data memory 14 and holds them. Note that this unique parameter Xi may be, for example, a password.

次のステツプS2では、CPU11は乱数RND
を取り込み、保持する。この乱数RNDとしては、
例えば、その日の日付を利用することができる。
In the next step S2, the CPU 11 uses the random number RND.
capture and retain. As this random number RND,
For example, the date of the current day can be used.

次のステツプS3では、CPU11は固有パラメ
ータXiと乱数RNDから公開鍵Kpを生成する。こ
の公開鍵Kpもデータバツフア12の所定のアド
レスに書き込まれる。この場合の生成開数は、逆
変換可能な関数であることが必要である。このよ
うな関数としては、例えば、次式(1)に示すような
論理和関数を用いることができる。
In the next step S3, the CPU 11 generates a public key Kp from the unique parameter Xi and the random number RND. This public key Kp is also written to a predetermined address in the data buffer 12. The generated numerical arithmetic number in this case needs to be a function that can be inversely transformed. As such a function, for example, a logical sum function as shown in the following equation (1) can be used.

Kp=Xi EXOR RND ……(1) 次のステツプS4では、CPU11は乱数RNDを
プログラムメモリ13の読出しアドレスADRに
変換する。この変換は、例えば、次式(2)に従つて
なされる。
Kp=Xi EXOR RND (1) In the next step S4, the CPU 11 converts the random number RND into the read address ADR of the program memory 13. This conversion is performed, for example, according to the following equation (2).

ADR=(RND×2)mod256 ……(2) この式(2)は、プログラムメモリ13の0番地か
ら255番地に書込まれているデータ列を暗号化・
復号化テーブルとして利用する例を示す。
ADR=(RND×2)mod256...(2) This formula (2) encrypts and encrypts the data string written from address 0 to address 255 of the program memory 13.
An example of using it as a decoding table is shown below.

ステツプS5では、CPU11はA1を書込み開
始アドレスとして、出力すべき平文P(データ長
LNG)を、データバツフア12に書き込む。
In step S5, the CPU 11 uses A1 as the write start address and selects the plaintext P (data length) to be output.
LNG) is written to the data buffer 12.

次のステツプS6では、CPU11は、オフセツ
トアドレスOFSTをOに設定する。
In the next step S6, the CPU 11 sets the offset address OFST to O.

次のステツプS7では、CPU11は、データバツ
フア12上のアドレス(A1+OFST)から1バ
イト分の平文Pを読み出す。また、CPU11は
プログラムメモリ13上のアドレスADRからデ
ータTを読み出す。そして、このデータTを使つ
て上記平文Pを暗号化する。これにより、平文P
1がバイト分暗号化されたことになる。
In the next step S7, the CPU 11 reads 1 byte of plaintext P from the address (A1+OFST) on the data buffer 12. Further, the CPU 11 reads data T from address ADR on the program memory 13. Then, this data T is used to encrypt the plain text P. As a result, plaintext P
This means that bytes of 1 have been encrypted.

上記暗号化も、逆変換可能な関数に従てなされ
る。その一例を次式(3)に示す。
The above encryption is also performed according to an inversely transformable function. An example thereof is shown in the following equation (3).

E=P EXOR T ……(3) ここで、Eは暗号文である。 E=P EXOR T……(3) Here, E is a ciphertext.

次のステツプS8では、CSU11は暗号文Eと
公開鍵Kpをリーダ・ライタ20に伝送する。
In the next step S8, the CSU 11 transmits the ciphertext E and the public key Kp to the reader/writer 20.

次のステツプS9では、CPU11は、オフセツ
トアドレスOFSTを1インクリメントする。
In the next step S9, the CPU 11 increments the offset address OFST by one.

次のステツプS10では、CPU11は平文Pのデ
ータ長LENからオフセツトアドレスOFTを引く。
In the next step S10, the CPU 11 subtracts the offset address OFT from the data length LEN of the plaintext P.

次のステツプS11では、CSU11は、ステツプ
S10の減算結果SがOか否かを判定し、Oでない
ならば、ステツプS7に戻り、次のバイトを暗号
化する。減算結果SがOならば、平文Pの全バイ
ト暗号化されたことになるから、暗号化処理を終
了する。なお、この暗号化処理に於いては、デー
タバツフア12の読出しアドレスは、オフセツト
アドレスのインクリメントによつて更新され、プ
ログラムメモリ13の読出しアドレスは詳細は後
述するが、ADRを始点として所定の規則に従つ
て更新されるようになつている。
In the next step S11, the CSU11
It is determined whether the subtraction result S in S10 is O or not, and if it is not O, the process returns to step S7 and the next byte is encrypted. If the subtraction result S is O, it means that all bytes of the plain text P have been encrypted, and the encryption process is ended. In this encryption process, the read address of the data buffer 12 is updated by incrementing the offset address, and the read address of the program memory 13 is updated according to a predetermined rule starting from ADR, although the details will be described later. Therefore, it is being updated.

第3図は上記暗号化を行なうためのCPU11
のロジツクを示すものである。図に於いて、11
1は、固有パラメータXiと乱数RNDから先の式
(1)に従つて、公開鍵Kpを生成する公開鍵生成ロ
ジツクである。112は、先の式(2)に従つて、乱
数RNDをプログラムメモリ13の読出しアドレ
スADRに変換する乱数/アドレス変換ロジツク
である。113は、読出しアドレスADRに従つ
て暗号化・復号化テーブルからデータを読み出
し、平文Pを暗号化する暗号化ロジツクである。
Figure 3 shows the CPU 11 for performing the above encryption.
It shows the logic of In the figure, 11
1 is the formula from the unique parameter Xi and the random number RND
This is a public key generation logic that generates a public key Kp according to (1). 112 is a random number/address conversion logic that converts the random number RND into the read address ADR of the program memory 13 according to the above equation (2). 113 is an encryption logic that reads data from the encryption/decryption table according to the read address ADR and encrypts the plain text P.

なお、リーダ・ライタ20に伝送される送信文
Xは、ヘツダ部に公開鍵Kpを備え、データ部に
暗号文を備えた構成になつている。
Note that the transmitted text X transmitted to the reader/writer 20 has a structure in which the header section includes a public key Kp and the data section includes a ciphertext.

ICカード10の暗号化処理は上記の如くなさ
れるものである。この処理によつて得られた暗号
文は、リーダ・ライタ20のCPU21によつて、
データメモリ24に格納された暗号化・復号化テ
ーブルに従つて復号される。この復号処理は、リ
ーダ・ライタ20からICカード10に送られて
きた暗号文をICカード10が復号する処理とほ
とんどじである。したがつて、以下の説明では、
復号処理をICカード10側で説明する。
The encryption process for the IC card 10 is performed as described above. The ciphertext obtained through this process is processed by the CPU 21 of the reader/writer 20.
The data is decrypted according to the encryption/decryption table stored in the data memory 24. This decryption process is almost the same as the process in which the IC card 10 decrypts the cipher text sent from the reader/writer 20 to the IC card 10. Therefore, in the following explanation,
The decryption process will be explained on the IC card 10 side.

第4図は、ICカード10側の復号処理を示す
フローチヤートである。リーダ・ライタ20から
送られてきた送信文Xは、データバツフア12の
所定の領域に格納されている。第4図のステツプ
S1では、CPU11は、この領域のうち公開鍵Kp
が格納されているアドレスからこの公開鍵Kpを
読み出し、保持する。
FIG. 4 is a flowchart showing the decoding process on the IC card 10 side. The transmitted text X sent from the reader/writer 20 is stored in a predetermined area of the data buffer 12. Steps in Figure 4
In S1, the CPU 11 stores the public key Kp in this area.
Read this public key Kp from the address where it is stored and hold it.

次のステツプS2では、CPU11は、データメ
モリ13か固有パラメータXiを読み出し、保持
する。
In the next step S2, the CPU 11 reads the unique parameters Xi from the data memory 13 and holds them.

次のステツプS3では、CPU11は、ステツプ
S1で読み出した公開鍵KpとステツプS2で読み
出した固有パラメータXiから次式(4)に従つて乱
数RNDを求める。
In the next step S3, the CPU 11 calculates a random number RND from the public key Kp read out in step S1 and the unique parameter Xi read out in step S2 according to the following equation (4).

RND=Kp EXOR Xi ……(4) 次のステツプS4では、CPU11は、先の式(2)
に従つて、乱数RNDをプログラムメモリ13の
読出しアドレスADRに変換する。
RND=Kp EXOR Xi...(4) In the next step S4, the CPU 11 uses the equation (2)
Accordingly, the random number RND is converted into a read address ADR of the program memory 13.

次のステツプS5では、CPU11は、オフセツ
トアドレスOFSTをOに設定する。
In the next step S5, the CPU 11 sets the offset address OFST to O.

次のステツプS5では、CPU11は、プログラ
ムメモリ13上のアドレス(ADR+OFST)か
らデータTを読み出す。
In the next step S5, the CPU 11 reads data T from the address (ADR+OFST) on the program memory 13.

次のステツプS7では、CPU11は、データバ
ツフア12のアドレス(A2+OFST)から1バ
イト分の暗号文Eを読み出し、この暗号文Eとス
テツプS6で読み出したデータTを使つて、次式
(5)に従い平文Pを出する。
In the next step S7, the CPU 11 reads out 1 byte of ciphertext E from the address (A2+OFST) of the data buffer 12, and uses this ciphertext E and the data T read out in step S6 to calculate the following equation.
Output plaintext P according to (5).

P=E EXOR T ……(5) なお、上記A2は、送信文X格納されているデ
ータバツフア12に於いて、暗号文Eの先頭バイ
トが格納されているアドレスを示す。
P=E EXOR T (5) Note that A2 above indicates the address where the first byte of the encrypted text E is stored in the data buffer 12 where the transmitted text X is stored.

次のステツプS8では、CPU11は、データバ
ツフア12上のアドレス(A2+OFST)にステ
ツプS7で求めた1バイト分の平文Pを書き込む。
In the next step S8, the CPU 11 writes the 1-byte plaintext P obtained in step S7 to the address (A2+OFST) on the data buffer 12.

次のステツプS9では、CPU11は、オフセツ
トアドレスOFSTを1インクリメントする。
In the next step S9, the CPU 11 increments the offset address OFST by one.

次のステツプS10では、CPU11は、ステツプ
S7に於いて、データバツフア12から読み出さ
れたデータがエンドオブテキスト(ETX)か否
かを判定し、エンドオブテキスト(ETX)でな
ければ、ステツプS6に戻り、暗号文Eの次のバ
イトを復号する。一方、エンドオブテキスト
(ETX)である場合は、全バイトの復号終了した
ことになるので、処理を終了させる。
In the next step S10, the CPU 11
In S7, it is determined whether the data read from the data buffer 12 is end-of-text (ETX), and if it is not end-of-text (ETX), the process returns to step S6 and the next byte of ciphertext E is decrypted. . On the other hand, if it is end-of-text (ETX), this means that all bytes have been decoded, so the process is terminated.

第5図は復号化のためのCPU11のロジロク
を示すブブロツク図である。図に於いて、114
は公開鍵Kpと固有パラメータXiから先の式(4)に
従つて乱数RNDを生成する乱数生成ロジツクで
ある。また、115は暗号文Eを復号し、平文P
を得る復号化ロジツクである。
FIG. 5 is a block diagram showing the logic of the CPU 11 for decoding. In the figure, 114
is a random number generation logic that generates a random number RND from the public key Kp and the unique parameter Xi according to equation (4) above. In addition, 115 decrypts the ciphertext E and the plaintext P
This is the decoding logic to obtain.

第6図は、例えば、ICカード10が送信側で
ある場合のICカード10の暗号処理とリーダ・
ライタ20の復号処理を示すものである。また、
第第7図はプログラムメモリ1のデータを模式的
に示すものである。第7図には、16Kビツトのプ
ログラムメモリを示す。
FIG. 6 shows, for example, the cryptographic processing of the IC card 10 when the IC card 10 is the transmitter and the reader/writer.
It shows the decoding process of the writer 20. Also,
FIG. 7 schematically shows data in the program memory 1. FIG. 7 shows a 16K bit program memory.

なお、第6図の例では、乱数RNDが16進で6D
(H)であるから、先の式(2)によればプログラムメモ
リ13の読出しアドレスADRはDA(H)となる。
In the example shown in Figure 6, the random number RND is 6D in hexadecimal.
(H), so according to the above equation (2), the read address ADR of the program memory 13 becomes DA(H).

以上述べたようにこの実施例は、CPU11の
プログラムそのものを暗号化・復号化テーブルと
して利用するようにしたものである(第8図参
照)。このような構成によれば、必要であれば、
プログラムメモリ13の全記憶領域に渡つて暗号
化・復号化テーブルを設定することができるの
で、解説を困難にするのに充分なサイズのテーブ
ルを得ることができる。なお、第8図はこの実施
例のプログラムメモリ13の格納データを先に説
明した第14図に合わせて示すものである。
As described above, in this embodiment, the program itself of the CPU 11 is used as an encryption/decryption table (see FIG. 8). According to such a configuration, if necessary,
Since the encryption/decryption table can be set over the entire storage area of the program memory 13, it is possible to obtain a table of sufficient size to make explanation difficult. Incidentally, FIG. 8 shows the data stored in the program memory 13 of this embodiment in conjunction with FIG. 14 described above.

ところで、先の第4図ではプログラムメモリ1
3から平文Pのデータ長LEN分のデータTを読
み出すのに、先頭読出しアドレスADRから順次
隣りのアドレスを読んでいく場合を示したが、例
えば、第9図乃至第11図に示すように読み出し
てもよい。第9図に示すものは、等差数別(等差
4)に従つて読出しアドレスを更新するようにし
たものである。第10図に示すものは、2nなる等
比数列に従つて読出しアドレスを更新するように
したものである。第11図に示すものは、次式(6)
で示される乱数系列によつて読出しアドレスを更
新するものである。
By the way, in Figure 4 above, program memory 1
3 to read the data T corresponding to the data length LEN of the plaintext P by sequentially reading adjacent addresses from the first read address ADR. For example, as shown in FIGS. It's okay. In the example shown in FIG. 9, the read address is updated according to the arithmetic number (arithmetic difference 4). In the example shown in FIG. 10, the read address is updated according to a geometric progression of 2n . What is shown in Figure 11 is the following formula (6)
The read address is updated using a random number series shown by .

T1=T+Fi(RND×10)+1 ……(6) このようにすれば、プログラムの秘密保持を高
めることができる。
T1=T+Fi(RND×10)+1 (6) By doing this, the confidentiality of the program can be improved.

また、先の実施例では、プログラムから読み出
したデータTと平文Pとの排他論理和を取ること
により暗号文Eを作る場合を説明したが、例え
ば、第12図に示すように、平文PにデータTを
加算する8ビツト演算処理を利用したり、第13
図に示すように、平文Pに於いて、データTの
“1”なるビツトに相当するビツトを反転するビ
ツト転置処理を用いるようにしてもよいことは勿
論である。
Furthermore, in the previous embodiment, the case where the ciphertext E is created by taking the exclusive OR of the data T read from the program and the plaintext P was explained, but for example, as shown in FIG. Using 8-bit arithmetic processing to add data T,
As shown in the figure, it is of course possible to use a bit transposition process in which the bit corresponding to the "1" bit of the data T is inverted in the plain text P.

さらに、先の実施例では、リーダ・ライタ20
に伝送する情報にプログラムメモリから読み出し
データTを使つて所定の処理を施して暗号文Eを
作る場合を説明したが、これに限らず、例えばプ
ログラムメモリから読み出したデータをそのまま
暗号文Eとして伝送するようにしてもよいことは
勿論である。
Furthermore, in the previous embodiment, the reader/writer 20
Although we have explained the case where the ciphertext E is created by applying a predetermined process to the information to be transmitted using the data T read from the program memory, the present invention is not limited to this, and for example, the data read from the program memory may be transmitted as it is as the ciphertext E. Of course, it is also possible to do so.

[効果] 以上述べたようにこの発明によれば、メモリ使
用可能領域を減少させず、しかも、RAS法や
DES法等といつたCPUに負担をかける方法を採
用することなく、解説を困難にするのに充分なサ
イズの暗号化・復号化テーブルを設定することが
できるICカードを提供することができる。
[Effect] As described above, according to the present invention, the usable memory area does not decrease, and moreover, the RAS method and
It is possible to provide an IC card that can set an encryption/decryption table large enough to make explanation difficult, without adopting a method that places a burden on the CPU, such as the DES method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例の構成を説明する
ために示すICカードシステムの構成ロツク図、
第2図乃至第8図は一実施例の構成及び動作を説
明するための図、第9図乃至第13図はそれぞれ
この発明の異なる実施例の要部を説明するために
示す図、第14図は従来の構成を説明するために
示す図である。 10……ICカード、11……CPU、12……
データバツフア、13……プログラムメモリ、1
4……データメモリ、15……I/Oポート。
FIG. 1 is a block diagram of the structure of an IC card system shown to explain the structure of an embodiment of the present invention.
FIGS. 2 to 8 are diagrams for explaining the configuration and operation of one embodiment, FIGS. 9 to 13 are diagrams for explaining main parts of different embodiments of the present invention, and FIG. The figure is a diagram shown to explain a conventional configuration. 10...IC card, 11...CPU, 12...
Data buffer, 13...Program memory, 1
4...Data memory, 15...I/O port.

Claims (1)

【特許請求の範囲】 1 マイクロプロセツサやメモリ等の半導体集積
回路を有し、入出力データを暗号化もしくは復号
化すICカードにおいて、 情報処理を実行するために前記メモリに格納さ
れている情報処理用プログラム自体をデータの暗
号化・復号化するための暗号鍵・復号鍵となるデ
ータである暗号化・復号化データとし、前記暗号
化・復号化テーブルの暗号鍵・復号鍵に基づき外
部装置へ伝送するための暗号文を作成するととも
に、外部装置から伝送されてきた暗号文を復号す
るように構成したことを特徴とするICカード。
[Scope of Claims] 1. In an IC card that includes a semiconductor integrated circuit such as a microprocessor or memory and encrypts or decrypts input/output data, an information processing device stored in the memory to execute information processing. The program itself is used as encryption/decryption data, which is data that serves as an encryption key/decryption key for encrypting/decrypting data, and is sent to an external device based on the encryption/decryption key in the encryption/decryption table. An IC card characterized by being configured to create ciphertext for transmission and to decrypt ciphertext transmitted from an external device.
JP61259766A 1986-10-31 1986-10-31 Ic card Granted JPS63113729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61259766A JPS63113729A (en) 1986-10-31 1986-10-31 Ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61259766A JPS63113729A (en) 1986-10-31 1986-10-31 Ic card

Publications (2)

Publication Number Publication Date
JPS63113729A JPS63113729A (en) 1988-05-18
JPH0547875B2 true JPH0547875B2 (en) 1993-07-19

Family

ID=17338665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61259766A Granted JPS63113729A (en) 1986-10-31 1986-10-31 Ic card

Country Status (1)

Country Link
JP (1) JPS63113729A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102912076A (en) * 2012-11-08 2013-02-06 攀钢集团研究院有限公司 Method for preventing dry process dust removal pipeline of vanadium extraction converter from scaling

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111504A (en) * 1990-08-17 1992-05-05 General Instrument Corporation Information processing apparatus with replaceable security element
WO2007099717A1 (en) * 2006-03-01 2007-09-07 Bellwood International, Inc. Data processing system, and portable memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084686A (en) * 1983-10-17 1985-05-14 Toshiba Corp Recording system of information recording medium

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084686A (en) * 1983-10-17 1985-05-14 Toshiba Corp Recording system of information recording medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102912076A (en) * 2012-11-08 2013-02-06 攀钢集团研究院有限公司 Method for preventing dry process dust removal pipeline of vanadium extraction converter from scaling

Also Published As

Publication number Publication date
JPS63113729A (en) 1988-05-18

Similar Documents

Publication Publication Date Title
US6021201A (en) Method and apparatus for integrated ciphering and hashing
CN106599735B (en) Data protection device, method and storage controller
US7657754B2 (en) Methods and apparatus for the secure handling of data in a microcontroller
US6393564B1 (en) Decrypting device
US6691921B2 (en) Information processing device
CN110490008B (en) Security device and security chip
JP2003198534A (en) Apparatus for encrypting data and method thereof
WO2000057290A1 (en) Information processor
RU97105403A (en) TRANSFERRING A LICENSE TO A SOFTWARE FOR THE HARDWARE ITEM
US8015416B2 (en) Memory information protection system and methods
WO2006054380A1 (en) Memory information protecting system, semiconductor memory, and method for protecting memory information
CN111488630A (en) Storage device capable of configuring safe storage area and operation method thereof
WO2006033347A1 (en) Confidential information processing method, confidential information processing device, and content data reproducing device
JP2000113587A (en) Recording device and its method, decryption device and its method, provision medium as well as information recording medium
JP5964460B2 (en) Data encryption storage system
JPS63211045A (en) Portable electronic equipment
JPH0547875B2 (en)
CN213876729U (en) Random cache secret circuit of SSD main control chip
CN113158203A (en) SOC chip, circuit and external data reading and writing method of SOC chip
JP2004199689A (en) Secure media card operation over unsecured pci bus
CN111566987B (en) Data processing method, circuit, terminal device and storage medium
JPH10143441A (en) Semiconductor device provided with secrecy holding function code processing method and storage medium storing software therefor
JPH0375983A (en) Card utilizing system
JPS63211049A (en) Portable electronic equipment
US20200204339A1 (en) Portable electronic device and ic module