JPH0520387A - Circuit design supporting system - Google Patents
Circuit design supporting systemInfo
- Publication number
- JPH0520387A JPH0520387A JP3175094A JP17509491A JPH0520387A JP H0520387 A JPH0520387 A JP H0520387A JP 3175094 A JP3175094 A JP 3175094A JP 17509491 A JP17509491 A JP 17509491A JP H0520387 A JPH0520387 A JP H0520387A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- design
- inspection
- check
- inspectability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は論理回路設計を行うため
の回路設計支援装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit design support device for designing a logic circuit.
【0002】[0002]
【従来の技術】近年半導体技術の進歩にともない、論理
回路の大規模化、複雑化が進み、その設計には多大な工
数と時間が必要とされるようになった。一般に、比較的
小、中規模な回路に対しては、自動論理合成によって設
計されるようになりつつある。しかし、大規模な回路、
特にマイクロプロセッサのような高い集積度と高速動作
を要求される回路に対しては、回路設計者が、計算機を
利用した設計支援装置を用いて、一部または大部分を手
作業で設計しているのが現状である(例えば、情報処理
学会研究報告89−DA−47,47−3−1)。2. Description of the Related Art In recent years, with the progress of semiconductor technology, the scale and complexity of logic circuits have advanced, and a great deal of man-hours and time are required for the design thereof. Generally, relatively small and medium scale circuits are being designed by automatic logic synthesis. But a large circuit,
In particular, for circuits such as microprocessors that require high integration and high-speed operation, the circuit designer uses a computer-aided design support device to design some or most of them manually. It is the present situation (for example, IPSJ Research Report 89-DA-47, 47-3-1).
【0003】また、この問題にともなって、製品の信頼
性を確保するための検査およびその検査入力生成に要す
る費用も増大し、困難なものとなってきている。検査及
び検査入力生成を容易に行うために、一部の回路変更あ
るいは付加を行って検査容易化設計がなされる。Further, with this problem, the cost required for the inspection for ensuring the reliability of the product and the generation of the inspection input is also increasing and becoming difficult. In order to easily perform inspection and inspection input generation, some circuits are changed or added to make the inspection easy.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、自動論
理合成システムを用いずに人手で設計すれば集積度が高
く高速な回路を実現できる反面、製品検査に対する考慮
がなされていないために、その回路に対する検査及び検
査入力生成が困難なものになる。またこの場合、設計者
が制約ぎりぎりの設計を行うために、設計後に検査を容
易にするための単純な回路付加あるいは変更では、回路
面積や遅延などの仕様を満足できないため、設計後の検
査容易化も困難となっている。However, if a high-integration and high-speed circuit can be realized by manually designing without using the automatic logic synthesis system, on the other hand, since no consideration is given to product inspection, that circuit is not considered. Inspection and inspection input generation become difficult. Also, in this case, since the designer performs design with only the limit, simple circuit addition or modification to facilitate inspection after design cannot satisfy the specifications such as circuit area and delay. It is difficult to make it.
【0005】本発明は、上述の課題を解決するものであ
り、設計中の回路に対して可検査性の評価を行い、設計
者自らが検査容易化のための設計を行うことのできる対
話型の回路設計支援装置を提供することを目的とする。The present invention is to solve the above-mentioned problems and is an interactive type in which the inspectability of a circuit under design can be evaluated and the designer himself / herself can design for facilitating the inspection. It is an object of the present invention to provide a circuit design support device.
【0006】[0006]
【課題を解決するための手段】本発明の回路設計支援装
置は、設計に必要な回路の構成要素となる基本素子の持
つ情報として可検査性尺度を付加し、その尺度を基に設
計中の回路の可検査性を評価し、その評価結果を基に検
査困難部を明らかにする機能を備えたものである。A circuit design support apparatus according to the present invention adds a testability scale as information held by a basic element which is a constituent element of a circuit required for design, and based on the scale It has a function to evaluate the inspectability of the circuit and clarify the difficult-to-inspect part based on the evaluation result.
【0007】[0007]
【作用】本発明の回路設計支援装置は、本装置を使用し
て設計される回路の可検査性を、設計中に逐次的に評価
し、その評価結果を基に回路中の検査困難部を検出し、
使用者(設計者)にその部分を伝え、自動的あるいは使
用者によって検査容易化設計を行うことを支援するもの
である。また、その結果得られた回路は可検査性が高く
設計者が回路の可検査性を把握した回路になる。The circuit design support apparatus of the present invention sequentially evaluates the inspectability of the circuit designed by using this apparatus during designing, and based on the evaluation result, the inspection difficult part in the circuit is determined. Detect and
It is intended to inform the user (designer) of the part, and to support the inspection facilitation design automatically or by the user. In addition, the circuit obtained as a result has a high testability and becomes a circuit in which the designer understands the testability of the circuit.
【0008】[0008]
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1は本発明の一実施例における対
話型の論理回路設計支援装置である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows an interactive logic circuit design support device according to an embodiment of the present invention.
【0009】図1に於て、処理装置11は使用者とのや
りとりを行うための入出力制御部16、その回路の接続
関係と論理機能、特性などの情報を処理する回路接続情
報処理部17、可検査性尺度を計算する可検査性尺度評
価部18、回路中の検査困難な部分を判定する検査困難
部判定部19より構成される。12は使用者(設計者)
と本装置処理部11との対話を行うためのグラフィック
ディスプレイとキーボード、マウス等から成る入出力装
置である。13は、使用者が論理回路設計を行うために
必要な基本素子(以下プリミティブと呼ぶ、例えば図2
の21)が格納されているプリミティブ・ライブラリで
ある。14は設計した回路を保存するための記憶装置で
ある。15は可検査性の基準を表す値(しきい値)と、
検査容易化設計のための回路が格納された検査容易化設
計回路ライブラリである。In FIG. 1, the processing unit 11 includes an input / output control unit 16 for communicating with a user, a circuit connection information processing unit 17 for processing information such as circuit connection relations and logical functions and characteristics. An inspectability scale evaluation unit 18 for calculating an inspectability scale, and an inspection difficulty unit determination unit 19 for determining a portion in the circuit that is difficult to inspect. 12 is a user (designer)
It is an input / output device including a graphic display, a keyboard, a mouse, and the like for interacting with the device processing unit 11. Reference numeral 13 denotes a basic element (hereinafter referred to as a primitive, for example, as shown in FIG. 2) necessary for a user to design a logic circuit.
No. 21) is stored in the primitive library. Reference numeral 14 is a storage device for storing the designed circuit. 15 is a value (threshold value) representing the standard of inspectability,
This is a test facilitation design circuit library in which circuits for test facilitation design are stored.
【0010】プリミティブ・ライブラリ13に格納され
ているプリミティブにはそれぞれの論理機能、遅延時間
等の情報のほかに、検査の容易性を表す指標となる可検
査性尺度が付加されている。The primitives stored in the primitive library 13 are added with information such as their logical functions and delay times, as well as an inspectability measure serving as an index showing the ease of inspection.
【0011】本装置を使用した回路設計の流れの概略を
図12を用いて説明する。使用者は入出力部12を通し
て回路設計を行う。使用者がプリミティブ・ライブラリ
13にあるプリミティブを用いて回路接続を行うとその
情報は回路接続情報処理部17によって処理され、同時
に作成中の回路の可検査性がプリミティブ・ライブラリ
13の可検査性尺度の情報を基に、可検査性尺度評価部
18において計算される(ステップ1,2)。その可検
査性評価の結果に基づいて検査困難部判定部19で回路
の検査困難部が判定され(ステップ3)、検査容易化設
計回路ライブラリ15で示された可検査性の基準(しき
い値)を超えていれば使用者に指摘する。この時使用者
が検査容易化のための設計を自動で行うように指示すれ
ば、検査容易化設計回路ライブラリ15に基づき回路接
続情報処理部17で回路の一部が変更または追加される
(ステップ4,5)。使用者が自ら検査容易化設計を行
うか回路変更を行いたくない場合にはそのまま設計は継
続される(ステップ6)。これらの操作は回路が完成さ
れるまで繰り返される。An outline of the flow of circuit design using this apparatus will be described with reference to FIG. The user designs the circuit through the input / output unit 12. When a user connects a circuit using a primitive in the primitive library 13, the information is processed by the circuit connection information processing unit 17, and at the same time, the testability of the circuit being created is checked by the testability scale of the primitive library 13. It is calculated in the inspectability scale evaluation unit 18 based on the information (steps 1 and 2). Based on the result of the inspectability evaluation, the inspectable part determining unit 19 determines the inspectable part of the circuit (step 3), and the inspectability reference (threshold value) shown in the inspectable design circuit library 15 is used. If it exceeds the limit, point out to the user. At this time, if the user instructs to automatically perform the design for facilitating the inspection, a part of the circuit is changed or added by the circuit connection information processing unit 17 based on the facilitating the design circuit library 15 (step 4.5). If the user does not want to perform the inspection facilitation design or the circuit change, the design is continued as it is (step 6). These operations are repeated until the circuit is completed.
【0012】可検査性とは、どれだけ容易に検査を行う
ことができるかという検査容易性を示すもので、一般に
検査容易性が高いと検査に要する費用は少ないと考える
ことができる。検査容易性を数量で表す方法として可検
査性尺度がある。代表的な可検査性尺度として、Goldst
ein の尺度(アイトリプルイー・トランザクション、回
路とシステム26−9号(1979)、685頁から693
頁、(IEEE Trans. Circuits and Systems, Vol.CAS-26,
No.9,pp685-693))があるが、ここでは簡略のため以下
の2つの尺度を可検査性尺度として考える。The testability indicates the testability of how easily the test can be carried out. Generally, it can be considered that the cost required for the test is low if the testability is high. The testability scale is a method of expressing testability by quantity. Goldst is a typical testability measure.
Ein scale (Eye Triple E Transaction, Circuits and Systems 26-9 (1979), pages 685 to 693
Page, (IEEE Trans. Circuits and Systems, Vol.CAS-26,
No.9, pp685-693)), but here, for simplification, the following two scales are considered as testability scales.
【0013】1.信号線Nの可制御性 信号線Nに論理値1または0を設定するときに必要な費
用。1. Controllability of the signal line N Cost required when setting the logical value 1 or 0 to the signal line N.
【0014】2.信号線Nの可観測性 信号線Nの値を外部出力に伝搬させるのに必要な費用。2. Observability of signal line N Cost required to propagate the value of signal line N to an external output.
【0015】以上2つの可検査性尺度の計算方法を次の
ように定義する。 (計算方法1) (1)外部入力の可制御性を1、外部出力の可観測性を
0とする。 (2)基本素子の入力線の可制御性を0、可観測性を1
とする。 (3)基本素子の出力線の可制御性を1、可観測性を0
とする。The calculation methods of the above two inspectability measures are defined as follows. (Calculation method 1) (1) The controllability of the external input is set to 1, and the observability of the external output is set to 0. (2) Controllability of the input line of the basic element is 0, observability is 1
And (3) Controllability of output line of basic element is 1, observability is 0
And
【0016】図2にプリミティブの可検査性尺度の例を
示す。21は入力線22,23、出力線24を有する基
本素子である。各信号線に付加されている値25、2
6、27は(可制御性費用,可観測性費用)を示す。こ
れらの値は図1におけるプリミティブ・ライブラリ13
のプリミティブそれぞれにあらかじめ割り当てられてい
る。FIG. 2 shows an example of the inspectibility measure of the primitive. Reference numeral 21 is a basic element having input lines 22 and 23 and an output line 24. Value added to each signal line 25, 2
6 and 27 indicate (controllability cost, observability cost). These values are the primitive library 13 in FIG.
Are assigned to each of the primitives.
【0017】(計算方法2) (1)複数の基本素子または部分回路が接続されること
によってできた部分回路の入力線の可制御性を0とし、
可観測性を、部分回路の出力線までの経路を構成する基
本素子または部分回路の可観測性の和とする。経路が複
数存在する場合はそれぞれの経路の和の最小値とする。 (2)複数の基本素子または部分回路が接続されること
によってできた部分回路の出力線の可観測性を0とし、
可制御性を、部分回路の入力線までの経路を構成する基
本素子または部分回路の可制御性の和とする。経路が複
数存在する場合はそれぞれの経路の和の最小値とする。(Calculation Method 2) (1) The controllability of the input line of a partial circuit formed by connecting a plurality of basic elements or partial circuits is set to 0,
The observability is the sum of the observability of the basic elements or the partial circuits that form the path to the output line of the partial circuit. If there are multiple routes, use the minimum value of the sum of the routes. (2) The observability of an output line of a partial circuit formed by connecting a plurality of basic elements or partial circuits is set to 0,
The controllability is defined as the sum of the controllability of the basic elements or the partial circuits forming the path to the input line of the partial circuit. If there are multiple routes, use the minimum value of the sum of the routes.
【0018】これらの計算方法にしたがって図1におけ
る処理部11において回路の可検査性が計算される。そ
の例を図3に示す。According to these calculation methods, the testability of the circuit is calculated in the processing section 11 in FIG. An example thereof is shown in FIG.
【0019】図4に本装置の動作例を示す。使用者によ
って図1におけるプリミティブ・ライブラリ13から2
個のプリミティブ41、42が取り出され、信号線43
によって接続されると、この2個のプリミティブから成
る回路を1個の部分回路44とし、この部分回路44の
入力線45、46、47、出力線48の可検査性が可検
査性尺度評価部(図1−18)で計算される。FIG. 4 shows an operation example of this apparatus. Depending on the user, the primitive libraries 13 to 2 in FIG.
The primitives 41 and 42 are taken out, and the signal line 43
Then, the circuit composed of these two primitives is made into one partial circuit 44, and the inspectability of the input lines 45, 46, 47 and the output line 48 of this partial circuit 44 is inspectable. (Fig. 1-18).
【0020】図5において、部分回路51にプリミティ
ブ52を接続することによってできる部分回路53に対
しても、図4で示したプリミティブ同士の接続と同様に
処理される。In FIG. 5, the partial circuit 53 formed by connecting the primitive 52 to the partial circuit 51 is also processed in the same manner as the connection between the primitives shown in FIG.
【0021】このようにして得られる可制御性及び可観
測性の値(費用)は、いずれも大きいほど検査困難であ
ることを示すものである。The larger the controllability value and the observability value (cost) thus obtained, the more difficult the inspection is.
【0022】本実施例では、検査容易化設計回路ライブ
ラリ(図1−15)に格納されている可制御性可観測性
のしきい値をいずれも10として説明する。図6におい
て、61、62は使用者によって作成された部分回路を
表す。それぞれの信号線に付加された数値は前述と同様
に、(可制御性費用,可観測性費用)を表している。部
分回路61の出力線63と部分回路62の入力線64を
接続して得られる回路を図7に示す。各信号線の可検査
性は新たに計算され、それぞれ示す値となる。このとき
入力線73、74の可観測性はそれぞれ12、11とい
ずれもしきい値10を越えているので、入力線73、7
4の可観測性が低いことが検査困難部判定部(図1−1
9)によって示される。ここで使用者が検査容易化の自
動変更を指示すれば、検査容易化設計ライブラリ(図1
−15)の情報を基に回路接続情報処理部(図1−1
7)によって図8に示されるように入力線83、84の
共通の出力経路上にある信号線85に分岐信号線86が
追加され、入力線83、84の可観測性が高まり、検査
容易化設計が行われる。In the present embodiment, the controllability and observability threshold values stored in the testability design circuit library (FIGS. 1-15) are all set to 10. In FIG. 6, reference numerals 61 and 62 denote partial circuits created by the user. The numerical value added to each signal line represents (controllability cost, observability cost) as described above. FIG. 7 shows a circuit obtained by connecting the output line 63 of the partial circuit 61 and the input line 64 of the partial circuit 62. The inspectability of each signal line is newly calculated and becomes the value shown in each. At this time, the observability of the input lines 73 and 74 is 12 and 11, respectively, both of which exceed the threshold value 10.
4 is low in observability.
9). If the user instructs the automatic change of the inspection facilitation, the inspection facilitation design library (see FIG.
-15) based on the information of (1) circuit connection information processing unit (Fig. 1-1
7), the branch signal line 86 is added to the signal line 85 on the common output path of the input lines 83 and 84 as shown in FIG. 8 to increase the observability of the input lines 83 and 84 and facilitate inspection. The design is done.
【0023】さらに図8に示す回路の入力線87に図9
に示す部分回路91の出力線92を接続することによっ
て図10の回路が得られる。このとき出力線105の可
制御性は11となりしきい値10を越えるので、前述の
可観測性の場合と同様に、出力線105の可制御性が低
いことが示される。これに対して使用者は自動変更を選
択すれば、図11に示すように出力線115の入力経路
の1つの上にある信号線114に可制御性の高い入力を
持つ基本素子が挿入され、出力線115の可制御性は高
まり、検査容易化設計が行われる。Further, the input line 87 of the circuit shown in FIG.
The circuit of FIG. 10 is obtained by connecting the output line 92 of the partial circuit 91 shown in FIG. At this time, the controllability of the output line 105 becomes 11 and exceeds the threshold value 10. Therefore, it is shown that the controllability of the output line 105 is low as in the case of the observability described above. On the other hand, if the user selects the automatic change, as shown in FIG. 11, a basic element having a highly controllable input is inserted in the signal line 114 located on one of the input paths of the output line 115, The controllability of the output line 115 is enhanced, and a design for facilitating inspection is performed.
【0024】なお本実施例では、具体例として検査容易
化のための自動変更のみを示したが、図12の流れ図に
あるように、自動変更する代わりに使用者が変更を加え
たり回路の一部を置き換える方法も有効である。In this embodiment, only the automatic change for facilitating the inspection is shown as a specific example. However, as shown in the flow chart of FIG. The method of substituting parts is also effective.
【0025】[0025]
【発明の効果】以上のように本発明の回路設計支援装置
は、対話的な回路設計支援装置の処理部に可検査性尺度
評価部と、検査困難部判定部を有することで、使用者が
回路の可検査性を把握しながら設計を進めることがで
き、容易に検査容易化設計を行うことができるという効
果がある。また、回路設計終了後に回路の可検査性を評
価し検査容易化のために回路変更および付加する方法と
違い、比較的短時間で設計者の意図や設計場の制約や仕
様を満たす回路を得ることができる。その結果、製造さ
れた回路に対する検査費用の削減、信頼性の向上をもた
らし、実用上きわめて有利なものである。As described above, according to the circuit design support apparatus of the present invention, the interactive circuit design support apparatus has the inspectability scale evaluation section and the inspection difficulty section determination section in the processing section of the circuit design support apparatus. It is possible to proceed with the design while grasping the inspectability of the circuit, and it is possible to easily perform the inspection facilitation design. Also, unlike the method of evaluating the inspectability of the circuit after the circuit design and changing or adding the circuit for facilitating the inspection, it is possible to obtain a circuit that satisfies the intention of the designer, the constraints of the design space and the specifications in a relatively short time. be able to. As a result, the inspection cost for the manufactured circuit is reduced and the reliability is improved, which is extremely advantageous in practical use.
【図1】本発明の一実施例における対話型論理回路設計
支援装置の構成図FIG. 1 is a configuration diagram of an interactive logic circuit design support device according to an embodiment of the present invention.
【図2】基本素子(プリミティブ)とその可検査性尺度
の例を示す図FIG. 2 is a diagram showing an example of a basic element (primitive) and its inspectibility measure.
【図3】可検査性尺度の計算例を示した図FIG. 3 is a diagram showing an example of calculation of an inspectability measure.
【図4】同実施例における2個の基本素子から成る回路
に対する動作説明図FIG. 4 is an operation explanatory diagram for a circuit composed of two basic elements in the embodiment.
【図5】同実施例における1個の部分回路と1個の基本
素子から成る回路に対する動作説明図FIG. 5 is an operation explanatory diagram for a circuit including one partial circuit and one basic element in the embodiment.
【図6】部分回路図FIG. 6 is a partial circuit diagram.
【図7】可観測性がしきい値を越えた場合の表示を示し
た図FIG. 7 is a diagram showing a display when the observability exceeds a threshold value.
【図8】検査容易化設計の例を示した図FIG. 8 is a diagram showing an example of a design for facilitating inspection.
【図9】部分回路図FIG. 9 is a partial circuit diagram.
【図10】可制御性がしきい値を越えた場合の表示を示
した図FIG. 10 is a diagram showing a display when controllability exceeds a threshold value.
【図11】検査容易化設計の例を示した図FIG. 11 is a diagram showing an example of a design for facilitating inspection.
【図12】本装置を利用した回路設計の流れ図FIG. 12 is a flow chart of circuit design using this device.
11 処理装置 12 入出力装置 13 プリミティブ(基本素子)・ライブラリ 14 記憶装置 15 検査容易化設計回路ライブラリ 16 入出力制御部 17 回路接続情報処理部 18 可検査性尺度評価部 19 検査困難部判定部 Reference Signs List 11 processing device 12 input / output device 13 primitive (basic element) / library 14 storage device 15 test facilitation design circuit library 16 input / output control unit 17 circuit connection information processing unit 18 testability scale evaluation unit 19 test difficult portion determination unit
Claims (1)
する装置に、前記接続情報を入出力する装置が接続され
た対話的な回路設計支援装置において、前記基本素子に
付加された可検査性尺度を基に回路の可検査性を計算す
る可検査性評価部と、前記可検査性評価部の結果を基に
検査困難部を判定する検査困難部判定部とを有すること
を特徴とする対話的回路設計支援装置。Claim: What is claimed is: 1. An interactive circuit design support device in which a device for inputting and outputting the connection information is connected to a device for processing connection information of basic devices that form a circuit. An inspectability evaluation unit that calculates the inspectability of the circuit based on the inspectability measure added to the inspectability evaluation unit, and an inspection difficulty unit determination unit that determines the inspection difficulty unit based on the result of the inspection capability evaluation unit. An interactive circuit design support device having.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3175094A JPH0520387A (en) | 1991-07-16 | 1991-07-16 | Circuit design supporting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3175094A JPH0520387A (en) | 1991-07-16 | 1991-07-16 | Circuit design supporting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0520387A true JPH0520387A (en) | 1993-01-29 |
Family
ID=15990150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3175094A Pending JPH0520387A (en) | 1991-07-16 | 1991-07-16 | Circuit design supporting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0520387A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7419534B2 (en) | 2003-03-05 | 2008-09-02 | Nec Corporation | Cooler using filter with dehumidifying function |
-
1991
- 1991-07-16 JP JP3175094A patent/JPH0520387A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7419534B2 (en) | 2003-03-05 | 2008-09-02 | Nec Corporation | Cooler using filter with dehumidifying function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2810341B2 (en) | Analysis device and analysis method for power network of VLSI circuit | |
CN110647901B (en) | System and method for grouping and ordering scan flip-flops within an electronic circuit | |
US5426770A (en) | System for automatically determining the logical function of a circuit | |
US7222317B1 (en) | Circuit comparison by information loss matching | |
US5663889A (en) | Apparatus for computing delay time of integrated circuit | |
WO1999009497A1 (en) | Method of extracting timing characteristics of transistor circuits, storage medium storing timing characteristic library, lsi designing method, and gate extraction method | |
Wang et al. | An ATPG method for double stuck-at faults by analyzing propagation paths of single faults | |
US7194715B2 (en) | Method and system for performing static timing analysis on digital electronic circuits | |
JPH11213019A (en) | Means and method for calculating power consumption characteristic | |
Mahlstedt et al. | Simulation of non-classical faults on the gate level-the fault simulator COMSIM | |
JPH0520387A (en) | Circuit design supporting system | |
US6789222B2 (en) | Single-pass methods for generating test patterns for combinational circuits | |
US7398424B2 (en) | False path detection program | |
US6546514B1 (en) | Integrated circuit analysis and design involving defective circuit element replacement on a netlist | |
US7735035B1 (en) | Method and system for creating a boolean model of multi-path and multi-strength signals for verification | |
JP3340283B2 (en) | Hazard simulation device for logic circuits | |
JP3544885B2 (en) | Logic circuit delay calculation method, logic circuit delay calculation apparatus, and medium recording logic circuit delay calculation program | |
JP2658857B2 (en) | Equivalent fault extraction method and device | |
JP3709626B2 (en) | Circuit verification device | |
Aarna et al. | Parallel fault simulation of digital circuits | |
Othman et al. | The Design Of Digital Test Simulator | |
JP3196735B2 (en) | Sequential circuit equivalency verification apparatus, method and recording medium | |
JP3957507B2 (en) | Device for converting logic circuit into decision graph, conversion method, and recording medium recording conversion program | |
Shigeta et al. | A new path tracing algorithm with dynamic circuit extraction for sequential circuit fault diagnosis | |
Lee et al. | Comments on" A method of fault simulation based on stem regions |