JPH0520199A - 複数のｍｍｕをサポートするメモリ管理方法 - Google Patents
複数のｍｍｕをサポートするメモリ管理方法Info
- Publication number
- JPH0520199A JPH0520199A JP3176603A JP17660391A JPH0520199A JP H0520199 A JPH0520199 A JP H0520199A JP 3176603 A JP3176603 A JP 3176603A JP 17660391 A JP17660391 A JP 17660391A JP H0520199 A JPH0520199 A JP H0520199A
- Authority
- JP
- Japan
- Prior art keywords
- mmu
- entry
- mmus
- memory
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 ＭＭＵに依存する情報やルーチンをテーブル
に登録し、テーブルの切り替えによりＭＭＵに対する操
作を動的に切り替えられる複数のＭＭＵをサポートする
メモリ管理方法を得る。 【方法】 ＭＭＵの各テーブルやエントリのサイズ情
報、及びＭＭＵの各テーブルを操作するテーブル操作ル
ーチン群をテーブルに登録し、ＭＭＵに関する操作をす
る場合に、ＯＳがＭＭＵの種類を判別して、それに対応
したＭＭＵのテーブル操作ルーチン群を登録されたテー
ブルの内から選択し、ＭＭＵに対する操作を切り替える
ようにしたことを特徴としている。 【効果】 ＭＭＵの変更に伴うＯＳに対する改修を容易
に実現することが可能となり、またＭＭＵが異なる場合
にも、同等の機能を有するＯＳを一本化することができ
る。
に登録し、テーブルの切り替えによりＭＭＵに対する操
作を動的に切り替えられる複数のＭＭＵをサポートする
メモリ管理方法を得る。 【方法】 ＭＭＵの各テーブルやエントリのサイズ情
報、及びＭＭＵの各テーブルを操作するテーブル操作ル
ーチン群をテーブルに登録し、ＭＭＵに関する操作をす
る場合に、ＯＳがＭＭＵの種類を判別して、それに対応
したＭＭＵのテーブル操作ルーチン群を登録されたテー
ブルの内から選択し、ＭＭＵに対する操作を切り替える
ようにしたことを特徴としている。 【効果】 ＭＭＵの変更に伴うＯＳに対する改修を容易
に実現することが可能となり、またＭＭＵが異なる場合
にも、同等の機能を有するＯＳを一本化することができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、仮想記憶を持つＯＳ
（OperatingSystem：オペレーティングシステム）内で
ＭＭＵ（Memory Management Unit：主記憶装置）に依存
しないメモリ管理方法に関するものである。
（OperatingSystem：オペレーティングシステム）内で
ＭＭＵ（Memory Management Unit：主記憶装置）に依存
しないメモリ管理方法に関するものである。
【０００２】
【従来の技術】通常、ＭＭＵはＯＳメモリを管理する場
合の処理を助けるハードウェアである。一般に仮想記憶
を持つＯＳでは、各タスクごとに独立した仮想記憶空間
を割り当てている。これらの仮想記憶空間と物理メモリ
との間のマッピング、及びこのマッピングの正当性のチ
ェックなどを行うものがＭＭＵである。
合の処理を助けるハードウェアである。一般に仮想記憶
を持つＯＳでは、各タスクごとに独立した仮想記憶空間
を割り当てている。これらの仮想記憶空間と物理メモリ
との間のマッピング、及びこのマッピングの正当性のチ
ェックなどを行うものがＭＭＵである。
【０００３】図３はＣＰＵがＭＭＵを介してメモリを参
照する場合におけるＣＰＵ周辺の構成を示すブロック図
である。図において、１はＣＰＵ（中央処理装置）、２
はＭＭＵ（主記憶装置）、３はメモリである。図３に示
される構成のブロック図で、ＣＰＵ１がメモリ３を参照
する場合には、ＭＭＵ２を介して仮想アドレス４を物理
アドレス５に変換した後に、メモリ３から命令又はデー
タ６を取り出すようにしている。
照する場合におけるＣＰＵ周辺の構成を示すブロック図
である。図において、１はＣＰＵ（中央処理装置）、２
はＭＭＵ（主記憶装置）、３はメモリである。図３に示
される構成のブロック図で、ＣＰＵ１がメモリ３を参照
する場合には、ＭＭＵ２を介して仮想アドレス４を物理
アドレス５に変換した後に、メモリ３から命令又はデー
タ６を取り出すようにしている。
【０００４】図４はＭＭＵが仮想アドレスを物理アドレ
スに変換する一例を説明するためのブロック図である。
図４はページを管理単位とするＭＭＵにおける仮想アド
レスと物理アドレスとの変換例を示している。ＭＭＵは
複数レベルの変換テーブル、すなわちドメインテーブル
２２，セグメントテーブル２３，ページテーブル２４を
用いてアドレスの変換を行う。各レベルのテーブル２２
〜２４のエントリ２５〜２７は次のレベルのテーブルの
開始アドレスを持っている。最上位のドメインテーブル
２２はＣＰＵ内の特殊なレジスタであるＲＰ（ルートポ
インタ）２１によりアドレスされ、最下位のページテー
ブル２４のエントリ２７は物理メモリ（物理ページ）２
８の開始アドレスを持っている。
スに変換する一例を説明するためのブロック図である。
図４はページを管理単位とするＭＭＵにおける仮想アド
レスと物理アドレスとの変換例を示している。ＭＭＵは
複数レベルの変換テーブル、すなわちドメインテーブル
２２，セグメントテーブル２３，ページテーブル２４を
用いてアドレスの変換を行う。各レベルのテーブル２２
〜２４のエントリ２５〜２７は次のレベルのテーブルの
開始アドレスを持っている。最上位のドメインテーブル
２２はＣＰＵ内の特殊なレジスタであるＲＰ（ルートポ
インタ）２１によりアドレスされ、最下位のページテー
ブル２４のエントリ２７は物理メモリ（物理ページ）２
８の開始アドレスを持っている。
【０００５】仮想アドレス２９はテーブルのレベル＋１
に等しいビットフィールド３０〜３３に分けられ、最下
位のビットフィールド３３以外のビットフィールド３０
〜３２は各テーブル２２〜２４のエントリ２５〜２７を
インデックスする。最下位のビットフィールド３３は物
理ページ中のオフセットである。ＭＭＵは上記のような
階層構造のテーブルをたどることにより、仮想アドレス
を物理アドレスに変換する。
に等しいビットフィールド３０〜３３に分けられ、最下
位のビットフィールド３３以外のビットフィールド３０
〜３２は各テーブル２２〜２４のエントリ２５〜２７を
インデックスする。最下位のビットフィールド３３は物
理ページ中のオフセットである。ＭＭＵは上記のような
階層構造のテーブルをたどることにより、仮想アドレス
を物理アドレスに変換する。
【０００６】図５は図４のＭＭＵの各レベルのテーブル
をＯＳが作成する場合を説明するためのフローチャート
である。図において、３４〜４０は処理過程を示すステ
ップである。
をＯＳが作成する場合を説明するためのフローチャート
である。図において、３４〜４０は処理過程を示すステ
ップである。
【０００７】次に、図４に示されるブロック図の動作に
ついて説明する。図４に示される各レベルのテーブル２
２〜２４のエントリ２５〜２７には次のレベルのテーブ
ルを指すポインタが正当なものかどうかを示すフィール
ドあり、ＭＭＵはこれによって次のレベルの正当性を判
断する。次のレベルが正当でない場合に、ＭＭＵは割り
込みを発生してＯＳにその旨を通知する。ＯＳはＭＭＵ
からの割り込みにより、物理メモリ２８が割り当てられ
ていないことを知ると、その仮想アドレス２９へのアク
セスが不正でない限り、空いている物理メモリ２８を割
り当てようとする。
ついて説明する。図４に示される各レベルのテーブル２
２〜２４のエントリ２５〜２７には次のレベルのテーブ
ルを指すポインタが正当なものかどうかを示すフィール
ドあり、ＭＭＵはこれによって次のレベルの正当性を判
断する。次のレベルが正当でない場合に、ＭＭＵは割り
込みを発生してＯＳにその旨を通知する。ＯＳはＭＭＵ
からの割り込みにより、物理メモリ２８が割り当てられ
ていないことを知ると、その仮想アドレス２９へのアク
セスが不正でない限り、空いている物理メモリ２８を割
り当てようとする。
【０００８】図５に示されるフローチャートにおいて、
ドメインテーブル２２がない場合にはドメインテーブル
用メモリを用意し（ステップ３４）、ＲＰ２１にアドレ
スを設定（セット）する（ステップ３５）。次にセグメ
ントテーブル２３がない場合にはセグメントテーブル用
メモリを用意し（ステップ３６）、そのアドレスをドメ
インテーブル２２のエントリ２５に設定（セット）する
（ステップ３７）。さらに、ページテーブル２４がない
場合にはページテーブル用メモリを用意し（ステップ３
８）、そのアドレスをセグメントテーブル２３のエント
リ２６に設定（セット）する（ステップ３９）。最後
に、空き物理ページの開始アドレスをページテーブル２
４のエントリ２７に設定（セット）する（ステップ４
０）。
ドメインテーブル２２がない場合にはドメインテーブル
用メモリを用意し（ステップ３４）、ＲＰ２１にアドレ
スを設定（セット）する（ステップ３５）。次にセグメ
ントテーブル２３がない場合にはセグメントテーブル用
メモリを用意し（ステップ３６）、そのアドレスをドメ
インテーブル２２のエントリ２５に設定（セット）する
（ステップ３７）。さらに、ページテーブル２４がない
場合にはページテーブル用メモリを用意し（ステップ３
８）、そのアドレスをセグメントテーブル２３のエント
リ２６に設定（セット）する（ステップ３９）。最後
に、空き物理ページの開始アドレスをページテーブル２
４のエントリ２７に設定（セット）する（ステップ４
０）。
【０００９】
【発明が解決しようとする課題】従来、ＭＭＵが仮想ア
ドレスを物理アドレスに変換する場合のように、ＭＭＵ
に関する操作をする場合に、ＭＭＵの種類によって各テ
ーブルやエントリのサイズ及び構成はそれぞれ異なって
いるので、仮想記憶空間の間に物理メモリをはり付ける
場合には、各テーブルを直接に操作しなければならな
い。そのために、各ＭＭＵに固有のテーブルのサイズや
エントリのサイズ、エントリ中の各フィールドの位置な
どを意識したプログラムコードが必要となり、それゆ
え、ＭＭＵに関する操作をする場合に、ＭＭＵが個々に
異なることによって同等の機能を有するＯＳを一本化す
ることができないという問題点があった。
ドレスを物理アドレスに変換する場合のように、ＭＭＵ
に関する操作をする場合に、ＭＭＵの種類によって各テ
ーブルやエントリのサイズ及び構成はそれぞれ異なって
いるので、仮想記憶空間の間に物理メモリをはり付ける
場合には、各テーブルを直接に操作しなければならな
い。そのために、各ＭＭＵに固有のテーブルのサイズや
エントリのサイズ、エントリ中の各フィールドの位置な
どを意識したプログラムコードが必要となり、それゆ
え、ＭＭＵに関する操作をする場合に、ＭＭＵが個々に
異なることによって同等の機能を有するＯＳを一本化す
ることができないという問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、ＯＳがＭＭＵの種類を判別し、
それに対応したＭＭＵのテーブル操作ルーチン群を選択
できるようにした複数のＭＭＵをサポートするメモリ管
理方法を得ることを目的とする。
ためになされたもので、ＯＳがＭＭＵの種類を判別し、
それに対応したＭＭＵのテーブル操作ルーチン群を選択
できるようにした複数のＭＭＵをサポートするメモリ管
理方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る複数のＭ
ＭＵをサポートするメモリ管理方法は、ＭＭＵの各テー
ブルやエントリのサイズ情報、及びＭＭＵの各テーブル
を操作するテーブル操作ルーチン群をテーブルに登録
し、ＭＭＵに関する操作をする場合に、ＯＳがＭＭＵの
種類を判別して、それに対応したＭＭＵのテーブル操作
ルーチン群を登録されたテーブルの内から選択し、ＭＭ
Ｕに対する操作を切り替えるようにしたものである。
ＭＵをサポートするメモリ管理方法は、ＭＭＵの各テー
ブルやエントリのサイズ情報、及びＭＭＵの各テーブル
を操作するテーブル操作ルーチン群をテーブルに登録
し、ＭＭＵに関する操作をする場合に、ＯＳがＭＭＵの
種類を判別して、それに対応したＭＭＵのテーブル操作
ルーチン群を登録されたテーブルの内から選択し、ＭＭ
Ｕに対する操作を切り替えるようにしたものである。
【００１２】
【作用】この発明における複数のＭＭＵをサポートする
メモリ管理方法は、ＭＭＵの各テーブル用のメモリの割
り当ては、登録されたテーブルの情報に基づいて行い、
またＭＭＵの各テーブルのエントリに対する操作も、登
録されたテーブル上のルーチンを用いて行うようにす
る。
メモリ管理方法は、ＭＭＵの各テーブル用のメモリの割
り当ては、登録されたテーブルの情報に基づいて行い、
またＭＭＵの各テーブルのエントリに対する操作も、登
録されたテーブル上のルーチンを用いて行うようにす
る。
【００１３】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例である複数のＭＭＵをサ
ポートするメモリ管理方法に使用するＭＭＵに関する情
報を登録するテーブルを示す図である。図１に示される
テーブルには、各テーブルのサイズ情報１０、例えばペ
ージテーブルサイズ７，ページテーブルエントリ数８，
ページテーブルエントリのサイズ９などのサイズ情報１
０や、各テーブルエントリのテーブル操作ルーチン群１
１を登録する。テーブル操作ルーチン群１１はページテ
ーブル操作ルーチン群１２、セグメントテーブル操作ル
ーチン群１３、ドメインテーブル操作ルーチン群１４に
分かれている。各テーブルエントリのテーブル操作ルー
チンはエントリ中のビットフィールド位置とその内容に
ついてプログラムコード中で暗に示している。これらの
ルーチンはテーブルエントリをダイレクトに操作するも
のであり、ＭＭＵの各テーブルを操作する必要のある他
のルーチンはテーブルを参照し、これらのルーチンを呼
び出すべきである。
する。図１はこの発明の実施例である複数のＭＭＵをサ
ポートするメモリ管理方法に使用するＭＭＵに関する情
報を登録するテーブルを示す図である。図１に示される
テーブルには、各テーブルのサイズ情報１０、例えばペ
ージテーブルサイズ７，ページテーブルエントリ数８，
ページテーブルエントリのサイズ９などのサイズ情報１
０や、各テーブルエントリのテーブル操作ルーチン群１
１を登録する。テーブル操作ルーチン群１１はページテ
ーブル操作ルーチン群１２、セグメントテーブル操作ル
ーチン群１３、ドメインテーブル操作ルーチン群１４に
分かれている。各テーブルエントリのテーブル操作ルー
チンはエントリ中のビットフィールド位置とその内容に
ついてプログラムコード中で暗に示している。これらの
ルーチンはテーブルエントリをダイレクトに操作するも
のであり、ＭＭＵの各テーブルを操作する必要のある他
のルーチンはテーブルを参照し、これらのルーチンを呼
び出すべきである。
【００１４】上記テーブルに登録すべき情報としては、
下記に示すようなものがある。 ・各テーブルのサイズ ・各テーブルのエントリ数 ・各テーブルのエントリのサイズ ・ページテーブルの各ビットフィールドに対する操作
（set，get） ・セグメントテーブルの各ビットフィールドに対する操
作（set,get） ・ドメインテーブルの各ビットフィールドに対する操作
（set,get） ・仮想アドレスから各テーブルに対するインデックスを
求めるルーチン
下記に示すようなものがある。 ・各テーブルのサイズ ・各テーブルのエントリ数 ・各テーブルのエントリのサイズ ・ページテーブルの各ビットフィールドに対する操作
（set，get） ・セグメントテーブルの各ビットフィールドに対する操
作（set,get） ・ドメインテーブルの各ビットフィールドに対する操作
（set,get） ・仮想アドレスから各テーブルに対するインデックスを
求めるルーチン
【００１５】この発明による複数のＭＭＵをサポートす
るメモリ管理方法では、上記テーブルを配列の一要素
（ＭＭＵ−Ａ１５，ＭＭＵ−Ｂ１６）とし、サポートす
るＭＭＵの種類分の配列要素を持つ配列を定義し、この
配列に各ＭＭＵに対する情報を登録する。ＯＳはこの配
列の一要素を選択することにより、動的にＭＭＵに対す
る操作を切り替えるようにしている。
るメモリ管理方法では、上記テーブルを配列の一要素
（ＭＭＵ−Ａ１５，ＭＭＵ−Ｂ１６）とし、サポートす
るＭＭＵの種類分の配列要素を持つ配列を定義し、この
配列に各ＭＭＵに対する情報を登録する。ＯＳはこの配
列の一要素を選択することにより、動的にＭＭＵに対す
る操作を切り替えるようにしている。
【００１６】図２は図１のテーブルに登録された情報を
使用したプログラムコードを示す図である。図２はプロ
グラムコードをＣ言語で示した例を表わしている。上述
したように、ＯＳはＭＭＵの種類を判別して、それに対
応したＭＭＵのテーブルを選択してテーブル選択１７を
行う。ＯＳがＭＭＵの各レベルのテーブルを用意する場
合には、テーブルに登録されたテーブルサイズを用いて
メモリを確保するメモリ確定１８を行い、テーブル中の
エントリはエントリサイズと仮想アドレスから取り出さ
れたインデックスより求めるエントリのアドレス計算１
９を行う。
使用したプログラムコードを示す図である。図２はプロ
グラムコードをＣ言語で示した例を表わしている。上述
したように、ＯＳはＭＭＵの種類を判別して、それに対
応したＭＭＵのテーブルを選択してテーブル選択１７を
行う。ＯＳがＭＭＵの各レベルのテーブルを用意する場
合には、テーブルに登録されたテーブルサイズを用いて
メモリを確保するメモリ確定１８を行い、テーブル中の
エントリはエントリサイズと仮想アドレスから取り出さ
れたインデックスより求めるエントリのアドレス計算１
９を行う。
【００１７】ＭＭＵの各テーブルのエントリを操作する
場合には、テーブルに登録されたルーチンをコールして
エントリの操作（設定）２０を行う。コールされたルー
チンはエントリのサイズと操作すべきビットフィールド
を知っており、これに対してデータの設定や取り出しを
行う。このようにしてテーブルに登録しておいた情報を
用い、ＭＭＵに直接に関係したプログラムコードを覆い
隠す。
場合には、テーブルに登録されたルーチンをコールして
エントリの操作（設定）２０を行う。コールされたルー
チンはエントリのサイズと操作すべきビットフィールド
を知っており、これに対してデータの設定や取り出しを
行う。このようにしてテーブルに登録しておいた情報を
用い、ＭＭＵに直接に関係したプログラムコードを覆い
隠す。
【００１８】なお、上記実施例においてテーブルに登録
されているテーブル操作ルーチンは、異なるＭＭＵ間、
異なるテーブル間で共用するようにしても良い。
されているテーブル操作ルーチンは、異なるＭＭＵ間、
異なるテーブル間で共用するようにしても良い。
【００１９】また、上記実施例においてＭＭＵの情報の
テーブルは配列にする必要はなく、これらの間接的なル
ーチンコールをマクロ化し、直接的なルーチンコールに
見せかけても良い。
テーブルは配列にする必要はなく、これらの間接的なル
ーチンコールをマクロ化し、直接的なルーチンコールに
見せかけても良い。
【００２０】
【発明の効果】以上のように、この発明の複数のＭＭＵ
をサポートするメモリ管理方法は、ＭＭＵの各テーブル
やエントリのサイズ情報、及びＭＭＵの各テーブルを操
作するテーブル操作ルーチン群をテーブルに登録し、Ｍ
ＭＵに関する操作をする場合に、ＯＳがＭＭＵの種類を
判別して、それに対応したＭＭＵのテーブル操作ルーチ
ン群を登録されたテーブルの内から選択し、ＭＭＵに対
する操作を切り替えるようにしたので、ＭＭＵのテーブ
ル操作をＯＳの他の部分から完全に切り離すことができ
るために、ＭＭＵの変更に伴うＯＳに対する改修を容易
に実現することが可能となり、またＭＭＵが異なる場合
にも、同等の機能を有するＯＳを一本化することができ
るなどの優れた効果を奏する。
をサポートするメモリ管理方法は、ＭＭＵの各テーブル
やエントリのサイズ情報、及びＭＭＵの各テーブルを操
作するテーブル操作ルーチン群をテーブルに登録し、Ｍ
ＭＵに関する操作をする場合に、ＯＳがＭＭＵの種類を
判別して、それに対応したＭＭＵのテーブル操作ルーチ
ン群を登録されたテーブルの内から選択し、ＭＭＵに対
する操作を切り替えるようにしたので、ＭＭＵのテーブ
ル操作をＯＳの他の部分から完全に切り離すことができ
るために、ＭＭＵの変更に伴うＯＳに対する改修を容易
に実現することが可能となり、またＭＭＵが異なる場合
にも、同等の機能を有するＯＳを一本化することができ
るなどの優れた効果を奏する。
【図１】この発明の実施例である複数のＭＭＵをサポー
トするメモリ管理方法に使用するＭＭＵに関する情報を
登録するテーブルを示す図である。
トするメモリ管理方法に使用するＭＭＵに関する情報を
登録するテーブルを示す図である。
【図２】図１のテーブルに登録された情報を使用したプ
ログラムコードを示す図である。
ログラムコードを示す図である。
【図３】ＣＰＵがＭＭＵを介してメモリを参照する場合
におけるＣＰＵ周辺の構成を示すブロック図である。
におけるＣＰＵ周辺の構成を示すブロック図である。
【図４】ＭＭＵが仮想アドレスを物理アドレスに変換す
る一例を説明するためのブロック図である。
る一例を説明するためのブロック図である。
【図５】図４のＭＭＵの各レベルのテーブルをＯＳが作
成する場合を説明するためのフローチャートである。
成する場合を説明するためのフローチャートである。
１ ＣＰＵ（中央処理装置） ２ ＭＭＵ（主記憶装置） ３ メモリ ４ 仮想アドレス ５ 物理アドレス ６ 命令又はデータ ７ ページテーブルサイズ ８ ページテーブルエントリ数 ９ ページテーブルエントリのサイズ １０ サイズ情報 １１ テーブル操作ルーチン群 １２ ページテーブル操作ルーチン群 １３ セグメントテーブル操作ルーチン群 １４ ドメインテーブル操作ルーチン群 １５ ＭＭＵ−Ａ １６ ＭＭＵ−Ｂ １７ テーブル選択 １８ メモリ確定 １９ エントリのアドレス計算 ２０ エントリの操作（設定） ２１ ＲＰ（ルートポインタ） ２２ ドメインテーブル ２３ セグメントテーブル ２４ ページテーブル ２５，２６，２７ エントリ ２８ 物理メモリ（物理ページ） ２９ 仮想アドレス ３０〜３３ ビットフィールド ３４〜４０ ステップ
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＭＭＵに依存する情報やルーチンである
各レベルのテーブルに関するサイズ情報や、各レベルの
テーブル操作ルーチン群が登録されたテーブルを備え、
ＭＭＵに関する操作をする場合に、ＯＳがＭＭＵの種類
を判別し、それに対応したＭＭＵのテーブル操作ルーチ
ン群を、サポートしているＭＭＵの種類分ある上記登録
されたテーブルの内から一つを選択し、ＭＭＵに対する
操作を切り替えることを特徴とする複数のＭＭＵをサポ
ートするメモリ管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176603A JPH0520199A (ja) | 1991-07-17 | 1991-07-17 | 複数のｍｍｕをサポートするメモリ管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176603A JPH0520199A (ja) | 1991-07-17 | 1991-07-17 | 複数のｍｍｕをサポートするメモリ管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520199A true JPH0520199A (ja) | 1993-01-29 |
Family
ID=16016458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176603A Pending JPH0520199A (ja) | 1991-07-17 | 1991-07-17 | 複数のｍｍｕをサポートするメモリ管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013522748A (ja) * | 2010-03-15 | 2013-06-13 | アーム・リミテッド | 階層的な変換テーブル制御 |
-
1991
- 1991-07-17 JP JP3176603A patent/JPH0520199A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013522748A (ja) * | 2010-03-15 | 2013-06-13 | アーム・リミテッド | 階層的な変換テーブル制御 |
| US8799621B2 (en) | 2010-03-15 | 2014-08-05 | Arm Limited | Translation table control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023749A (en) | Object and method for providing efficient multi-user access to shared operating system kernal code using instancing | |
| US5802341A (en) | Method for the dynamic allocation of page sizes in virtual memory | |
| US6542919B1 (en) | Operating system for use with protection domains in a single address space | |
| US6505286B1 (en) | User specifiable allocation of memory for processes in a multiprocessor computer having a non-uniform memory architecture | |
| KR101729503B1 (ko) | 계층 변환 테이블 제어 | |
| US4943913A (en) | Operating system accessing control blocks by using home address space segment table to control instruction and operand fetch and store operations | |
| US5426748A (en) | Guest/host extended addressing method and means with contiguous access list entries | |
| US5873127A (en) | Universal PTE backlinks for page table accesses | |
| EP0058844A2 (en) | Address generator for multiple virtual address spaces | |
| JPH05233458A (ja) | コンピュータシステムのメモリ管理装置 | |
| JPH04299440A (ja) | 共有レジスタ制御方式 | |
| JPH05233425A (ja) | メモリ管理装置 | |
| US20070239960A1 (en) | Data processor and IP module for data processor | |
| JPS62165250A (ja) | 仮想記憶方法 | |
| JPH0552540B2 (ja) | ||
| US5437016A (en) | Apparatus and method for translating logical addresses for virtual machines | |
| JPH0683710A (ja) | プログラム及びデータの処理方法 | |
| CN100419671C (zh) | 一种建立操作模式的处理器以及在处理器中建立操作模式的方法 | |
| US4984150A (en) | Virtual memory control management system | |
| JPH0520199A (ja) | 複数のｍｍｕをサポートするメモリ管理方法 | |
| JPH06100987B2 (ja) | アドレス変換制御方法 | |
| JP3456727B2 (ja) | データ処理装置 | |
| KR0162759B1 (ko) | 인텔 처리기의 메모리 관리 유니트를 이용한 확장된 가상주소공간 구축방법 | |
| JPS592938B2 (ja) | メモリ ワ−クスペ−ス アンドレツシングホウホウオヨビソウチ | |
| JPH05151084A (ja) | Ｔｌｂエントリクリア方式 |