JPH0520136A - Dump processing system - Google Patents

Dump processing system

Info

Publication number
JPH0520136A
JPH0520136A JP3172083A JP17208391A JPH0520136A JP H0520136 A JPH0520136 A JP H0520136A JP 3172083 A JP3172083 A JP 3172083A JP 17208391 A JP17208391 A JP 17208391A JP H0520136 A JPH0520136 A JP H0520136A
Authority
JP
Japan
Prior art keywords
capacity
dump
rom
adapter
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3172083A
Other languages
Japanese (ja)
Inventor
Yukihiro Yoshiya
行裕 吉屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP3172083A priority Critical patent/JPH0520136A/en
Publication of JPH0520136A publication Critical patent/JPH0520136A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To curtail the dump capacity in each adaptor unit by constituting the system so that in accordance with control from a controller, each adaptor checks information which becomes a dump object and informing the necessary dump capacity to the controller. CONSTITUTION:When a capacity display command is set to a command register 14, a processor 11 executes a parity check or a sum check to a ROM 12, and decides whither a stored program is normal or not. When it is decided that the check to the ROM 12 is normal, the capacity of a RAM 15 is set to a capacity display register 15 as a dump capacity. Also, when it is decided that the check to the ROM 12 is abnormal, that which is obtained by adding up the capacity of the ROM 12 and the capacity of the RAM 13 is set to the capacity display register 15 as the dump capacity. Accordingly, when there is no abnormality in the ROM 12 at the time of informing the dump capacity, each adaptor sets the capacity of only the RAM 13 as the dump capacity, by which the dump capacity can be curtailed remarkably.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、情報処理装置におい
て、エラー発生時あるいはエラーその他の原因によるシ
ステムダウン時に、メモリ情報あるいはアダプタ内の情
報をディスク装置その他の補助記憶装置に吸い上げるダ
ンプ処理方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dump processing system for sucking memory information or information in an adapter to an auxiliary storage device such as a disk device when an error occurs or the system goes down due to an error or other causes in an information processing apparatus. .

【0002】[0002]

【従来の技術】図3は、情報処理装置(コンピュータシ
ステム)の構成例を示すブロック図である。
2. Description of the Related Art FIG. 3 is a block diagram showing a configuration example of an information processing apparatus (computer system).

【0003】図において、中央処理装置(CPU)31
には、各入出力装置(I/O)32 1 ,322 に対応す
るアダプタ331 ,332 およびディスク装置34に対
応するディスクコントローラ35が、バス36を介して
接続される。
In the figure, a central processing unit (CPU) 31
Each input / output device (I / O) 32 1, 322Corresponds to
Adapter 331, 332And disk device 34
The corresponding disk controller 35 via the bus 36
Connected.

【0004】このような構成でダンプ処理が起動される
と、中央処理装置31は内部のメモリ37あるいは対応
するアダプタから読み出したロギングデータをディスク
コントローラ35を介してディスク装置34のロギング
エリアに書き込む。このロギングデータは別途解析さ
れ、エラー要因等の解明が行われる。なお、中央処理装
置31が各アダプタに対してダンプ処理を行う際には、
アダプタごとに情報量が異なっているために、あらかじ
めそれらの容量を把握しておく必要がある。
When the dump process is activated in such a configuration, the central processing unit 31 writes the logging data read from the internal memory 37 or the corresponding adapter into the logging area of the disk device 34 via the disk controller 35. This logging data is separately analyzed to clarify the cause of the error. In addition, when the central processing unit 31 performs dump processing for each adapter,
Since the amount of information differs for each adapter, it is necessary to know their capacity in advance.

【0005】[0005]

【発明が解決しようとする課題】ところで、情報処理装
置におけるアダプタは入出力装置の増減あるいは変更に
応じて変わるので、中央処理装置31が行うダンプ処理
の対象となる情報量もその都度変化する。したがって、
従来の構成では、中央処理装置31があらかじめ各アダ
プタ331 ,332 を識別し、それぞれの情報量(プロ
グラムおよびデータ)を個別に把握する必要があった。
By the way, since the adapter in the information processing device changes according to the increase or decrease or change of the input / output device, the amount of information to be dumped by the central processing unit 31 also changes each time. Therefore,
In the conventional configuration, it is necessary for the central processing unit 31 to identify each of the adapters 33 1 and 33 2 in advance and individually grasp the amount of information (program and data) of each.

【0006】また、ダンプ処理では、各アダプタ3
1 ,332のプログラムおよびデータのすべてをロギ
ングデータとしてディスク装置34に読み込んでいたた
めに、アダプタの数に応じてその総量も膨大になってい
た。すなわち、各アダプタに対するダンプ処理を順次行
っているうちに、ディスク装置34の容量が不足するこ
とがあり、すべてのアダプタについてダンプ処理ができ
ないこともあった。
In the dump process, each adapter 3
3 1, 33 all 2 programs and data to which is loading into the disk device 34 as the logging data, the total amount was also become enormous depending on the number of adapters. That is, the capacity of the disk device 34 may become insufficient while the dump processing is sequentially performed for each adapter, and the dump processing may not be possible for all the adapters.

【0007】本発明は、各アダプタ単位にダンプ容量の
削減を可能にするダンプ処理方式を提供することを目的
とする。
It is an object of the present invention to provide a dump processing system which enables reduction of dump capacity for each adapter.

【0008】[0008]

【課題を解決するための手段】本発明は、入出力装置を
制御する複数のアダプタと、前記各アダプタのメモリ領
域からそれぞれ所定のダンプ容量に応じてダンプ処理を
行う制御装置とを備えた情報処理装置において、前記各
アダプタは、前記制御装置からの制御に応じて、ダンプ
対象となる情報をチェックして必要とするダンプ容量を
制御装置に通知するダンプ容量通知手段を備え、前記制
御装置は、前記各アダプタから通知されたダンプ容量に
応じてダンプ処理を実行する構成であることを特徴とす
る。
According to the present invention, there is provided information including a plurality of adapters for controlling an input / output device, and a control device for performing dump processing from a memory area of each adapter according to a predetermined dump capacity. In the processing device, each of the adapters includes a dump capacity notifying unit that checks the information to be dumped and notifies the required dump capacity to the control device according to the control from the control device. The dump processing is executed according to the dump capacity notified from each of the adapters.

【0009】[0009]

【作用】制御装置は、接続されているアダプタに対して
各ダンプ容量を事前に通知させることができるので、ア
ダプタの増減あるいは変更に際して柔軟に対応すること
ができる。
Since the control device can notify the connected adapters of the respective dump capacities in advance, it is possible to flexibly deal with the increase or decrease or change of the adapters.

【0010】また、各アダプタがダンプ容量を通知する
際には、ダンプ対象となる情報をチェックすることによ
り、プログラムなどのスタティックな情報についてはダ
ンプ処理の対象とするか否かを判断することができる。
すなわち、必要とする最小限のダンプ容量をあらかじめ
設定することにより、ダンプ容量の削減を行うことがで
きる。
Further, when each adapter notifies the dump capacity, by checking the information to be dumped, it is possible to judge whether static information such as a program is to be dumped. it can.
That is, the dump capacity can be reduced by presetting the required minimum dump capacity.

【0011】[0011]

【実施例】図1は、本発明のダンプ処理方式に用いられ
るアダプタの実施例構成を示すブロック図である。な
お、ここに示すアダプタの構成は、本発明の実施に関す
る部分のみを示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment configuration of an adapter used in the dump processing system of the present invention. Note that the configuration of the adapter shown here shows only the part related to the implementation of the present invention.

【0012】図において、プロセッサ11の配下に、プ
ログラムが格納されるROM12,データが格納される
RAM13,上位の中央処理装置(図3,31)から起
動される容量表示コマンドを保持するコマンドレジスタ
14および中央処理装置に通知するダンプ容量を保持す
る容量表示レジスタ15が接続される。
In the figure, under the processor 11, a ROM 12 for storing a program, a RAM 13 for storing data, and a command register 14 for holding a capacity display command activated from a higher-level central processing unit (FIGS. 3 and 31). Also, a capacity display register 15 for holding the dump capacity notified to the central processing unit is connected.

【0013】以下、プロセッサ11における処理手順の
一例を示す図2を参照し、本実施例アダプタの動作につ
いて説明する。プロセッサ11は、コマンドレジスタ1
4に容量表示コマンドがセットされると、ROM12に
対してパリティチェックまたはサムチェックを行い、格
納されているプログラムが正常であるか否かを判定す
る。ROM12に対するチェックが正常と判定されたな
らば、RAM13の容量をダンプ容量として容量レジス
タ15にセットする。また、ROM12に対するチェッ
クが異常と判定されたならば、ROM12の容量とRA
M13の容量とを合わせたものをダンプ容量として容量
表示レジスタ15にセットする。
The operation of the adapter of this embodiment will be described below with reference to FIG. 2 showing an example of the processing procedure in the processor 11. The processor 11 uses the command register 1
When the capacity display command is set in 4, the ROM 12 is subjected to a parity check or a sum check to determine whether or not the stored program is normal. If the check on the ROM 12 is determined to be normal, the capacity of the RAM 13 is set as the dump capacity in the capacity register 15. If the ROM 12 is determined to be abnormal, the capacity of the ROM 12 and RA
A sum of the capacity of M13 and the capacity of M13 is set in the capacity display register 15 as a dump capacity.

【0014】このような構成により、上位の中央処理装
置は適当なタイミングで各アダプタに対して容量表示コ
マンドを発行すれば、各アダプタからダンプ容量を通知
してもらうことができる。すなわち、中央処理装置はア
ダプタが新規に実装された場合でも、そのアダプタのダ
ンプ容量を容易に入手することができる。
With such a configuration, the host central processing unit can be notified of the dump capacity from each adapter by issuing a capacity display command to each adapter at an appropriate timing. That is, the central processing unit can easily obtain the dump capacity of the adapter even when the adapter is newly installed.

【0015】また、各アダプタにおけるダンプ情報には
プログラムとデータがあるが、プログラムはROM12
に格納されているスタティックな情報であり、比較的信
頼性が高い。したがって、上述したダンプ容量の通知時
にROM12(プログラム)に異常がなければ、RAM
13(データ)のみの容量をダンプ容量とすることによ
り、ダンプ容量の大幅な削減を可能にすることができ
る。
Although the dump information in each adapter includes a program and data, the program is stored in the ROM 12
It is static information stored in and is relatively reliable. Therefore, if there is no abnormality in the ROM 12 (program) at the time of notifying the dump capacity described above, the RAM
By setting the capacity of only 13 (data) as the dump capacity, it is possible to significantly reduce the dump capacity.

【0016】[0016]

【発明の効果】以上説明したように本発明は、ダンプ処
理時におけるダンプ容量が各アダプタの状況に応じて適
宜制御できるので、大幅なダンプ容量の削減が可能とな
る。また、アダプタの増減あるいは変更に際しても柔軟
に対応することができ、特にアダプタが増えた場合にお
けるダンプ容量の削減効果は極めて大きい。
As described above, according to the present invention, the dump capacity at the time of dump processing can be appropriately controlled according to the situation of each adapter, so that the dump capacity can be significantly reduced. Further, it is possible to flexibly deal with the increase or decrease or change of the adapters, and the effect of reducing the dump capacity is extremely large especially when the number of the adapters increases.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のダンプ処理方式に用いられるアダプタ
の実施例構成を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment configuration of an adapter used in a dump processing system of the present invention.

【図2】プロセッサにおける処理手順の一例を示すフロ
ーチャートである。
FIG. 2 is a flowchart showing an example of a processing procedure in a processor.

【図3】情報処理装置の構成例を示すブロック図であ
る。
FIG. 3 is a block diagram illustrating a configuration example of an information processing device.

【符号の説明】[Explanation of symbols]

11 プロセッサ 12 ROM 13 RAM 14 コマンドレジスタ 15 容量表示レジスタ 31 中央処理装置(CPU) 32 入出力装置(I/O) 33 アダプタ 34 ディスク装置 35 ディスクコントローラ 36 バス 37 メモリ 11 processor 12 ROM 13 RAM 14 command register 15 capacity display register 31 central processing unit (CPU) 32 input / output device (I / O) 33 adapter 34 disk device 35 disk controller 36 bus 37 memory

Claims (1)

【特許請求の範囲】 【請求項1】 入出力装置を制御する複数のアダプタ
と、 前記各アダプタのメモリ領域からそれぞれ所定のダンプ
容量に応じてダンプ処理を行う制御装置とを備えた情報
処理装置において、 前記各アダプタは、前記制御装置からの制御に応じて、
ダンプ対象となる情報をチェックして必要とするダンプ
容量を制御装置に通知するダンプ容量通知手段を備え、 前記制御装置は、前記各アダプタから通知されたダンプ
容量に応じてダンプ処理を実行する構成であることを特
徴とするダンプ処理方式。
Claim: What is claimed is: 1. An information processing apparatus comprising: a plurality of adapters for controlling an input / output device; and a controller for performing a dump process from a memory area of each adapter according to a predetermined dump capacity. In, each of the adapters, according to the control from the control device,
A configuration in which a dump capacity notifying unit that checks the information to be dumped and notifies the required dump capacity to the control device is provided, and the control device executes the dump processing according to the dump capacity notified from each adapter. A dump processing method characterized in that
JP3172083A 1991-07-12 1991-07-12 Dump processing system Pending JPH0520136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3172083A JPH0520136A (en) 1991-07-12 1991-07-12 Dump processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3172083A JPH0520136A (en) 1991-07-12 1991-07-12 Dump processing system

Publications (1)

Publication Number Publication Date
JPH0520136A true JPH0520136A (en) 1993-01-29

Family

ID=15935224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3172083A Pending JPH0520136A (en) 1991-07-12 1991-07-12 Dump processing system

Country Status (1)

Country Link
JP (1) JPH0520136A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7519779B2 (en) 2002-08-26 2009-04-14 International Business Machines Corporation Dumping using limited system address space

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7519779B2 (en) 2002-08-26 2009-04-14 International Business Machines Corporation Dumping using limited system address space

Similar Documents

Publication Publication Date Title
US7337367B2 (en) Management of memory controller reset
JPH0520136A (en) Dump processing system
US6088818A (en) Data read apparatus and data read method
JPH08202635A (en) Dma controller
JP2003150458A (en) Fault detector, fault detecting method, program and program recording medium
JP3231704B2 (en) Disk array device with data loss prevention function
JP2002244934A (en) Memory monitoring device and method
JPH1125006A (en) Memory tester
JPH0317760A (en) Data write confirming system
JP2770794B2 (en) Disk writing guarantee method
JPH0528056A (en) Memory device
JPH03211619A (en) Data processor
JPH02184926A (en) Main storage retracting system in computer system
JPH02166510A (en) Disk controller
JPH03132833A (en) Dump output system
JPH06274434A (en) Computer peripheral equipment and its control method
JPS62166451A (en) History analyzing device for logical unit
JPH08129513A (en) Recovery system for data transfer
JPH0319574B2 (en)
JPH04199445A (en) Microprogram load control system
JPH02234250A (en) Auxiliary device for memory test
JPH04125742A (en) Rom test and monitor processing system
JPH0628302A (en) Microprocessor device
JPH01197860A (en) Memory fault detecting circuit
JPH0480860A (en) Program loading system