JPH0519917A - 電力低消費システム - Google Patents
電力低消費システムInfo
- Publication number
- JPH0519917A JPH0519917A JP3197254A JP19725491A JPH0519917A JP H0519917 A JPH0519917 A JP H0519917A JP 3197254 A JP3197254 A JP 3197254A JP 19725491 A JP19725491 A JP 19725491A JP H0519917 A JPH0519917 A JP H0519917A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- low power
- event
- area
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【目的】 アプリケーション側でイベントを待つ場合に
おいても、システムでイベント待ち状態を検出し、電力
の消費をより低減することのできる電力低消費システム
を提供する。 【構成】 ＣＰＵ、リピートタイマ、割り込み機構、メ
モリ管理機構およびＲＡＭ、外部記憶装置を備えたコン
ピュータシステムにおいて、外部記憶装置からＲＡＭに
読み込まれたアプリケーションプログラムが動作してい
る状態で、タイマ割り込みおよびメモリ管理割り込みに
より、システムコールを使用しないイベント待ち状態に
なったことを検出し、低消費電力モードに移行する。
おいても、システムでイベント待ち状態を検出し、電力
の消費をより低減することのできる電力低消費システム
を提供する。 【構成】 ＣＰＵ、リピートタイマ、割り込み機構、メ
モリ管理機構およびＲＡＭ、外部記憶装置を備えたコン
ピュータシステムにおいて、外部記憶装置からＲＡＭに
読み込まれたアプリケーションプログラムが動作してい
る状態で、タイマ割り込みおよびメモリ管理割り込みに
より、システムコールを使用しないイベント待ち状態に
なったことを検出し、低消費電力モードに移行する。
Description
【０００１】
【産業上の利用分野】本発明は電力低消費システムに係
り、詳細には、パーソナルコンピュータ、ワードプロセ
ッサ、ＤＴＰ（デスクトップパブリッシング）等、ＣＰ
Ｕ（中央処理装置）を備えた各種電子機器の電力を低減
する電力低消費システムに関する。
り、詳細には、パーソナルコンピュータ、ワードプロセ
ッサ、ＤＴＰ（デスクトップパブリッシング）等、ＣＰ
Ｕ（中央処理装置）を備えた各種電子機器の電力を低減
する電力低消費システムに関する。
【０００２】
【従来の技術】従来のＣＰＵを利用したシステム、特に
電池を主電源としたシステムにおいて、電力の消費を低
減するための工夫がされたものがある。すなわち、シス
テムを構成するユニットの動作を監視して、一定時間以
上動作していないユニットの電源供給を停止する等によ
り、電源の消費を低減している。例えば、フロッピーデ
ィスク、プリンタ等を使用していない時にその電源供給
を停止する等が行われている。また、更に電力の消費を
低減するための方法として、ユニットが、ハードウェア
としては動作しているがソフトウェアとしては動作して
いない時に動作速度を低減させるという方法も考えられ
ている。例えば、ソフトウェアがキーボード入力待ち等
のように、イベント待ち状態になった際に、ＣＰＵの動
作速度を低減させる等が行われている。
電池を主電源としたシステムにおいて、電力の消費を低
減するための工夫がされたものがある。すなわち、シス
テムを構成するユニットの動作を監視して、一定時間以
上動作していないユニットの電源供給を停止する等によ
り、電源の消費を低減している。例えば、フロッピーデ
ィスク、プリンタ等を使用していない時にその電源供給
を停止する等が行われている。また、更に電力の消費を
低減するための方法として、ユニットが、ハードウェア
としては動作しているがソフトウェアとしては動作して
いない時に動作速度を低減させるという方法も考えられ
ている。例えば、ソフトウェアがキーボード入力待ち等
のように、イベント待ち状態になった際に、ＣＰＵの動
作速度を低減させる等が行われている。
【０００３】
【発明が解決しようとする課題】このように、従来の電
力低消費システムでは、ソフトウェアとして動作してい
ない状態を検出することが前提となっている。しかし、
現実にはその状態をシステムで完全に検出するのは困難
であった。すなわち、イベント待ち状態には、システム
側（ＯＳまたはＢＩＯＳ）でイベントを待つ場合と、ア
プリケーション側でイベントを待つ場合とがあり、シス
テムでイベント待ち状態を検出できるのは前者の場合で
あって、後者の場合には検出できなかった。従って、従
来の電力低消費システムでは、システム側でイベントを
待つ場合にのみ、ＣＰＵの動作を低減していたので、必
ずしも十分に電力を低減することができなかった。そこ
で、本発明の目的は、アプリケーション側でイベントを
待つ場合においても、システムでイベント待ち状態を検
出し、電力の消費をより低減することのできる電力低消
費システムを提供することにある。
力低消費システムでは、ソフトウェアとして動作してい
ない状態を検出することが前提となっている。しかし、
現実にはその状態をシステムで完全に検出するのは困難
であった。すなわち、イベント待ち状態には、システム
側（ＯＳまたはＢＩＯＳ）でイベントを待つ場合と、ア
プリケーション側でイベントを待つ場合とがあり、シス
テムでイベント待ち状態を検出できるのは前者の場合で
あって、後者の場合には検出できなかった。従って、従
来の電力低消費システムでは、システム側でイベントを
待つ場合にのみ、ＣＰＵの動作を低減していたので、必
ずしも十分に電力を低減することができなかった。そこ
で、本発明の目的は、アプリケーション側でイベントを
待つ場合においても、システムでイベント待ち状態を検
出し、電力の消費をより低減することのできる電力低消
費システムを提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の電力低消
費システムでは、ＣＰＵ、リピートタイマ、割り込み機
構、メモリ管理機構およびＲＡＭ、外部記憶装置を備え
たコンピュータシステムにおいて、外部記憶装置からＲ
ＡＭに読み込まれたアプリケーションプログラムが動作
している状態で、タイマ割り込みおよびメモリ管理割り
込みにより、システムコールを使用しないイベント待ち
状態になったことを検出し、低消費電力モードに移行す
る。請求項２記載の電力低消費システムでは、データ領
域への書込み頻度を検出し、書込み頻度が所定値よりも
低い場合にイベント待ちであると判断する。請求項３記
載の電力低消費システムでは、スタックポインタレジス
タの値からデータ領域を検出する。
費システムでは、ＣＰＵ、リピートタイマ、割り込み機
構、メモリ管理機構およびＲＡＭ、外部記憶装置を備え
たコンピュータシステムにおいて、外部記憶装置からＲ
ＡＭに読み込まれたアプリケーションプログラムが動作
している状態で、タイマ割り込みおよびメモリ管理割り
込みにより、システムコールを使用しないイベント待ち
状態になったことを検出し、低消費電力モードに移行す
る。請求項２記載の電力低消費システムでは、データ領
域への書込み頻度を検出し、書込み頻度が所定値よりも
低い場合にイベント待ちであると判断する。請求項３記
載の電力低消費システムでは、スタックポインタレジス
タの値からデータ領域を検出する。
【０００５】
【実施例】以下、本発明の電力低消費システムにおける
一実施例について図１ないし図６に基づいて詳細に説明
する。図１は電力低消費システムの構成を表したもので
ある。図１に示すように、電力低消費システムは各種制
御を行うＣＰＵ（中央処理装置）を備えており、次の各
部と接続されている。
一実施例について図１ないし図６に基づいて詳細に説明
する。図１は電力低消費システムの構成を表したもので
ある。図１に示すように、電力低消費システムは各種制
御を行うＣＰＵ（中央処理装置）を備えており、次の各
部と接続されている。
【０００６】クロック２：ＣＰＵ１の動作基本となるク
ロックを発生する。 バスコントローラ３：ＣＰＵ１と各部を接続するバスの
制御を行う。 メモリマネジメンとユニット４：ＲＯＭ（リード・オン
リ・メモリ）５とＲＡＭ（ランダム・アクセス・メモ
リ）６の制御を行い、ＣＰＵ１により指定された範囲の
アドレス空間に対して書き込み動作が行われた場合にそ
の旨をＣＰＵ１に通知するようになっている。ＲＯＭ５
にはシステムプログラム、文字フォント、日本語辞書等
の固定データ等が格納されており、ＲＡＭ６には可変デ
ータ、外部記憶装置から読みこまれたプログラム等が格
納されるようになっている。 ＬＣＤコントローラ７：ＣＰＵ１の指示に従って、ビデ
オＲＡＭ８に格納されているデータ内容を表示装置とし
てのＬＣＤ（液晶ディスプレイ）９に表示するようにな
っている。
ロックを発生する。 バスコントローラ３：ＣＰＵ１と各部を接続するバスの
制御を行う。 メモリマネジメンとユニット４：ＲＯＭ（リード・オン
リ・メモリ）５とＲＡＭ（ランダム・アクセス・メモ
リ）６の制御を行い、ＣＰＵ１により指定された範囲の
アドレス空間に対して書き込み動作が行われた場合にそ
の旨をＣＰＵ１に通知するようになっている。ＲＯＭ５
にはシステムプログラム、文字フォント、日本語辞書等
の固定データ等が格納されており、ＲＡＭ６には可変デ
ータ、外部記憶装置から読みこまれたプログラム等が格
納されるようになっている。 ＬＣＤコントローラ７：ＣＰＵ１の指示に従って、ビデ
オＲＡＭ８に格納されているデータ内容を表示装置とし
てのＬＣＤ（液晶ディスプレイ）９に表示するようにな
っている。
【０００７】これら各メモリ、ＲＯＭ５、ＲＡＭ６、ビ
デオＲＡＭ８のイメージを図２に示す。システムデータ
領域内には、図３に示すように、アプリケーション開始
アドレスを格納する第１領域２１、「スタックポイン
タ」レジスタの最小値を格納する第２領域２２、タイマ
割込み発生回数を格納する第３領域２３、指定アドレス
空間に対する書込み回数を格納する第４領域２４が設け
られている。
デオＲＡＭ８のイメージを図２に示す。システムデータ
領域内には、図３に示すように、アプリケーション開始
アドレスを格納する第１領域２１、「スタックポイン
タ」レジスタの最小値を格納する第２領域２２、タイマ
割込み発生回数を格納する第３領域２３、指定アドレス
空間に対する書込み回数を格納する第４領域２４が設け
られている。
【０００８】Ｉ／Ｏコントローラ１０：ＣＰＵ１と次の
各入出力装置間に配置され、各入出力装置の制御を行
う。 タイマ１１：ＣＰＵ１で指定された時間間隔をＣＰＵ１
に通知する。 キーボードコントローラ１２：各種入力キーが配置され
たキーボード１３の押下されたキーを検出して、ＣＰＵ
１に通知する。 シリアルコントローラ１４：シリアル入出力の制御を行
うコントローラで、入力装置であるシリアルマウス１５
から入力されるデータの入力制御を行う。 バラレルコントローラ１６：パラレル入力の制御を行う
コントローラで、出力装置であるパラレルプリンタ１７
に出力するデータの出力制御を行う。 フロッピーディスクコントローラ１８：外部記憶装置で
あるフロッピーディスクドライブ１９の制御を行う。
各入出力装置間に配置され、各入出力装置の制御を行
う。 タイマ１１：ＣＰＵ１で指定された時間間隔をＣＰＵ１
に通知する。 キーボードコントローラ１２：各種入力キーが配置され
たキーボード１３の押下されたキーを検出して、ＣＰＵ
１に通知する。 シリアルコントローラ１４：シリアル入出力の制御を行
うコントローラで、入力装置であるシリアルマウス１５
から入力されるデータの入力制御を行う。 バラレルコントローラ１６：パラレル入力の制御を行う
コントローラで、出力装置であるパラレルプリンタ１７
に出力するデータの出力制御を行う。 フロッピーディスクコントローラ１８：外部記憶装置で
あるフロッピーディスクドライブ１９の制御を行う。
【０００９】次に、本実施例によってシステム側でイベ
ント待ち状態を検出することができる原理について説明
する。図４はシステムプログラムの動作開始状態を表し
たものである。アプリケーションプログラムは外部記憶
装置からＲＡＭ６に読み込まれて、動作する。シングル
タスクのＯＳにおいて、任意の時点で動作しているのは
１タスクのみである。よって、図４に示す様に、システ
ムプログラムが動作するのは、アプリケーションプログ
ラムによってシステムコールが発行された時だけであ
る。つまり、アプリケーションがイベント待ちをしてい
る間は、システムプログラムは動作していないので、ア
プリケーション側でのイベント待ち状態を検知すること
ができない。
ント待ち状態を検出することができる原理について説明
する。図４はシステムプログラムの動作開始状態を表し
たものである。アプリケーションプログラムは外部記憶
装置からＲＡＭ６に読み込まれて、動作する。シングル
タスクのＯＳにおいて、任意の時点で動作しているのは
１タスクのみである。よって、図４に示す様に、システ
ムプログラムが動作するのは、アプリケーションプログ
ラムによってシステムコールが発行された時だけであ
る。つまり、アプリケーションがイベント待ちをしてい
る間は、システムプログラムは動作していないので、ア
プリケーション側でのイベント待ち状態を検知すること
ができない。
【００１０】図５は割り込み機構によって定期的にシス
テムプログラムを動作させる状態を表したものである。
この図に示すように、一般のコンピュータシステムで
は、割り込み機構を備えており、例えば、リピートタイ
マに所定の値を設定することによって、定期的にシステ
ムプログラムを動作させることができる。本実施例で
は、システムのタイマ割り込み処理タスクにおいて、ア
プリケーションのイベント待ち状態を検出するようにな
っている。その原理とアプリケーションプログラムの状
態は、次の通りである。 （１）イベント待ち状態でない場合は、頻繁にデータ領
域に対して書き込みが行われる。 （２）イベント待ち状態の場合は、スタック領域に対す
る書き込みが頻繁に行われる場合もあるが、データ領域
に対してはほとんど書き込みが行われない。 （３）コード領域に対する書き込みは、ほとんど行われ
ない。 よって、システムがアプリケーションに対して提供した
メモリ空間の中でデータ領域とスタック領域の境目のア
ドレスを検知する必要がある。本実施例においては、タ
イマ割り込み発生時の「スタックポインタ」レジスタの
最少値を求めることによって境目のアドレスを仮定す
る。
テムプログラムを動作させる状態を表したものである。
この図に示すように、一般のコンピュータシステムで
は、割り込み機構を備えており、例えば、リピートタイ
マに所定の値を設定することによって、定期的にシステ
ムプログラムを動作させることができる。本実施例で
は、システムのタイマ割り込み処理タスクにおいて、ア
プリケーションのイベント待ち状態を検出するようにな
っている。その原理とアプリケーションプログラムの状
態は、次の通りである。 （１）イベント待ち状態でない場合は、頻繁にデータ領
域に対して書き込みが行われる。 （２）イベント待ち状態の場合は、スタック領域に対す
る書き込みが頻繁に行われる場合もあるが、データ領域
に対してはほとんど書き込みが行われない。 （３）コード領域に対する書き込みは、ほとんど行われ
ない。 よって、システムがアプリケーションに対して提供した
メモリ空間の中でデータ領域とスタック領域の境目のア
ドレスを検知する必要がある。本実施例においては、タ
イマ割り込み発生時の「スタックポインタ」レジスタの
最少値を求めることによって境目のアドレスを仮定す
る。
【００１１】次に本実施例の動作を図６に従って説明す
る。 アプリケーションプログラム起動時 アプリケーションに対して提供するメモリ空間の開始ア
ドレスを図３に示すシステムデータの第１領域２１に、
終了アドレスを第２領域２２にそれぞれ設定する。ま
た、第３領域２３、第４領域２４を０に設定し、タイマ
割込み回数と指定アドレス空間に対する書込み回数をゼ
ロにする。そして、リピートタイマ１１をスタートさせ
る。 システムコール発生時 リピートタイマ１１をストップする。また、ＣＰＵ動作
速度が低速であれば、通常速度にする。第３領域２３、
第４領域２４を０に設定する。 システムコール終了時 リピートタイマ１１をスタートさせる。
る。 アプリケーションプログラム起動時 アプリケーションに対して提供するメモリ空間の開始ア
ドレスを図３に示すシステムデータの第１領域２１に、
終了アドレスを第２領域２２にそれぞれ設定する。ま
た、第３領域２３、第４領域２４を０に設定し、タイマ
割込み回数と指定アドレス空間に対する書込み回数をゼ
ロにする。そして、リピートタイマ１１をスタートさせ
る。 システムコール発生時 リピートタイマ１１をストップする。また、ＣＰＵ動作
速度が低速であれば、通常速度にする。第３領域２３、
第４領域２４を０に設定する。 システムコール終了時 リピートタイマ１１をスタートさせる。
【００１２】タイマ割り込み発生時
現時点での「スタックポインタ」レジスタの値が第３領
域２３のタイマ割込み発生回数よりも小さければ、第２
領域２２に書き込む。第３領域２３の値に「１」を加
え、その値がある既定値となる場合、第１領域２１、第
２領域２２の範囲のアドレス空間に対する書き込み動作
が行われたときにその旨を通知する様にメモリマネジメ
ントユニット４を設定する。また、第３領域２３の値が
ある既定値である場合、第４領域２４の値を検査し、指
定アドレス空間に対する書込み回数がある既定値以下で
あれば、ＣＰＵ１の動作速度を低減させ、第３領域２
３、第４領域２４を０に設定する。一方、指定アドレス
空間に対する書込み回数がある既定値以上であれば、Ｃ
ＰＵの動作速度を通常速度にする。 第１領域２１、第２領域２２の範囲のアドレス空間に
対する書込み発生時第４領域２４の値に１を加える。
域２３のタイマ割込み発生回数よりも小さければ、第２
領域２２に書き込む。第３領域２３の値に「１」を加
え、その値がある既定値となる場合、第１領域２１、第
２領域２２の範囲のアドレス空間に対する書き込み動作
が行われたときにその旨を通知する様にメモリマネジメ
ントユニット４を設定する。また、第３領域２３の値が
ある既定値である場合、第４領域２４の値を検査し、指
定アドレス空間に対する書込み回数がある既定値以下で
あれば、ＣＰＵ１の動作速度を低減させ、第３領域２
３、第４領域２４を０に設定する。一方、指定アドレス
空間に対する書込み回数がある既定値以上であれば、Ｃ
ＰＵの動作速度を通常速度にする。 第１領域２１、第２領域２２の範囲のアドレス空間に
対する書込み発生時第４領域２４の値に１を加える。
【００１３】なお、タイマ割り込みは、前述の様に、シ
ステムコールが発行されなくても定期的にシステムプロ
グラムを動作させられるという機能とともに、「スタッ
クポインタ検出時間」、「書き込み回数検出時間」を測
定するために用いられている。そのための変数領域が第
３領域２３である。
ステムコールが発行されなくても定期的にシステムプロ
グラムを動作させられるという機能とともに、「スタッ
クポインタ検出時間」、「書き込み回数検出時間」を測
定するために用いられている。そのための変数領域が第
３領域２３である。
【００１４】
【発明の効果】本発明のシステムにおいては、タイマ割
り込み、および、メモリ管理割り込みを使用して、アプ
リケーションプログラムがイベント待ち状態であること
を検知しているので、アプリケーションプログラムに特
別な処理を組み込むことなく電力の低消費化を実現する
ことが可能となる。
り込み、および、メモリ管理割り込みを使用して、アプ
リケーションプログラムがイベント待ち状態であること
を検知しているので、アプリケーションプログラムに特
別な処理を組み込むことなく電力の低消費化を実現する
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の電力低消費システムにおける一実施例
の構成図である。
の構成図である。
【図２】同上、電力低消費システムのメモリの構成を示
す概念図である。
す概念図である。
【図３】同上、メモリにおけるシステムデータ領域の構
成を示す概念図である。
成を示す概念図である。
【図４】システムプログラムの動作開始状態を示す状態
図である。
図である。
【図５】割り込み機構によって定期的にシステムプログ
ラムを動作させる状態を表したも状態図である。
ラムを動作させる状態を表したも状態図である。
【図６】イベント待ち状態を検出する動作を表す状態図
である。
である。
１ ＣＰＵ
２ クロック
５ ＲＯＭ
６ ＲＡＭ
１１ タイマ
Claims (3)
- 【請求項１】 ＣＰＵ、リピートタイマ、割り込み機
構、メモリ管理機構およびＲＡＭ、外部記憶装置を備え
たコンピュータシステムにおいて、 外部記憶装置からＲＡＭに読み込まれたアプリケーショ
ンプログラムが動作している状態で、タイマ割り込みお
よびメモリ管理割り込みにより、システムコールを使用
しないイベント待ち状態になったことを検出し、低消費
電力モードに移行することを特徴とする電力低消費シス
テム。 - 【請求項２】 データ領域への書込み頻度を検出し、書
込み頻度が所定値よりも低い場合にイベント待ちである
と判断することを特徴とする請求項１記載の電力低消費
システム。 - 【請求項３】 スタックポインタレジスタの値からデー
タ領域を検出することを特徴とする請求項２記載の電力
低消費システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197254A JP3047534B2 (ja) | 1991-07-11 | 1991-07-11 | 電力低消費システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197254A JP3047534B2 (ja) | 1991-07-11 | 1991-07-11 | 電力低消費システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0519917A true JPH0519917A (ja) | 1993-01-29 |
| JP3047534B2 JP3047534B2 (ja) | 2000-05-29 |
Family
ID=16371411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197254A Expired - Fee Related JP3047534B2 (ja) | 1991-07-11 | 1991-07-11 | 電力低消費システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047534B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378864B1 (ko) * | 1996-07-15 | 2003-05-17 | 칼소닉 칸세이 가부시끼가이샤 | 마이크로컴퓨터장치 |
| US8284625B2 (en) | 2004-01-30 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having memory blocks |
-
1991
- 1991-07-11 JP JP3197254A patent/JP3047534B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378864B1 (ko) * | 1996-07-15 | 2003-05-17 | 칼소닉 칸세이 가부시끼가이샤 | 마이크로컴퓨터장치 |
| US8284625B2 (en) | 2004-01-30 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having memory blocks |
| US8634266B2 (en) | 2004-01-30 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3047534B2 (ja) | 2000-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| US6088807A (en) | Computer system with low power mode invoked by halt instruction | |
| US6029249A (en) | Apparatus for reducing computer system power consumption | |
| US9383813B2 (en) | Dynamic control of reduced voltage state of graphics controller component of memory controller | |
| JP4249763B2 (ja) | コンピュータ・システム、及び、その性能・電力消費の管理をする方法 | |
| US7900076B2 (en) | Power management method for a pipelined computer system | |
| JP2880863B2 (ja) | サスペンド制御方法およびシステム | |
| US5632037A (en) | Microprocessor having power management circuitry with coprocessor support | |
| US5291604A (en) | Transparent system interrupts with automated halt state restart | |
| JPH05282082A (ja) | コンピュータシステムの節電制御装置 | |
| US5537656A (en) | Method and apparatus for a microprocessor to enter and exit a reduced power consumption state | |
| EP0770952A1 (en) | Power management in an information processing system | |
| JP3597282B2 (ja) | データ処理装置及びその方法 | |
| US5708816A (en) | Method and apparatus for interrupt management for low power PDA | |
| US5875348A (en) | Information processing system | |
| US6865684B2 (en) | Utilization-based power management of a clocked device | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JP3086032B2 (ja) | 電子装置およびそのパワー・マネージメント・コントロール方法 | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| GB2259166A (en) | Transparent system interrupts with automatic input/output trap restart | |
| JP3058070B2 (ja) | 情報処理装置 | |
| JPH10207583A (ja) | マイクロプロセッサーの省電力モード・コントローラ | |
| JPH05303452A (ja) | 手書き入力付き計算機 | |
| JPH07319591A (ja) | コンピュータシステム | |
| JP3302149B2 (ja) | コンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |