JPH05198853A - Super conducting current control transistor - Google Patents
Super conducting current control transistorInfo
- Publication number
- JPH05198853A JPH05198853A JP4009027A JP902792A JPH05198853A JP H05198853 A JPH05198853 A JP H05198853A JP 4009027 A JP4009027 A JP 4009027A JP 902792 A JP902792 A JP 902792A JP H05198853 A JPH05198853 A JP H05198853A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- dielectric constant
- electrode
- channel region
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電気的信号を増幅ある
いはスイッチングするために使用される超伝導電流制御
トランジスタに関する。The present invention relates to superconducting current control transistors used to amplify or switch electrical signals.
【０００２】コンピュータに代表される情報処理用エレ
クトロニクス装置の分野においては、電気的信号を増幅
したり、スイッチングするトランジスタが重要な役割を
果たしており、これらのトランジスタの特性を向上させ
ることは、それを構成要素して使用するエレクトロニク
ス装置の特性を向上する上で第一義的に重要なことであ
る。In the field of information processing electronic devices typified by computers, transistors that amplify and switch electrical signals play an important role. Improving the characteristics of these transistors is important for improving them. It is of primary importance in improving the characteristics of the electronic device used as a component.
【０００３】特に、トランジスタのスイッチング速度の
向上は直接的に情報処理用エレクトロニクス装置の動作
速度の向上に結びついているため、従来から、トランジ
スタの動作を高速化するための種々の手段が提案されて
いるが、その基本になるのは素子寸法の小型化あるいは
縮小化である。In particular, since the improvement of the switching speed of the transistor is directly linked to the improvement of the operation speed of the electronic device for information processing, conventionally, various means for speeding up the operation of the transistor have been proposed. However, the basis of this is the miniaturization or miniaturization of the element size.
【０００４】素子の寸法を小型化すると、それに伴って
静電容量やインダクタンスが減少して動作の高速化に有
効であり、また、トランジスタ中のキャリアの走行距離
が短くなることによる高速化も期待できる。When the size of the element is reduced, the electrostatic capacity and the inductance are reduced accordingly, which is effective for speeding up the operation, and also the speeding up is expected by shortening the traveling distance of carriers in the transistor. it can.
【０００５】素子の寸法を極限まで小型化する上では、
超伝導材料の利用が有効であると考えられている。その
理由は、超伝導体材料の特徴である抵抗が零であること
を利用すれば、素子寸法の縮小による配線等の微細化に
伴って増加することになる配線やコンタクトの抵抗を完
全に零にできるからである。In miniaturizing the size of the element to the utmost,
The use of superconducting materials is believed to be effective. The reason is that by utilizing the fact that the resistance, which is a characteristic of superconductor materials, is zero, the resistance of wirings and contacts, which will increase with the miniaturization of wirings due to the reduction of the element size, will be completely zero. Because it can be done.
【０００６】そして、もしトランジスタを、従来から用
いられてきた半導体材料や酸化物材料だけでなく、金属
超伝導体材料あるいは酸化物超伝導体材料を用いて構成
することができれば、配線とトランジスタの間のコンタ
クト抵抗も零にでき、超伝導体材料を用いた配線との間
のプロセス的整合性も高いものとなり、この技術分野に
おいて有用であると考えられる。If the transistor can be formed using not only the conventionally used semiconductor material or oxide material but also metal superconductor material or oxide superconductor material, the wiring and transistor The contact resistance between them can be reduced to zero, and the process compatibility with the wiring using the superconductor material is also high, which is considered to be useful in this technical field.
【０００７】[0007]
【従来の技術】このような要求に応えるトランジスタと
して、電流を流す二つの電極、例えば、ソース電極とド
レイン電極を超伝導体材料とし、これらの二つの電極の
間に流れる超伝導電流を制御する超伝導トランジスタな
るものが提案されている。2. Description of the Related Art As a transistor which meets such a demand, two electrodes for flowing a current, for example, a source electrode and a drain electrode are made of a superconductor material, and a superconducting current flowing between these two electrodes is controlled. A superconducting transistor has been proposed.
【０００８】超伝導トランジスタにおいては、二つの超
伝導材料からなる電極の間のキャリアが走行する領域
（チャネル領域）の長さを充分に短くすることにより、
チャネル領域中に超伝導電流が流れるようになってい
る。In the superconducting transistor, the length of the region (channel region) in which carriers travel between the electrodes made of two superconducting materials is sufficiently shortened,
A superconducting current flows in the channel region.
【０００９】図８（Ａ），（Ｂ）は、従来の超伝導トラ
ンジスタの一例の説明図である。図８（Ａ）は従来の超
伝導トランジスタの概略構成図であり、図８（Ｂ）はそ
の電流電圧特性図である。この図において、９１はｐ−
Ｓｉ基板、９２はソース領域、９３はドレイン領域、９
４は超伝導ソース電極、９５は超伝導ドレイン電極、９
６は絶縁膜、９７はゲート電極である。FIGS. 8A and 8B are explanatory views of an example of a conventional superconducting transistor. FIG. 8A is a schematic configuration diagram of a conventional superconducting transistor, and FIG. 8B is a current-voltage characteristic diagram thereof. In this figure, 91 is p-
Si substrate, 92 is a source region, 93 is a drain region, 9
4 is a superconducting source electrode, 95 is a superconducting drain electrode, and 9
Reference numeral 6 is an insulating film, and 97 is a gate electrode.
【００１０】この例の超伝導トランジスタにおいては図
８（Ａ）に示されているように、ｐ−Ｓｉ基板９１の表
面にｎ+ −Ｓｉからなるソース領域９２とドレイン領域
９３が形成され、これらの領域にＮｂからなる超伝導ソ
ース電極９４、および、超伝導ドレイン電極９５が形成
され、両電極間のチャネル領域上面に熱酸化によって厚
さ２００ÅのＳｉＯ2 絶縁膜９６が形成され、その上に
Ａｌからなるゲート電極９７が形成されている。In the superconducting transistor of this example, a source region 92 and a drain region 93 made of n + -Si are formed on the surface of a p-Si substrate 91, as shown in FIG. Area, a superconducting source electrode 94 and a superconducting drain electrode 95 made of Nb are formed, and a SiO 2 insulating film 96 having a thickness of 200Å is formed on the upper surface of the channel region between the electrodes by thermal oxidation. A gate electrode 97 made of Al is formed.
【００１１】上記のＮｂからなる超伝導ソース電極９４
と超伝導ドレイン電極９５の間隔は１０００Åである。
この超伝導トランジスタの電流電圧特性の一例は図８
（Ｂ）に示されるとおりであり、横軸がソース電極とド
レイン電極の間の電圧、縦軸がソース電極とドレイン電
極の間の電流であるが、ゲート電圧の印加により超伝導
電流が制御されていることがわかる。The superconducting source electrode 94 made of the above Nb.
The distance between the superconducting drain electrode 95 and the superconducting drain electrode 95 is 1000Å.
An example of current-voltage characteristics of this superconducting transistor is shown in FIG.
As shown in (B), the horizontal axis is the voltage between the source electrode and the drain electrode, and the vertical axis is the current between the source electrode and the drain electrode. The superconducting current is controlled by the application of the gate voltage. You can see that
【００１２】[0012]
【発明が解決しようとする課題】しかし、上記の超伝導
トランジスタにおいては、ソース電極とドレイン電極の
間の電圧で数１００μＶの変化を生じさせるために必要
なゲート電圧の変化は数１００ｍＶの桁であり、電圧ゲ
インは得られないため、その応用範囲は極めて限定され
たものになっている。本発明は、超伝導トランジスタの
電圧ゲインを改善することを目的とする。However, in the above superconducting transistor, the change in gate voltage required to cause a change of several hundred μV in the voltage between the source electrode and the drain electrode is on the order of several hundred mV. However, since the voltage gain cannot be obtained, its application range is extremely limited. The present invention aims to improve the voltage gain of a superconducting transistor.
【００１３】[0013]
【課題を解決するための手段】本発明にかかる超伝導電
流制御トランジスタにおいては、前記の目的を達成する
ために、半導体的バンド構造をもつ高誘電率チャネル領
域の上に、誘電体バリア層を介して第１の超伝導電極を
形成し、この第１の超伝導電極と離間して誘電体バリア
層を介して第２の超伝導電極を形成し、この高誘電率チ
ャネル領域に直接あるいはバリア層を介して制御電極を
形成し、この第１の超伝導電極と第２の超伝導電極の間
隔を高誘電率チャネル領域を通して超伝導電流が流れ得
る程度に短くし、この高誘電率チャネル領域の誘電率を
誘電体バリア層の誘電率より高くした。In the superconducting current control transistor according to the present invention, in order to achieve the above object, a dielectric barrier layer is formed on a high dielectric constant channel region having a semiconductor band structure. To form a first superconducting electrode via the first superconducting electrode and a second superconducting electrode separated from the first superconducting electrode via a dielectric barrier layer. A control electrode is formed through the layer, and the distance between the first superconducting electrode and the second superconducting electrode is shortened to the extent that a superconducting current can flow through the high dielectric constant channel region. Has a higher dielectric constant than that of the dielectric barrier layer.
【００１４】この場合、高誘電率チャネル領域と制御電
極の間にキャリアの流れを阻止するバリア層を形成し、
このバリア層の誘電率を高誘電率チャネル領域と第１の
超伝導電極あるいは第２の超伝導電極の間に置かれた誘
電体バリア層の誘電率より大きくした。In this case, a barrier layer for blocking the flow of carriers is formed between the high dielectric constant channel region and the control electrode,
The dielectric constant of this barrier layer was made larger than that of the dielectric barrier layer placed between the high dielectric constant channel region and the first superconducting electrode or the second superconducting electrode.
【００１５】また、この場合、高誘電率チャネル領域
を、絶縁性基板の上に形成された薄膜によって構成し
た。Further, in this case, the high dielectric constant channel region is constituted by a thin film formed on the insulating substrate.
【００１６】また、この場合、制御電極を、高誘電率チ
ャネル領域を構成する材料に不純物を導入するか、高誘
電率チャネル領域を構成する材料の組成を化学量論値か
らずらすことによって導電性を付与することによって形
成した。In this case, the control electrode is made conductive by introducing impurities into the material forming the high dielectric constant channel region or by shifting the composition of the material forming the high dielectric constant channel region from the stoichiometric value. Was formed by applying.
【００１７】また、この場合、第１の超伝導電極と第２
の超伝導電極を酸化物によって形成した。In this case, the first superconducting electrode and the second superconducting electrode
Of superconducting electrode of oxide.
【００１８】また、この場合、高誘電率チャネル領域を
Ｓｒ，Ｔｉ，Ｋ，Ｔａ，Ｓｎ，Ｚｒ，Ｎｂのいずれかを
含む酸化物によって構成した。In this case, the high dielectric constant channel region is made of an oxide containing any of Sr, Ti, K, Ta, Sn, Zr and Nb.
【００１９】[0019]
【作用】上記の従来技術が持つ問題点に解決する目的
で、まず従来提案されていた超伝導トランジスタにおい
て電圧ゲインが小さい理由を検討する。In order to solve the above-mentioned problems of the prior art, the reason why the voltage gain is small in the conventionally proposed superconducting transistor will be examined.
【００２０】図９（Ａ），（Ｂ）は、従来の超伝導トラ
ンジスタの一例の模式的エネルギバンド図である。この
図はキャリアが電子の場合に対するものであるが、キャ
リアが正孔の場合でも下記と同様の説明が可能である。FIGS. 9A and 9B are schematic energy band diagrams of an example of a conventional superconducting transistor. Although this figure is for the case where the carrier is an electron, the same explanation as below can be made even when the carrier is a hole.
【００２１】ここで検討する従来の超伝導トランジスタ
は、第１の超伝導電極であるソース超伝導電極（Ｓ）
と、ショットキバリア層（ＢＡ１）と、高誘電率チャネ
ル領域（ＣＨ）と、ショットキバリア層（ＢＡ２）と、
第２の超伝導電極であるコレクタ超伝導電極（Ｃ）が、
この順に接触するように配置され、中間の誘電体チャネ
ル層（ＣＨ）に制御電極であるゲート電極（Ｇ）を有す
る構成を有している。The conventional superconducting transistor studied here is the source superconducting electrode (S) which is the first superconducting electrode.
A Schottky barrier layer (BA1), a high dielectric constant channel region (CH), a Schottky barrier layer (BA2),
The collector superconducting electrode (C), which is the second superconducting electrode,
The gate electrode (G), which is a control electrode, is arranged in the middle dielectric channel layer (CH) so as to be in contact with each other in this order.
【００２２】この従来の超伝導トランジスタにおいて
は、図９（Ａ）にみられるように、キャリア（電子）
は、第１の超伝導電極であるソース超伝導電極（Ｓ）か
らショットキバリア層（ＢＡ１）をトンネルで通過して
高誘電率チャネル領域（ＣＨ）に注入され、再びショッ
トキバリア層（ＢＡ２）をトンネルで通過して第２の超
伝導電極であるコレクタ超伝導電極（Ｃ）に流れる。In this conventional superconducting transistor, as shown in FIG. 9A, carriers (electrons)
From the source superconducting electrode (S), which is the first superconducting electrode, is tunneled through the Schottky barrier layer (BA1) and is injected into the high dielectric constant channel region (CH). It passes through the tunnel and flows to the collector superconducting electrode (C) which is the second superconducting electrode.
【００２３】この状態でゲート電極（Ｇ）に電圧を印加
すると、図９（Ｂ）に示されるように、高誘電率チャネ
ル領域（ＣＨ）のポテンシャルが変化し、高誘電率チャ
ネル領域（ＣＨ）のキャリア（電子）濃度が変化する。When a voltage is applied to the gate electrode (G) in this state, the potential of the high dielectric constant channel region (CH) changes, as shown in FIG. 9B, and the high dielectric constant channel region (CH). The carrier (electron) concentration of changes.
【００２４】そして、このキャリア（電子）濃度の変化
およびポテンシャル変化に伴って、高誘電率チャネル領
域（ＣＨ）中の超伝導コヒーレンス長が変化し、超伝導
ソース電極（Ｓ）から超伝導ドレイン電極（Ｄ）に、シ
ョットキバリア層（ＢＡ１），（ＢＡ２）を通り、高誘
電率チャネル領域（ＣＨ）を通過して流れる超伝導電流
が変調される。The superconducting coherence length in the high-dielectric-constant channel region (CH) changes with the change of the carrier (electron) concentration and the change of potential, and the superconducting source electrode (S) changes to the superconducting drain electrode. In (D), the superconducting current flowing through the Schottky barrier layers (BA1) and (BA2) and the high dielectric constant channel region (CH) is modulated.
【００２５】ここで、高誘電率チャネル領域（ＣＨ）を
流れる電流は超伝導ソース電極（Ｓ）から高誘電率チャ
ネル領域（ＣＨ）へのキャリア注入で決まる。今、超伝
導ソース電極（Ｓ）を接地して電位の基準にすると、キ
ャリア（電子）の注入量は基本的には高誘電率チャネル
領域（ＣＨ）の電位で決定され、電流は高誘電率チャネ
ル領域（ＣＨ）の電位の関数となる。Here, the current flowing through the high dielectric constant channel region (CH) is determined by the carrier injection from the superconducting source electrode (S) into the high dielectric constant channel region (CH). Now, when the superconducting source electrode (S) is grounded and used as a potential reference, the injection amount of carriers (electrons) is basically determined by the potential of the high dielectric constant channel region (CH), and the current has a high dielectric constant. It is a function of the potential of the channel region (CH).
【００２６】この高誘電率チャネル領域（ＣＨ）の電位
を決定するのは、ゲート電極（Ｇ）に加える電圧と超伝
導ドレイン電極（Ｄ）に加える電圧である。したがっ
て、電圧ゲインは、ゲート電極（Ｇ）の電位が高誘電率
チャネル領域（ＣＨ）の電位に与える影響の大きさと、
超伝導ドレイン電極（Ｄ）の電位が高誘電率チャネル領
域（ＣＨ）の電位に与える影響の大きさの比で決定され
る。The potential of the high dielectric constant channel region (CH) is determined by the voltage applied to the gate electrode (G) and the voltage applied to the superconducting drain electrode (D). Therefore, the voltage gain is the magnitude of the influence of the potential of the gate electrode (G) on the potential of the high dielectric constant channel region (CH),
It is determined by the ratio of the magnitude of the influence of the potential of the superconducting drain electrode (D) on the potential of the high dielectric constant channel region (CH).
【００２７】一般に超伝導トランジスタでは、超伝導電
流を流すために、超伝導ソース電極と超伝導ドレイン電
極の間隔が極めて短くなっている。このため、高誘電率
チャネル領域の電位に対する超伝導ドレイン電極の電位
の影響が通常の電界効果トランジスタに比べて極めて大
きくなってしまう。これが超伝導トランジスタで電圧ゲ
インが得られない最大の理由である。Generally, in a superconducting transistor, the superconducting source electrode and the superconducting drain electrode have a very short distance in order to pass a superconducting current. Therefore, the influence of the potential of the superconducting drain electrode on the potential of the high-dielectric-constant channel region becomes extremely large as compared with that of a normal field effect transistor. This is the main reason why voltage gain cannot be obtained with superconducting transistors.
【００２８】このような問題は、超伝導ソース電極およ
び超伝導ドレイン電極の電位が高誘電率チャネル領域の
電位に及ぼす影響を小さくすることによって解決するこ
とができる。その目的にそって超伝導ソース電極と超伝
導ドレイン電極は、前記のように、通常はショットキバ
リアによって誘電体チャネル領域から隔てられている。Such a problem can be solved by reducing the influence of the potentials of the superconducting source electrode and the superconducting drain electrode on the potential of the high dielectric constant channel region. For that purpose, the superconducting source electrode and the superconducting drain electrode are, as mentioned above, usually separated from the dielectric channel region by a Schottky barrier.
【００２９】ところが、このショットキバリアは、高誘
電率チャネル領域が高濃度にドーピングされている場合
は薄くなるため、静電容量が大きくなり、超伝導ソース
電極と超伝導ドレイン電極の電位が、高誘電率チャネル
領域の電位に及ぼす影響が大きくなってしまう。However, this Schottky barrier becomes thin when the high-dielectric-constant channel region is heavily doped, so that the capacitance becomes large and the potentials of the superconducting source electrode and the superconducting drain electrode are high. The influence on the electric potential of the dielectric constant channel region becomes large.
【００３０】このショットキバリアを、他の誘電体によ
るバリア層に置き換えれば静電容量が小さくなってこの
問題が解決されるが、この際、ゲート電極に加えた電圧
により超伝導ソース電極と超伝導ドレイン電極の間の高
誘電率チャネル領域の電位を効率よく変化するために
は、高誘電率チャネル領域自体の誘電率が高いことが望
ましい。そこで、高誘電率チャネル領域の誘電率を高く
し、バリア層の誘電率を低くすることが望ましい。If this Schottky barrier is replaced with a barrier layer made of another dielectric material, the electrostatic capacity will be reduced and this problem will be solved. At this time, however, the voltage applied to the gate electrode causes the superconducting source electrode and the superconducting electrode to conduct. In order to efficiently change the potential of the high dielectric constant channel region between the drain electrodes, it is desirable that the high dielectric constant channel region itself has a high dielectric constant. Therefore, it is desirable to increase the dielectric constant of the high dielectric constant channel region and decrease the dielectric constant of the barrier layer.
【００３１】図１（Ａ），（Ｂ）は、本発明の超伝導電
流制御トランジスタの原理説明図である。図１（Ａ）は
本発明の超伝導電流制御トランジスタの概略構成を示し
たものであり、図１（Ｂ）はこの超伝導電流制御トラン
ジスタの超伝導ソース電極から超伝導ドレイン電極まで
に超伝導のオーダパラメータの絶対値がどのように変化
しているかを模式的に示したものである。この図におい
て、１は超伝導ソース電極、２は高誘電率チャネル領
域、３は超伝導ドレイン電極、４はゲート電極、５，６
はバリア層である。1A and 1B are explanatory views of the principle of the superconducting current control transistor of the present invention. FIG. 1 (A) shows a schematic configuration of a superconducting current control transistor of the present invention, and FIG. 1 (B) shows a superconducting source electrode to a superconducting drain electrode of the superconducting current control transistor. 2 schematically shows how the absolute value of the order parameter of is changing. In this figure, 1 is a superconducting source electrode, 2 is a high dielectric constant channel region, 3 is a superconducting drain electrode, 4 is a gate electrode, and 5 and 6.
Is a barrier layer.
【００３２】この超伝導電流制御トランジスタは、金属
超伝導体あるいは酸化物超伝導体などの導電性領域であ
る超伝導ソース電極１と、半導体的バンド構造をもつ高
誘電率チャネル領域２、金属超伝導体あるいは酸化物超
伝導体などの導電性領域である超伝導ドレイン電極３
が、キャリアの流れに対してトンネルバリアとして働く
薄い絶縁体層からなるバリア層５，６を介して接合さ
れ、高誘電率チャネル領域２に導電性をもつゲート電極
４が形成されている。This superconducting current control transistor comprises a superconducting source electrode 1 which is a conductive region such as a metal superconductor or an oxide superconductor, a high dielectric constant channel region 2 having a semiconductor band structure, and a metal superconductor. Superconducting drain electrode 3 which is a conductive region such as a conductor or an oxide superconductor
However, the gate electrode 4 having conductivity is formed in the high-dielectric-constant channel region 2 by being joined to each other through the barrier layers 5 and 6 made of thin insulator layers that act as a tunnel barrier against the flow of carriers.
【００３３】図１（Ｂ）は、この超伝導電流制御トラン
ジスタの超伝導ソース電極１から超伝導ドレイン電極３
までに、超伝導のオーダパラメタの絶対値｜Ψ｜がどの
ように変化しているかを模式的に示したものである。FIG. 1B shows a superconducting source electrode 1 to a superconducting drain electrode 3 of this superconducting current control transistor.
Up to here, it schematically shows how the absolute value | Ψ | of the superconducting order parameter changes.
【００３４】超伝導ソース電極１、あるいは超伝導ドレ
イン電極３から、位相の揃った電子が高誘電率チャネル
領域２に移動するから、いわゆる近接効果で高誘電率チ
ャネル領域２にも有限のオーダパラメタが発生してい
る。このオーダパラメタの大きさは超伝導ソース電極１
あるいは超伝導ドレイン電極３から離れるに従って小さ
くなるが、高誘電率チャネル領域２のコヒーレンス長程
度の減衰距離をもっている。Since the electrons in phase move from the superconducting source electrode 1 or the superconducting drain electrode 3 to the high dielectric constant channel region 2, a finite order parameter is also applied to the high dielectric constant channel region 2 due to the so-called proximity effect. Is occurring. The magnitude of this order parameter is the superconducting source electrode 1
Alternatively, the distance becomes smaller as the distance from the superconducting drain electrode 3 increases, but the attenuation distance is about the coherence length of the high dielectric constant channel region 2.
【００３５】もし高誘電率チャネル領域２の長さをこの
コヒーレンス長と同程度まで短くすることができれば、
オーダパラメタの減衰が充分小さく、超伝導ソース電極
１と超伝導ドレイン電極３の間を超伝導電流が流れるこ
とがてきる。If the length of the high dielectric constant channel region 2 can be shortened to the same extent as this coherence length,
The attenuation of the order parameter is sufficiently small, and a superconducting current may flow between the superconducting source electrode 1 and the superconducting drain electrode 3.
【００３６】本発明の超伝導電流制御トランジスタにお
いては、電圧ゲインの減少を防ぎながら超伝導ソース電
極１と超伝導ドレイン電極３の距離を短くすることがで
きるため、大きな超伝導電流を制御することが可能にな
る。In the superconducting current control transistor of the present invention, since the distance between the superconducting source electrode 1 and the superconducting drain electrode 3 can be shortened while preventing a decrease in voltage gain, it is possible to control a large superconducting current. Will be possible.
【００３７】また、本発明の超伝導電流制御トランジス
タにおいては、高誘電率チャネル領域２と超伝導ソース
電極１、および、超伝導ドレイン電極３の間に高誘電率
チャネル領域２より誘電率が低いバリア層５，６が置か
れるため、超伝導ソース電極１と超伝導ドレイン電極３
が高誘電率チャネル領域２の電位に与える影響を、ゲー
ト電極４が与える影響より小さくすることができる。In the superconducting current control transistor of the present invention, the dielectric constant between the high dielectric constant channel region 2 and the superconducting source electrode 1 and the superconducting drain electrode 3 is lower than that of the high dielectric constant channel region 2. Since the barrier layers 5 and 6 are placed, the superconducting source electrode 1 and the superconducting drain electrode 3
Can have a smaller effect on the potential of the high dielectric constant channel region 2 than the effect on the gate electrode 4.
【００３８】そのため電圧ゲインを改善することができ
るとともに、電圧ゲインの低下を気にすることなく、超
伝導ソース電極１と超伝導ドレイン電極３の距離を充分
に小さくでき、その間の距離を高誘電率チャネル領域２
の超伝導コヒーレンス長と同程度まで小さくでき、大き
な超伝導電流を制御することができるという顕著な利点
がある。Therefore, the voltage gain can be improved, and the distance between the superconducting source electrode 1 and the superconducting drain electrode 3 can be made sufficiently small without worrying about the decrease of the voltage gain, and the distance between them can be made high dielectric constant. Rate channel area 2
It has a remarkable advantage that it can be made as small as the superconducting coherence length of, and a large superconducting current can be controlled.
【００３９】[0039]
【実施例】以下、本発明の実施例を説明する。EXAMPLES Examples of the present invention will be described below.
【００４０】（第１実施例）図２は、第１実施例の超伝
導電流制御トランジスタの構成図である。この図におい
て、１１はＳｒＴｉＯ3 基板、１２，１４はＳｉＯ2 バ
リア層、１３はＮｂソース電極、１５はＮｂドレイン電
極、１６はＳｉＯ2 絶縁層、１７はＮｂソース配線、１
８はＮｂドレイン配線、１９はＮｂゲート電極である。(First Embodiment) FIG. 2 is a block diagram of a superconducting current control transistor of the first embodiment. In this figure, 11 is an SrTiO 3 substrate, 12 and 14 are SiO 2 barrier layers, 13 is an Nb source electrode, 15 is an Nb drain electrode, 16 is an SiO 2 insulating layer, 17 is an Nb source wiring, 1
Reference numeral 8 is an Nb drain wiring, and 19 is an Nb gate electrode.
【００４１】この実施例の超伝導電流制御トランジスタ
においては、高い誘電率を有するＳｒＴｉＯ3 基板１１
の上に厚さ２ｎｍのＳｉＯ2 バリア層１２を介して厚さ
３００ｎｍのＮｂソース電極１３が形成され、このＮｂ
ソース電極１３と０．１μｍ隔離して、厚さ２ｎｍのＳ
ｉＯ2 バリア層１４を介して厚さ３００ｎｍのＮｂドレ
イン電極１５が形成され、その上に堆積されたＳｉＯ2
絶縁層１６のコンタクトホールをとおしてＮｂソース配
線１７とＮｂドレイン配線１８が形成され、ＳｒＴｉＯ
3 基板１１の他の側に直接Ｎｂゲート電極１９が形成さ
れている。In the superconducting current control transistor of this embodiment, the SrTiO 3 substrate 11 having a high dielectric constant is used.
A Nb source electrode 13 having a thickness of 300 nm is formed on the SiO 2 barrier layer 12 having a thickness of 2 nm.
Separated from the source electrode 13 by 0.1 μm, the S having a thickness of 2 nm
iO 2 Nb drain electrode 15 having a thickness of 300nm through the barrier layer 14 is formed, SiO 2 deposited thereon
The Nb source wiring 17 and the Nb drain wiring 18 are formed through the contact holes of the insulating layer 16, and SrTiO 3
3 The Nb gate electrode 19 is formed directly on the other side of the substrate 11.
【００４２】（第２実施例）図３は、第２実施例の超伝
導電流制御トランジスタの構成図である。この図におい
て、２１はＳｒＴｉＯ3 基板、２２，２４はＳｉＯ2 バ
リア層、２３はＮｂソース電極、２５はＮｂドレイン電
極、２６はＳｉＯ2 絶縁層、２７はＮｂソース配線、２
８はＮｂドレイン配線、２９はＴｉＯ2 バリア層、３０
はＮｂゲート電極である。(Second Embodiment) FIG. 3 is a block diagram of the superconducting current control transistor of the second embodiment. In this figure, 21 is an SrTiO 3 substrate, 22 and 24 are SiO 2 barrier layers, 23 is an Nb source electrode, 25 is an Nb drain electrode, 26 is an SiO 2 insulating layer, 27 is an Nb source wiring, 2
8 is Nb drain wiring, 29 is a TiO 2 barrier layer, 30
Is an Nb gate electrode.
【００４３】この実施例の超伝導電流制御トランジスタ
においては、高い誘電率を有するＳｒＴｉＯ3 基板２１
の上に厚さ２ｎｍのＳｉＯ2 バリア層２２を介して厚さ
３００ｎｍのＮｂソース電極２３が形成され、このＮｂ
ソース電極１３と０．１μｍ隔離して、厚さ２ｎｍのＳ
ｉＯ2 バリア層２４を介して厚さ３００ｎｍのＮｂドレ
イン電極２５が形成され、その上に堆積されたＳｉＯ2
絶縁層２６のコンタクトホールをとおしてＮｂソース配
線２７とＮｂドレイン配線２８が形成され、ＳｒＴｉＯ
3 基板２１の他の側に厚さ１０ｎｍ程度のＴｉＯ2 バリ
ア層２９を介してＮｂゲート電極３０が形成されてい
る。In the superconducting current control transistor of this embodiment, the SrTiO 3 substrate 21 having a high dielectric constant is used.
A Nb source electrode 23 having a thickness of 300 nm is formed on the SiO 2 barrier layer 22 having a thickness of 2 nm.
Separated from the source electrode 13 by 0.1 μm, the S having a thickness of 2 nm
iO 2 Nb drain electrode 25 having a thickness of 300nm through the barrier layer 24 is formed, SiO 2 deposited thereon
The Nb source wiring 27 and the Nb drain wiring 28 are formed through the contact holes of the insulating layer 26, and SrTiO 3
3 An Nb gate electrode 30 is formed on the other side of the substrate 21 via a TiO 2 barrier layer 29 having a thickness of about 10 nm.
【００４４】この実施例の超伝導電流制御トランジスタ
が第１実施例と異なるのは、チャネル層となるＳｒＴｉ
Ｏ3 基板２１とＮｂゲート電極３０の間にＴｉＯ2 バリ
ア層２９が挿入されていることである。このＴｉＯ2 バ
リア層２９は比誘電率が４００程度とＳｉＯ2 バリア層
の１０倍に達する高誘電率材料であるため、この層での
電圧降下が小さくなり電圧ゲインが大きくなる利点があ
る。また、このゲート電極３０側にＴｉＯ2 バリア層２
９を使用することにより、バイアス条件によらずゲート
電流をゼロにできる利点もある。The superconducting current control transistor of this embodiment is different from that of the first embodiment in that SrTi serving as a channel layer is formed.
That is, the TiO 2 barrier layer 29 is inserted between the O 3 substrate 21 and the Nb gate electrode 30. Since the TiO 2 barrier layer 29 is a high dielectric constant material having a relative dielectric constant of about 400, which is 10 times that of the SiO 2 barrier layer, there is an advantage that the voltage drop in this layer is small and the voltage gain is large. The TiO 2 barrier layer 2 is formed on the gate electrode 30 side.
The use of 9 has an advantage that the gate current can be zero regardless of the bias condition.
【００４５】（第３実施例）図４は、第３実施例の超伝
導電流制御トランジスタの構成図である。この図におい
て、３１はＬａＡｌＯ3 基板、３２はＮｂゲート電極、
３３はＳｒＴｉＯ3 層、３４，３６はＳｉＯ2 バリア
層、３５はＮｂソース電極、３７はＮｂドレイン電極、
３８はＳｉＯ2 絶縁層、３９はＮｂソース配線、４０は
Ｎｂドレイン配線、４１はＮｂゲート配線である。(Third Embodiment) FIG. 4 is a block diagram of the superconducting current control transistor of the third embodiment. In this figure, 31 is a LaAlO 3 substrate, 32 is an Nb gate electrode,
33 is an SrTiO 3 layer, 34 and 36 are SiO 2 barrier layers, 35 is an Nb source electrode, 37 is an Nb drain electrode,
38 is an SiO 2 insulating layer, 39 is an Nb source wiring, 40 is an Nb drain wiring, and 41 is an Nb gate wiring.
【００４６】この実施例の超伝導電流制御トランジスタ
においては、ＬａＡｌＯ3 基板３１の上に厚さ１００ｎ
ｍのＮｂゲート電極３２が形成され、その上に高い誘電
率を有する厚さ１μｍのＳｒＴｉＯ3 層３３が形成さ
れ、その上に厚さが２ｎｍのＳｉＯ2 バリア層３４を介
して厚さ２００ｎｍのＮｂソース電極３５が形成され、
このＮｂソース電極３５と０．１μｍ隔離して、厚さ２
ｎｍのＳｉＯ2 バリア層３６を介して厚さ２００ｎｍの
Ｎｂドレイン電極３７が形成され、その上に堆積された
ＳｉＯ2 絶縁層３８のコンタクトホールをとおしてＮｂ
ソース配線３９とＮｂドレイン配線４０とゲート配線４
１が形成されている。In the superconducting current control transistor of this embodiment, the thickness of 100 n is formed on the LaAlO 3 substrate 31.
Nb gate electrode 32 m is formed, the SrTiO 3 layer 33 having a thickness of 1μm with a high dielectric constant on are formed, the thickness of 200nm thickness thereon through a SiO 2 barrier layer 34 of 2nm The Nb source electrode 35 is formed,
This Nb source electrode 35 is separated by 0.1 μm to a thickness of 2
The Nb drain electrode 37 having a thickness of 200 nm is formed through the SiO 2 barrier layer 36 having a thickness of 2 nm, and Nb is deposited through the contact hole of the SiO 2 insulating layer 38 deposited on the Nb drain electrode 37.
Source wiring 39, Nb drain wiring 40, and gate wiring 4
1 is formed.
【００４７】この実施例の超伝導電流制御トランジスタ
が第１実施例と異なるのは、チャネル領域となるＳｒＴ
ｉＯ3 層３３とゲート電極となるＮｂ薄膜がＬａＡｌＯ
3 基板３１の上に堆積されている点である。この実施例
の利点は、第１実施例と異なり、複数の超伝導電流制御
トランジスタを同一基板上に集積化できることである。The superconducting current control transistor of this embodiment is different from that of the first embodiment in that SrT serving as a channel region is formed.
The iO 3 layer 33 and the Nb thin film to be the gate electrode are made of LaAlO.
3 The points are deposited on the substrate 31. The advantage of this embodiment is that, unlike the first embodiment, a plurality of superconducting current control transistors can be integrated on the same substrate.
【００４８】（第４実施例）図５は、第４実施例の超伝
導電流制御トランジスタの構成図である。この図におい
て、５１はＳｒＴｉＯ3 基板、５２，５４はＳｉＯ2 バ
リア層、５３はＮｂソース電極、５５はＮｂドレイン電
極、５６はＳｉＯ2 絶縁層、５７はＮｂソース配線、５
８はＮｂドレイン配線、５９はＴｉＯ2 バリア層、６０
はＳｒＴｉＯ3 ：Ｎｂゲート電極である。(Fourth Embodiment) FIG. 5 is a block diagram of a superconducting current control transistor of a fourth embodiment. In this figure, 51 is an SrTiO 3 substrate, 52 and 54 are SiO 2 barrier layers, 53 is an Nb source electrode, 55 is an Nb drain electrode, 56 is an SiO 2 insulating layer, 57 is an Nb source wiring, 5
8 is Nb drain wiring, 59 is a TiO 2 barrier layer, 60
Is a SrTiO 3 : Nb gate electrode.
【００４９】この実施例の超伝導電流制御トランジスタ
においては、高い誘電率を有するＳｒＴｉＯ3 基板５１
の上に厚さ２ｎｍのＳｉＯ2 バリア層５２を介して厚さ
３００ｎｍのＮｂソース電極５３が形成され、このＮｂ
ソース電極５３と０．１μｍ隔離して、厚さ２ｎｍのＳ
ｉＯ2 バリア層５４を介して厚さ３００ｎｍのＮｂドレ
イン電極５５が形成され、その上に堆積されたＳｉＯ2
絶縁層５６のコンタクトホールをとおしてＮｂソース配
線５７とＮｂドレイン配線５８が形成され、ＳｒＴｉＯ
3 基板５１の他の側にＴｉＯ2 バリア層５９を介してＮ
ｂを０．０５ｗｔ％ドープしたＳｒＴｉＯ3 ：Ｎｂゲー
ト電極６０が形成されている。In the superconducting current control transistor of this embodiment, the SrTiO 3 substrate 51 having a high dielectric constant is used.
A Nb source electrode 53 having a thickness of 300 nm is formed on the SiO 2 barrier layer 52 having a thickness of 2 nm.
Separated from the source electrode 53 by 0.1 μm, S having a thickness of 2 nm
iO 2 Nb drain electrode 55 having a thickness of 300nm through the barrier layer 54 is formed, SiO 2 deposited thereon
An Nb source wiring 57 and an Nb drain wiring 58 are formed through the contact holes of the insulating layer 56, and SrTiO 3 is formed.
3 through the TiO 2 barrier layer 59 to the other side of the substrate 51
A SrTiO 3 : Nb gate electrode 60 doped with 0.05 wt% of b is formed.
【００５０】この実施例の超伝導電流制御トランジスタ
が第２実施例と異なるのは、ゲート電極としてＳｒＴｉ
Ｏ3 ：Ｎｂが用いられていることであり、ＴｉＯ2 バリ
ア層５９の両側にＳｒＴｉＯ3 が配置されるため、Ｔｉ
Ｏ2 バリア層５９の材料とＳｒＴｉＯ3 との間のバンド
オフセットの値によらず、チャネル層の伝導帯の位置が
フェルミ面の近傍に来ることに起因して、この超伝導電
流制御トランジスタをオンするためのゲート電圧が極め
て小さい値となる利点を有する。The superconducting current control transistor of this embodiment differs from that of the second embodiment in that SrTi is used as a gate electrode.
O 3 : Nb is used, and SrTiO 3 is arranged on both sides of the TiO 2 barrier layer 59.
This superconducting current control transistor is turned on because the position of the conduction band of the channel layer is close to the Fermi surface regardless of the value of the band offset between the material of the O 2 barrier layer 59 and SrTiO 3. This has the advantage that the gate voltage for the operation is extremely small.
【００５１】（第５実施例）図６は、第５実施例の超伝
導電流制御トランジスタの構成図である。この図におい
て、６１はＳｒＴｉＯ3 基板、６２，６４はＹＡｌＯ3
バリア層、６３はＹＢａ2 Ｃｕ3 Ｏx ソース電極、６５
はＹＢａ2 Ｃｕ3 Ｏx ドレイン電極、６６はＹＡｌＯ3
絶縁層、６７はＹＢａ2 Ｃｕ3 Ｏx ソース配線、６８は
ＹＢａ2 Ｃｕ3 Ｏx ドレイン配線、６９はＹＡｌＯ3 バ
リア層、７０はＹＢａ2 Ｃｕ3 Ｏx ゲート電極である。(Fifth Embodiment) FIG. 6 is a block diagram of a superconducting current control transistor of a fifth embodiment. In this figure, 61 is a SrTiO 3 substrate, and 62 and 64 are YAlO 3.
Barrier layer, 63 is YBa 2 Cu 3 O x source electrode, 65
Is YBa 2 Cu 3 O x drain electrode, 66 is YAlO 3
An insulating layer, 67 is a YBa 2 Cu 3 O x source wiring, 68 is a YBa 2 Cu 3 O x drain wiring, 69 is a YAlO 3 barrier layer, and 70 is a YBa 2 Cu 3 O x gate electrode.
【００５２】この実施例の超伝導電流制御トランジスタ
においては、高い誘電率を有するＳｒＴｉＯ3 基板６１
の上に厚さ３ｎｍのＹＡｌＯ3 バリア層６２を介して厚
さ２００ｎｍのＹＢａ2 Ｃｕ3 Ｏx ソース電極６３が形
成され、このＹＢａ2 Ｃｕ3 Ｏx ソース電極６３と０．
１μｍ隔離して、厚さ３ｎｍのＹＡｌＯ3 バリア層６４
を介して厚さ２００ｎｍのＹＢａ2 Ｃｕ3 Ｏx ドレイン
電極６５が形成され、その上に堆積されたＹＡｌＯ3 絶
縁層６６のコンタクトホールをとおしてＹＢａ 2 Ｃｕ3
Ｏx 配線６７とＹＢａ2 Ｃｕ3 Ｏx ドレイン配線６８が
形成され、ＳｒＴｉＯ3 基板６１の他の側にＹＡｌＯ3
バリア層６９を介してＹＢａ2 Ｃｕ3 Ｏ x ゲート電極７
０が形成されている。Superconducting current control transistor of this embodiment
Has a high dielectric constant of SrTiO 33Board 61
On top of 3 nm thick YAlO3Thickness through the barrier layer 62
200nm YBa2Cu3OxSource electrode 63 is shaped
Made, this YBa2Cu3OxSource electrodes 63 and 0.
YAlO with a thickness of 3 nm separated by 1 μm3Barrier layer 64
200 nm thick YBa through2Cu3Oxdrain
An electrode 65 is formed and YAlO is deposited on it.3Absence
Through the contact hole of the edge layer 66, YBa 2Cu3
OxWiring 67 and YBa2Cu3OxDrain wiring 68
Formed, SrTiO3On the other side of the substrate 61, YAlO3
YBa through the barrier layer 692Cu3O xGate electrode 7
0 is formed.
【００５３】この実施例の超伝導電流制御トランジスタ
が第２実施例と異なるのは、超伝導ソース電極、超伝導
ドレイン電極、ソース配線、ドレイン配線、およびゲー
ト電極がＹＢａ2 Ｃｕ3 Ｏx で作られ、トンネルバリア
がＹＡｌＯ3 で作られている点である。The superconducting current control transistor of this embodiment differs from that of the second embodiment in that the superconducting source electrode, the superconducting drain electrode, the source wiring, the drain wiring, and the gate electrode are made of YBa 2 Cu 3 O x . That is, the tunnel barrier is made of YAlO 3 .
【００５４】この実施例は、これらの電極に酸化物高温
超伝導体を用いることにより、液体窒素温度（７７Ｋ）
で動作する超伝導電流制御トランジスタを実現できると
いう利点を有する。なお、バリア層６２、バリア層６
４、絶縁層６６にＹＡｌＯ3 を用いた理由は、ＳｉＯ2
を用いるとＹＢａ2 Ｃｕ3 Ｏx と反応して超伝導特性を
劣化するからである。In this example, by using an oxide high temperature superconductor for these electrodes, a liquid nitrogen temperature (77K) was obtained.
It has an advantage that a superconducting current control transistor that operates in the above can be realized. The barrier layer 62 and the barrier layer 6
4. The reason for using YAlO 3 for the insulating layer 66 is SiO 2
This is because if used, it reacts with YBa 2 Cu 3 O x and deteriorates the superconducting properties.
【００５５】（第６実施例）図７は、第６実施例の超伝
導電流制御トランジスタの構成図である。この図におい
て、７１はＫＴａ1-x Ｎｂx Ｏ3 基板、７２，７４はＹ
ＡｌＯ3 バリア層、７３はＹＢａ2 Ｃｕ3 Ｏx ソース電
極、７５はＹＢａ2 Ｃｕ3 Ｏx ドレイン電極、７６はＳ
ｉＯ2 絶縁層、７７はＹＢａ2 Ｃｕ3 Ｏx ソース配線、
７８はＹＢａ2 Ｃｕ3 Ｏx ドレイン配線、７９はＹＡｌ
Ｏ3 バリア層、８０はＹＢａ2 Ｃｕ3 Ｏx ゲート電極で
ある。(Sixth Embodiment) FIG. 7 is a block diagram of a superconducting current control transistor of a sixth embodiment. In this figure, 71 is a KTa 1-x Nb x O 3 substrate, and 72 and 74 are Y
AlO 3 barrier layer, 73 YBa 2 Cu 3 O x source electrode, 75 YBa 2 Cu 3 O x drain electrode, 76 S
iO 2 insulating layer, 77 is YBa 2 Cu 3 O x source wiring,
78 is YBa 2 Cu 3 O x drain wiring, 79 is YAl
The O 3 barrier layer 80 is a YBa 2 Cu 3 O x gate electrode.
【００５６】この実施例の超伝導電流制御トランジスタ
においては、高い誘電率を有するＫＴａ1-x Ｎｂx Ｏ3
基板７１の上に厚さ３ｎｍのＹＡｌＯ3 バリア層７２を
介して厚さ２００ｎｍのＹＢａ2 Ｃｕ3 Ｏx ソース電極
７３が形成され、このＹＢａ 2 Ｃｕ3 Ｏx ソース電極７
３と０．１μｍ隔離して、厚さ２ｎｍのＹＡｌＯ3 バリ
ア層７４を介して厚さ２００ｎｍのＹＢａ2 Ｃｕ3 Ｏx
ドレイン電極７５が形成され、その上に堆積されたＳｉ
Ｏ2 絶縁層７６のコンタクトホールをとおしてＹＢａ2
Ｃｕ3 Ｏx 配線７７とＹＢａ2 Ｃｕ3 Ｏx ドレイン配線
７８が形成され、ＫＴａ1-x Ｎｂx Ｏ3 基板６１の他の
側にＹＡｌＯ3 バリア層６９を介してＹＢａ2 Ｃｕ3 Ｏ
x ゲート電極７０が形成されている。Superconducting current control transistor of this embodiment
Has a high dielectric constant of KTa1-xNbxO3
3 nm thick YAlO on the substrate 713The barrier layer 72
Through 200 nm thick YBa2Cu3OxSource electrode
73 is formed, and this YBa 2Cu3OxSource electrode 7
2 nm thick YAlO separated from 3 and 0.1 μm3Bari
200 nm thick YBa through the layer 742Cu3Ox
The drain electrode 75 is formed, and Si deposited on the drain electrode 75 is formed.
O2YBa through the contact hole of the insulating layer 762
Cu3OxWiring 77 and YBa2Cu3OxDrain wiring
78 is formed and KTa1-xNbxO3Other of substrate 61
YAlO on the side3YBa through the barrier layer 692Cu3O
xThe gate electrode 70 is formed.
【００５７】この実施例の超伝導電流制御トランジスタ
においては、チャネル材料がＫＴａ 1-x Ｎｂx Ｏ3 であ
るため、この組成のＮｂの割合ｘを変えることにより誘
電率が最大となる温度を調節できることができ、例え
ば、液体窒素温度で誘電率が最大になるようにｘを調節
することにより、液体窒素温度で最大の電圧ゲインをも
つ超伝導電流制御トランジスタを設計することができ
る。因みに、ｘ＝０．０５のとき液体窒素温度での比誘
電率は数万に達する。Superconducting current control transistor of this embodiment
In, the channel material is KTa 1-xNbxO3And
Therefore, the amount of Nb in this composition can be changed by changing the ratio x.
It is possible to adjust the temperature at which the electrical conductivity becomes maximum,
For example, adjust x to maximize the dielectric constant at liquid nitrogen temperature.
To maximize the voltage gain at liquid nitrogen temperature.
Two superconducting current control transistors can be designed
It By the way, when x = 0.05, the relative induction at liquid nitrogen temperature
Electricity reaches tens of thousands.
【００５８】[0058]
【発明の効果】以上説明したように、本発明によれば、
ソース電極とドレイン電極の間隔を充分に小さくしても
電圧ゲインが得られ、制御できる超伝導電流を増加する
ことができる等の良好な特性を有する超伝導電流制御ト
ランジスタが得られ、この種のトランジスタの実用化の
推進に寄与するところが大きい。As described above, according to the present invention,
Even if the distance between the source electrode and the drain electrode is sufficiently small, a voltage gain can be obtained, and a superconducting current control transistor having good characteristics such as increasing the controllable superconducting current can be obtained. It greatly contributes to the promotion of practical use of transistors.
【図１】（Ａ），（Ｂ）は本発明の超伝導電流制御トラ
ンジスタの原理説明図である。1A and 1B are principle explanatory diagrams of a superconducting current control transistor of the present invention.
【図２】第１実施例の超伝導電流制御トランジスタの構
成図である。FIG. 2 is a configuration diagram of a superconducting current control transistor of the first embodiment.
【図３】第２実施例の超伝導電流制御トランジスタの構
成図である。FIG. 3 is a configuration diagram of a superconducting current control transistor of a second embodiment.
【図４】第３実施例の超伝導電流制御トランジスタの構
成図である。FIG. 4 is a configuration diagram of a superconducting current control transistor of a third embodiment.
【図５】第４実施例の超伝導電流制御トランジスタの構
成図である。FIG. 5 is a configuration diagram of a superconducting current control transistor of a fourth embodiment.
【図６】第５実施例の超伝導電流制御トランジスタの構
成図である。FIG. 6 is a configuration diagram of a superconducting current control transistor of a fifth embodiment.
【図７】第６実施例の超伝導電流制御トランジスタの構
成図である。FIG. 7 is a configuration diagram of a superconducting current control transistor of a sixth embodiment.
【図８】（Ａ），（Ｂ）は従来の超伝導トランジスタの
一例の説明図である。8A and 8B are explanatory views of an example of a conventional superconducting transistor.
【図９】（Ａ），（Ｂ）は従来の超伝導トランジスタの
一例の模式的エネルギバンド図である。9A and 9B are schematic energy band diagrams of an example of a conventional superconducting transistor.
１ 超伝導ソース電極 ２ 高誘電率チャネル領域 ３ 超伝導ドレイン電極 ４ ゲート電極 ５，６ バリア層 1 superconducting source electrode 2 high dielectric constant channel region 3 superconducting drain electrode 4 gate electrode 5, 6 barrier layer
Claims (7)
ネル領域と、該高誘電率チャネル領域の上に、誘電体バ
リア層を介して形成された第１の超伝導電極と、該第１
の超伝導電極と離間して誘電体バリア層を介して形成さ
れた第２の超伝導電極と、該高誘電率チャネル領域に直
接あるいはバリア層を介して形成された制御電極とから
なり、該第１の超伝導電極と第２の超伝導電極の間隔が
高誘電率チャネル領域を通して超伝導電流が流れうる程
度に短く選ばれており、該高誘電率チャネル領域の誘電
率が該誘電体バリア層の誘電率より高く選ばれているこ
とを特徴とする超伝導電流制御トランジスタ。1. A high dielectric constant channel region having a semiconductor band structure, a first superconducting electrode formed on the high dielectric constant channel region via a dielectric barrier layer, and the first superconducting electrode.
A second superconducting electrode that is formed apart from the superconducting electrode via a dielectric barrier layer, and a control electrode formed directly or through the barrier layer in the high dielectric constant channel region, The distance between the first superconducting electrode and the second superconducting electrode is selected short enough to allow a superconducting current to flow through the high dielectric constant channel region, and the dielectric constant of the high dielectric constant channel region is set to the dielectric barrier. A superconducting current control transistor, characterized in that it is chosen higher than the dielectric constant of the layer.
キャリアの流れを阻止するバリア層が介挿され、該バリ
ア層の誘電率が高誘電率チャネル領域と第１の超伝導電
極あるいは第２の超伝導電極の間に介挿された誘電体バ
リア層の誘電率より大きく選ばれていることを特徴とす
る請求項１記載の超伝導電流制御トランジスタ。2. A barrier layer for preventing carrier flow is interposed between the high dielectric constant channel region and the control electrode, and the barrier layer has a dielectric constant of the high dielectric constant channel region and the first superconducting electrode or the first superconducting electrode. 2. The superconducting current control transistor according to claim 1, wherein the superconducting current control transistor is selected to have a larger dielectric constant than that of the dielectric barrier layer interposed between the two superconducting electrodes.
上に形成された薄膜であることを特徴とする請求項１記
載の超伝導電流制御トランジスタ。3. The superconducting current control transistor according to claim 1, wherein the high dielectric constant channel region is a thin film formed on an insulating substrate.
成する材料に不純物を導入するか、あるいは、高誘電率
チャネル層を構成する材料の組成を化学量論値からずら
すことによって導電性を付与したものであることを特徴
とする請求項１記載の超伝導電流制御トランジスタ。4. The conductivity of the control electrode is improved by introducing impurities into the material forming the high dielectric constant channel region or by shifting the composition of the material forming the high dielectric constant channel layer from the stoichiometric value. The superconducting current control transistor according to claim 1, wherein the superconducting current control transistor is provided.
酸化物からなることを特徴とする請求項１記載の超伝導
電流制御トランジスタ。5. The superconducting current control transistor according to claim 1, wherein the first superconducting electrode and the second superconducting electrode are made of an oxide.
Ｋ，Ｔａ，Ｓｎ，Ｚｒ，Ｎｂのいずれかを含む酸化物で
あることを特徴とする請求項１記載の超伝導電流制御ト
ランジスタ。6. The high dielectric constant channel region comprises Sr, Ti,
The superconducting current control transistor according to claim 1, which is an oxide containing any of K, Ta, Sn, Zr, and Nb.
x Ｏ3 であり、この組成のＮｂの割合を変えることによ
り誘電率が最大となる温度を調節していることを特徴と
する請求項１記載の超伝導電流制御トランジスタ。7. The high dielectric constant channel region is KTa 1-x Nb.
x O 3, and the superconducting current control transistor of claim 1, wherein the dielectric constant is to adjust the temperature to a maximum by varying the proportion of Nb in the composition.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009027A JPH05198853A (en) | 1992-01-22 | 1992-01-22 | Super conducting current control transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009027A JPH05198853A (en) | 1992-01-22 | 1992-01-22 | Super conducting current control transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198853A true JPH05198853A (en) | 1993-08-06 |
Family
ID=11709178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4009027A Withdrawn JPH05198853A (en) | 1992-01-22 | 1992-01-22 | Super conducting current control transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198853A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8957415B2 (en) | 2012-05-21 | 2015-02-17 | Samsung Display Co., Ltd. | Thin film transistor and thin film transistor array panel including the same |
-
1992
- 1992-01-22 JP JP4009027A patent/JPH05198853A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8957415B2 (en) | 2012-05-21 | 2015-02-17 | Samsung Display Co., Ltd. | Thin film transistor and thin film transistor array panel including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0494580B1 (en) | Superconducting field-effect transistor with inverted MISFET structure and method for making the same | |
| US20040245582A1 (en) | Field effect transistor using vanadium dioxide layer as channel material and method of manufacturing the field effect transistor | |
| US3500137A (en) | Cryogenic semiconductor devices | |
| US5179426A (en) | Josephson device | |
| JPH05198853A (en) | Super conducting current control transistor | |
| JPH03228384A (en) | Superconducting element | |
| JPH0217943B2 (en) | ||
| JP2669576B2 (en) | Superconducting channel field effect device | |
| JP3126410B2 (en) | Semiconductor device | |
| US5528052A (en) | Superconductive-channel electric field-effect drive | |
| JP2867956B2 (en) | Superconducting transistor | |
| JPH05198854A (en) | Insulated channel type dielectric base transistor | |
| JPH05198855A (en) | Low voltage operated dielectric base transistor | |
| JP2941811B2 (en) | Superconducting transistor | |
| JPH04364781A (en) | Semiconductor device | |
| Doderer et al. | Charge transport in the normal state of electron-or hole-doped YBa 2 Cu 3 O 7− x | |
| JP3348249B2 (en) | Dielectric-based transistor | |
| JPH04361576A (en) | High dielectric constant oxide semiconductor device | |
| JP2614939B2 (en) | Superconducting element and fabrication method | |
| JP3212141B2 (en) | Superconducting element | |
| JP2597745B2 (en) | Superconducting element and fabrication method | |
| JPH08306973A (en) | Field effect superconductive transistor and its manufacture | |
| JPH065935A (en) | Superconductor device | |
| JPH04196184A (en) | Superconductor device | |
| DE202005019360U1 (en) | Field effect transistor comprising substrate, active layer, source and drain contact, and gate electrode in which electrical conductivity between source and drain electrodes can be varied |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |