JPH05182959A - Method of isolating semiconductor element utilizing local polyoxide - Google Patents

Method of isolating semiconductor element utilizing local polyoxide

Info

Publication number
JPH05182959A
JPH05182959A JP3330620A JP33062091A JPH05182959A JP H05182959 A JPH05182959 A JP H05182959A JP 3330620 A JP3330620 A JP 3330620A JP 33062091 A JP33062091 A JP 33062091A JP H05182959 A JPH05182959 A JP H05182959A
Authority
JP
Japan
Prior art keywords
film
oxide film
nitride film
polysilicon
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3330620A
Other languages
Japanese (ja)
Inventor
Kyu-Hong Lee
揆弘 李
Dae-Yong Kim
大容 金
Oshu Kin
泓株 金
Keisho Ri
炯燮 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019900021831A external-priority patent/KR930010985B1/en
Priority claimed from KR1019900021826A external-priority patent/KR940004252B1/en
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JPH05182959A publication Critical patent/JPH05182959A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE: To provide an element isolating method with good electric characteristics even for the isolation of a 0.5 μm design role essential to the development of a highly integrated element of >=16 M bits as one of isolating methods utilizing a silicon substrate by making good use of polysilicon and eliminating a bird's beak generated by a LOCOS method. CONSTITUTION: This is a method which uses polysilicon as a material of silicon at the time of oxidation so as to form oxide for element separation; and an oxide film 12 is grown on the silicon substrate 11 and a nitride film 13 is formed to form a nitride film pattern as well as the LOCOS method. After oxide grown by etching and oxidizing a polysilicon film 15 is etched to above the nitride film by utilizing an etching baking process, the nitride film and oxide film are etched similarly to the advance in the LOCOS process to form the oxide for element separation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子の隔離方法
に関し、特に、ポリシリコンを利用してロコス(LOC
OS:Local oxidation of sil
icon)方法で発生するバーズビーク(Bird’s
beak鳥の嘴形状)の大きさを減少して、酸化工程
時にシリコン基板に注入される不純物イオン等が酸化膜
により再分散されない電気的特性の良い素子を開発する
のに必要とするローカルポリ酸化物を利用した半導体素
子の隔離方法に関したものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for isolating a semiconductor device, and more particularly, it utilizes polysilicon to provide LOCOS.
OS: Local oxidation of sil
Bird's beak (Bird's)
Local poly-oxidation required to develop a device with good electrical characteristics, in which the size of the bird's beak shape) is reduced and the impurity ions etc. implanted into the silicon substrate during the oxidation process are not redispersed by the oxide film. The present invention relates to a method for isolating a semiconductor device using an object.

【0002】[0002]

【従来の技術】一般的に半導体の高集積化に関する研究
が進行されてゆくに従って、同一基板上に半導体素子を
分離する技術はチップ配列(Chip Array)上
で重要問題に遭遇している。
2. Description of the Related Art Generally, with the progress of research on high integration of semiconductors, a technique for separating semiconductor elements on the same substrate encounters an important problem on a chip array.

【0003】現在、64M DRAMを製造するのにお
いて、0.5μm以下まで素子間の分離を必要とし、こ
のような半導体素子を製造するためにLOCOS方法で
発生するバーズビーク(Bird’s beak)を減
少しなければならない。
Currently, in manufacturing a 64M DRAM, isolation between elements is required to 0.5 μm or less, and Bird's beak generated in the LOCOS method for manufacturing such a semiconductor element is reduced. Must.

【0004】これに従って、提案された素子隔離方法中
トレンチ(Trench)を利用した従来の隔離(Is
olation)方法は、開発初期に多くの関心が集中
されたし、現在も研究が進行されている。
Accordingly, in the proposed device isolation method, the conventional isolation (Is) using a trench is used.
a lot of interest was concentrated in the early stage of development, and research is still in progress.

【0005】然し、いままでも上記のトレンチ(Tre
nch)を利用する素子の隔離(Isolation)
方法等にはプロセス(Process)と電気的特性に
多くの問題が残っている。
However, the trench (Tr
nch) element isolation (Isolation)
Many problems remain in the method and the like in the process and electrical characteristics.

【0006】又、現在の提案する隔離(Isolati
on)方法等中で、16M DRAMに最も多く使用す
る隔離(Isolation)方法は、ロコス(LOC
OS)工程を改良した方法等である。
In addition, the presently proposed isolation (Isolati
On method, etc., the isolation method used most for 16M DRAM is LOCOS.
OS) process is improved.

【0007】然し、この平面を利用する製造工程で素子
に適用可能なる素子分離の限界は0.7μm程度であ
る。
However, the element isolation limit applicable to the element in the manufacturing process utilizing this plane is about 0.7 μm.

【0008】このために、本発明は、平面を利用する隔
離(Isolation)方法のひとつでポリシリコン
(Polysilicon)を利用してロコス(LOC
OS)方法で発生するバーズビーク(Bird’s b
eak)を除去し又、不純物の再分散(Redistr
ibution)を減少し、16Mbit以上の高集積
素子開発に必須的な0.5μm隔離(Isolatio
n)でも適用可能であり、ついでに電気的特性が良好な
素子隔離法を提供する。
To this end, the present invention is one of isolation methods using a plane, and utilizes polysilicon (LOCOS).
Bird's b generated by the OS method
eak) and redispersion of impurities (Redistr)
i.b.), which is essential for the development of highly integrated devices of 16 Mbit or more. 0.5 μm isolation (Isolatio)
n) is also applicable and, subsequently, an element isolation method having good electrical characteristics is provided.

【0009】本発明は、チップの面積を減少するのに容
易で、高集積化に適用可能なものである。
The present invention is easy to reduce the chip area and is applicable to high integration.

【0010】図2の(A)から(E)は、従来のロコス
(LOCOS)方法を利用する素子隔離方法を示す。図
2(A)はシリコン基板(1)上面に酸化膜(2)を所
定の厚さに形成して、その上に窒化膜(3)を所定の厚
さに形成する過程を示している。
2A to 2E show a device isolation method utilizing the conventional LOCOS method. FIG. 2A shows a process of forming an oxide film (2) with a predetermined thickness on the upper surface of a silicon substrate (1) and forming a nitride film (3) with a predetermined thickness on it.

【0011】図2(B)は上記の上に感光膜(4)を形
成してフォトリソグラフィー(Photolithog
raphy)工程を利用して窒化膜(3)のパターン
(Pattern)形成を示している。
FIG. 2B shows a photolithography (Photolithography) after forming a photosensitive film (4) on the above.
The pattern formation of the nitride film (3) is illustrated by using the (Raphy) process.

【0012】図2(C)はチャンネル停止(Chann
el stop)のための不純物(I2P)を注入させ
て酸化を実施する過程を示している。
FIG. 2C shows a channel stop (Channel).
The process of injecting an impurity (I 2 P) for el stop and performing oxidation is shown.

【0013】図2(D)は素子隔離酸化膜(5)を成長
する過程を示している。
FIG. 2D shows a process of growing the element isolation oxide film (5).

【0014】図2(E)は窒化膜(3)を蝕刻して尚酸
化膜(2)を蝕刻するのを形成した酸化膜(6)を示し
ている。
FIG. 2E shows an oxide film (6) formed by etching the nitride film (3) and etching the oxide film (2).

【0015】このような技術はUSP489736と4
965221等に記載されている。
Such a technique is described in US Pat.
965221 and the like.

【0016】[0016]

【発明が解決しようとする課題】上記の製造工程では、
チャンネルストップのための不純物が、酸化工程(Ox
idation process)中に化学ポテンシャ
ル(ChemicalPotential)を一致させ
るためにシリコン基板上に位置された酸化膜で、再分散
されるために、素子隔離のための電気的の特性が低下さ
れる。
In the above manufacturing process,
Impurities for channel stop are caused by the oxidation process (Ox
An oxide film located on the silicon substrate to match a chemical potential during the idation process is redistributed, and thus electrical characteristics for device isolation are deteriorated.

【0017】又、酸化膜上に所定パターンの窒化膜だけ
形成された状態で酸化工程が遂行されるために、バーズ
ビークが大きくなる。
Also, the bird's beak becomes large because the oxidation process is performed with only the nitride film having a predetermined pattern formed on the oxide film.

【0018】この様な工程は、高集積化が要求される6
4M DRAM以下の製造工程では、適用されない問題
点が発生する。
In such a process, high integration is required6
In a manufacturing process of 4M DRAM or less, there are problems that are not applied.

【0019】従って、本発明は、一般的なロコス(LO
COS)方法で発生されるバーズビーク(Bird’s
beak)の大きさを減少させて、同時に不純物の再
分散が無いようにして高集積化に要求するローカルポリ
酸化物を利用する製造方法を提供することをその目的と
する。
Accordingly, the present invention is directed to a general locos (LO
Bird's beak generated by the COS method
It is an object of the present invention to provide a manufacturing method using a local polyoxide required for high integration by reducing the size of (break) and at the same time preventing redispersion of impurities.

【0020】[0020]

【課題を解決するための手段】本発明の特徴に依れば、
半導体素子の隔離方法は、シリコン基板(11)上に酸
化膜(12)と窒化膜(13)を順に積層する工程と、
上記窒化膜(13)上に感光膜(14)を塗布した後フ
ォトリソグラフィー工程を利用して素子分離用酸化膜が
形成される部分上にある窒化膜を除去する工程と、チャ
ンネル阻止層を形成するために不純物を上記シリコン基
板(11)に注入する工程と、その上にポリシリコン膜
(15)を形成する工程と、ポリ酸化物を作るために上
記ポリシリコン膜(15)を酸化した後ポリ酸化膜(1
6)を形成する工程と、フィールド酸化膜(17)を形
成するために上記ポリ酸化膜(16)を窒化膜(13)
表面まで蝕刻して除去する工程と、上記窒化膜(13)
と酸化膜(12)を順に蝕刻して除去する工程とを含む
ことを特徴とする。
According to the features of the present invention,
A method for isolating a semiconductor device includes a step of sequentially stacking an oxide film (12) and a nitride film (13) on a silicon substrate (11),
Forming a channel block layer by applying a photoresist film (14) on the nitride film (13) and removing a nitride film on a portion where an oxide film for element isolation is formed by using a photolithography process; In order to implant impurities into the silicon substrate (11), forming a polysilicon film (15) thereon, and oxidizing the polysilicon film (15) to form a polyoxide. Poly oxide film (1
6) and a step of forming the field oxide film (17), the poly oxide film (16) is replaced with the nitride film (13).
Etching and removing even the surface, and the nitride film (13)
And a step of etching and removing the oxide film (12) in order.

【0021】本発明の他の特徴に依れば、上記不純物注
入工程で不純物注入領域にある酸化膜及び窒化膜の側壁
に酸化スペーサ(28)を形成した後不純物を注入して
半導体素子の隔離が出来る。
According to another feature of the present invention, in the impurity implanting step, oxide spacers (28) are formed on the sidewalls of the oxide film and the nitride film in the impurity implanting region, and then impurities are implanted to isolate the semiconductor device. Can be done.

【0022】具体的な工程を説明すれば、半導体素子の
隔離方法は、シリコン(21)上に酸化膜(22)と窒
化膜(23)を順に形成する工程と、上記窒化膜(2
3)上に所定パターンの感光膜(24)を形成した後素
子分離酸化膜が形成される上記シリコン基板(21)の
表面上にある窒化膜(23)と酸化膜(22)を除去す
る工程と、上記酸化膜(22)及び窒化膜(23)のエ
ッチに酸化膜スペーサ(28)を形成する工程と、チャ
ンネル阻止層を形成するために上記所定パターンの感光
膜を除去する後上記シリコン基板(21)内に不純物を
注入する工程と、上記パターン窒化膜と基板の露出部分
上にポリシリコン層(25)を形成する工程と、上記ポ
リシリコン層(25)をポリ酸化膜に作るために酸化し
並びにポリ酸化膜(26)を形成する工程と、上記ポリ
酸化膜(26)を窒化膜の上面まで蝕刻する工程及びフ
ィールド酸化膜を形成するために上記パターンの窒化膜
と酸化膜を順に蝕刻する工程とを含むことを特徴とす
る。
Explaining the specific steps, a method of isolating a semiconductor device is as follows: a step of sequentially forming an oxide film (22) and a nitride film (23) on silicon (21);
3) A step of removing the nitride film (23) and the oxide film (22) on the surface of the silicon substrate (21) on which a device isolation oxide film is formed after forming a photosensitive film (24) of a predetermined pattern on the surface. And a step of forming an oxide film spacer (28) in the etching of the oxide film (22) and the nitride film (23), and the silicon substrate after removing the photoresist film having the predetermined pattern to form a channel blocking layer. A step of injecting impurities into (21), a step of forming a polysilicon layer (25) on the exposed portion of the patterned nitride film and the substrate, and a step of forming the polysilicon layer (25) into a poly oxide film. The step of oxidizing and forming the poly oxide film (26), the step of etching the poly oxide film (26) to the upper surface of the nitride film, and the step of forming the field oxide film in order to form the field oxide film Eclipse Characterized in that it comprises a step of.

【0023】本発明の他の特徴に依れば、半導体素子の
隔離方法は、シリコン基板(41)上に酸化膜(42)
と緩衝用ポリシリコン膜(43)及び窒化膜(44)を
順に積層する工程と、上記窒化膜(44)上に感光膜
(45)を塗布した後フォトリソグラフィー工程を利用
して素子分離用酸化膜が形成する部分上にある窒化膜を
除去する工程と、チャンネル支持層を形成するために不
純物を上記シリコン基板(41)で注入する工程と、そ
の上にポリシリコン膜(46)を形成する工程と、ポリ
酸化物を作るために上記ポリシリコン膜(46)を酸化
した後ポリ酸化膜(47)を形成する工程と、フィール
ド酸化膜(48)を形成するために上記ポリ酸化膜(4
7)を窒化膜(44)表面まで蝕刻して除去する工程
と、上記窒化膜(44)とポリシリコン膜(43)及び
酸化膜(12)を順に蝕刻して除去する工程とを含む。
According to another aspect of the present invention, a method of isolating a semiconductor device is provided with an oxide film (42) on a silicon substrate (41).
And a buffering polysilicon film (43) and a nitride film (44) are sequentially stacked, and a photolithography process is performed after applying the photosensitive film (45) on the nitride film (44) to oxidize for device isolation. A step of removing the nitride film on the portion where the film is formed, a step of implanting impurities in the silicon substrate (41) to form a channel support layer, and a polysilicon film (46) formed thereon. A step of forming a polyoxide film (47) after oxidizing the polysilicon film (46) to form a polyoxide, and a step of forming the polyoxide film (4) to form a field oxide film (48).
7) a step of etching and removing the surface of the nitride film (44) and a step of sequentially etching and removing the nitride film (44), the polysilicon film (43) and the oxide film (12).

【0024】[0024]

【実施例】以下、添附図面に従って本発明の製造工程を
説明する。
The manufacturing process of the present invention will be described below with reference to the accompanying drawings.

【0025】図1(A)から(G)は、本発明の1実施
例の素子隔離方法を示す。図1(A)は、シリコン基板
(11)上に、酸化膜(12)を10〜100nm程度
の厚さで成長し、その上面に、窒化膜(3)を100〜
200nm程度の厚さで形成(deposit)する過
程を示している。
FIGS. 1A to 1G show an element isolation method according to an embodiment of the present invention. In FIG. 1A, an oxide film (12) is grown on a silicon substrate (11) to a thickness of about 10 to 100 nm, and a nitride film (3) is formed on the upper surface of the oxide film (3) to 100 to 100 nm.
It shows a process of forming with a thickness of about 200 nm.

【0026】図1(B)は、感光膜(Photores
ist)(14)を形成してフォトリソグラフィー(P
hotolithograph)工程を利用して形成す
る窒化膜(13)のパターン(Pattern)を示し
ている。
FIG. 1B shows a photosensitive film (Photores).
ist) (14) and photolithography (P
The pattern (Pattern) of the nitride film (13) formed using the photolithography process is shown.

【0027】図1(C)はチャンネルストップ(Cha
nnel Stop)に依る不純物(1E13−1E1
5)の注入を示している。
FIG. 1C shows a channel stop (Cha).
Impurities (1E13-1E1) due to nnel Stop
5) shows the injection.

【0028】図1(D)では、素子隔離のために素子隔
離酸化物を作るためにポリシリコン膜(Polysil
icon)(15)を100〜400nm程度の厚さで
形成する過程を示している。
In FIG. 1D, a polysilicon film (Polysil) is used to form an element isolation oxide for element isolation.
Ion) (15) is formed with a thickness of about 100 to 400 nm.

【0029】図1(E)は、ポリ酸化物(Poly o
xide)を製造するために、上記ポリシリコン(1
5)を酸化(Oxidation)した後、ポリ酸化膜
(16)を形成する過程を示している。
FIG. 1E shows a poly oxide (Poly o).
In order to manufacture xide), the polysilicon (1
5 shows a process of forming a poly oxide film (16) after oxidizing (5).

【0030】図1(F)は、ポリ酸化膜(16)を窒化
膜(13)上側までエッチングベーク(Etching
back)蝕刻を実施した後、素子隔離のためにフィ
ールド酸化膜(Field oxide)(17)を形
成する過程を示している。
In FIG. 1F, the poly oxide film 16 is etched and baked up to the upper side of the nitride film 13.
The process of forming a field oxide film (17) for device isolation after performing back etching is shown.

【0031】図1(G)は、窒化膜(3)と酸化膜(1
2)を順にエッチングした後の形態を示している。
FIG. 1G shows a nitride film (3) and an oxide film (1).
It shows the form after etching 2) in order.

【0032】上記で説明した実施例で、上記ポリシリコ
ン層(15)が上記パターン窒化膜(13)と上記酸化
膜(12)の露出部分に全部形成された後、酸化工程が
遂行されるために、酸化工程中に半導体基板に既に注入
された不純物イオン等が半導体基板の酸化膜又は、フィ
ールド領域に再拡散されることを防止するようになり、
素子隔離のための素子の電気的特性が改善されるだけで
なく、緩衝機能を有するポリシリコン層(15)にどん
なバーズビーク(Bird’s beak)の大きさを
減少することができる。
In the embodiment described above, the oxidation process is performed after the polysilicon layer 15 is entirely formed on the exposed portions of the patterned nitride film 13 and the oxide film 12. In addition, it becomes possible to prevent the impurity ions already implanted in the semiconductor substrate during the oxidation step from being re-diffused into the oxide film of the semiconductor substrate or the field region.
In addition to improving the electrical characteristics of the device for device isolation, the size of any Bird's beak in the polysilicon layer (15) having a buffer function can be reduced.

【0033】図3(A)から(G)は、本発明の第2実
施例の素子隔離方法を示す。図3(A)で、シリコン基
板(21)上に酸化膜(22)を10〜100nm程度
の厚さで成長して、その上面に窒化膜(23)を約10
0〜200nm程度の厚さで形成(deposit)す
ることを示している。
3A to 3G show an element isolation method according to the second embodiment of the present invention. In FIG. 3A, an oxide film (22) is grown on a silicon substrate (21) to a thickness of about 10 to 100 nm, and a nitride film (23) is formed on the upper surface of the oxide film (22) by about 10 nm.
It indicates that the film is formed with a thickness of about 0 to 200 nm.

【0034】図3(B)は、上記の上面に感光膜(2
4)を形成して、フォトリソグラフィー(Photol
ithography)工程を利用して、窒化膜(2
3)のパターン形成を示している。
In FIG. 3B, the photosensitive film (2
4) is formed, and photolithography (Photol
The nitride film (2
The pattern formation of 3) is shown.

【0035】図3(C)はポリシリコン(Polysi
licon)膜(25)の酸化進行中にシリコン基板
(1)の面が酸化することを防止するために窒化膜又
は、酸化膜の側面に酸化スペーサ(Oxide spa
cer)(28)を形成するチャンネルストップ(Ch
annel stop)のために不純物(1E13−1
E15)を注入する過程を示している。
FIG. 3C shows polysilicon (Polysi).
In order to prevent the surface of the silicon substrate (1) from being oxidized during the oxidation of the silicon film (25), an oxide spacer (Oxide spa) is formed on the side surface of the nitride film or the oxide film.
cer) (28) forming the channel stop (Ch
Impurities (1E13-1) due to annel stop
The process of injecting E15) is shown.

【0036】図3(D)は上記のポリシリコン膜約10
0〜400nm程度の厚さで塗布した後、このポリシリ
コン膜(26)をポリ酸化膜に作るために酸化させる。
FIG. 3D shows the above-mentioned polysilicon film of about 10
After being applied to a thickness of about 0 to 400 nm, this polysilicon film (26) is oxidized to form a poly oxide film.

【0037】このようにポリ酸化物(Poly oxi
de)を製造するためにポリシリコン(25)を酸化し
た後、図3(E)に図示されたようにポリ酸化膜(2
6)を塗布した後、蝕刻する過程を示したものである。
As described above, the poly oxide (Poly oxi)
After the polysilicon (25) is oxidized to manufacture de), a poly oxide film (2) is formed as shown in FIG.
6 shows a process of etching after applying 6).

【0038】図3(F)はポリ酸化膜(26)を窒化膜
(23)上側まで、エッチングベーク(etch ba
ck)実施後、素子隔離のためにフィールド酸化物(2
7)の形成を示している。
In FIG. 3F, the poly oxide film (26) is etched to the upper side of the nitride film (23) by etching bake.
ck), field oxide (2
7) shows the formation of 7).

【0039】上記で説明した第2実施例でポリシリコン
層(25)を形成する前に、酸化スペーサ(28)を形
成して、そして酸化を進行するために既に基板内に注入
された不純物イオンが再拡散されなく素子隔離のために
電気的特性が改善され又、バーズビーク(Bird’s
beak)の大きさを減少するだけでなく上記酸化ス
ペーサ依り半導体基板の表面が且つ酸化されるのを防止
することができる。
Prior to forming the polysilicon layer (25) in the second embodiment described above, the oxide spacers (28) are formed and the impurity ions already implanted in the substrate to proceed with the oxidation. Is not re-diffused, the electrical characteristics are improved due to device isolation, and Bird's Beak (Bird's
Not only can the size of the (break) be reduced, but also the surface of the semiconductor substrate can be prevented from being oxidized due to the oxidation spacer.

【0040】図4(A)から(G)は本発明の第3実施
例の素子隔離方法を示している。図4(A)は、シリコ
ン基板(41)上に酸化膜(42)を約10〜100n
m程度の厚さで成長して、その上面に緩衝用ポリシリコ
ン膜(43)を約50〜200nm程度に形成して、そ
の上に窒化膜(44)を約100〜200nm程度の厚
さで形成(deposit)する過程を示している。
FIGS. 4A to 4G show an element isolation method according to the third embodiment of the present invention. FIG. 4A shows that an oxide film (42) is formed on a silicon substrate (41) in an amount of about 10 to 100 n.
The growth is performed to a thickness of about m, a buffer polysilicon film (43) is formed on its upper surface to a thickness of about 50 to 200 nm, and a nitride film (44) is formed thereon to a thickness of about 100 to 200 nm. It shows a process of forming (deposit).

【0041】図4(B)は、窒化膜マスクを利用して窒
化膜(44)を蝕刻して、その上に感光膜(Photo
resist)を利用して、窒化膜(44)にパターン
形成を示している。
In FIG. 4B, a nitride film (44) is etched using a nitride film mask, and a photosensitive film (Photo) is formed thereon.
The pattern formation is shown in the nitride film (44) using the resist.

【0042】上記の過程は、ロコス(LOCOS)方法
と比較してみると、酸化膜(42)と窒化膜(44)間
にポリシリコン第1膜(43)が酸化中には緩衝に作用
する。
The above process is compared with the LOCOS method, and the first polysilicon film 43 acts as a buffer between the oxide film 42 and the nitride film 44 during the oxidation. ..

【0043】図4(C)は感光膜(45)除去してチャ
ンネルストップ(ChannelStop)のために不
純物(1E13−1E15)注入を示している。
FIG. 4C shows the implantation of impurities (1E13-1E15) for removing the photosensitive film (45) and for channel stop (ChannelStop).

【0044】図4(D)は素子分離酸化物を作るために
ポリシリコン膜(46)を約100〜400nm程度の
厚さで形成した製造工程を示している。
FIG. 4D shows a manufacturing process in which a polysilicon film (46) is formed with a thickness of about 100 to 400 nm to form an element isolation oxide.

【0045】図4(E)はポリ酸化物を製造するために
上記ポリシリコン膜(46)を酸化した後ポリ酸化物
(47)を形成する過程を示している。
FIG. 4E shows a process of forming the polyoxide (47) after oxidizing the polysilicon film (46) to manufacture the polyoxide.

【0046】図4(F)はポリ酸化膜(47)を窒化膜
(44)の中間部分までエッチングベーク(Etch
back)実施した後素子分離のためにフィールド酸化
膜(48)が形成される工程を示している。
In FIG. 4F, the poly oxide film (47) is etched and baked (Etch) up to the middle portion of the nitride film (44).
A process of forming a field oxide film (48) for element isolation after performing back is shown.

【0047】図4(G)は素子分離のために窒化膜(4
4)を除去してポリシリコン第1膜(43)と酸化膜
(42)を順にエッチングして酸化膜(49)の形成さ
れる過程を示している。
FIG. 4G shows a nitride film (4
4) is removed and the polysilicon first film 43 and the oxide film 42 are sequentially etched to form an oxide film 49.

【0048】上記実施例では緩衝用ポリシリコン層(4
3)をシリコン基板(41)上にある酸化膜(42)と
窒化膜(44)間に形成させて基板(41)内に注入さ
れる不純物イオン等が酸化工程中にフィールド領域に一
層拡散されない。
In the above embodiment, the buffer polysilicon layer (4
3) is formed between the oxide film (42) and the nitride film (44) on the silicon substrate (41), and impurity ions and the like implanted into the substrate (41) are not further diffused into the field region during the oxidation process. ..

【0049】即ち、上記ポリシリコン層(43)の形成
で上記不純物イオンの再拡散程度が上記第1及び第2実
施例より望むように減少することができる。
That is, by forming the polysilicon layer 43, the degree of re-diffusion of the impurity ions can be reduced as desired in comparison with the first and second embodiments.

【0050】従って、本発明は、従来の工程に較べてポ
リシリコン膜(Polysilicon)を形成して酸
化させ、エッチングベーク(Etch back)工程
が追加されるが、比較的工程が簡単であり、素子分離酸
化物のためにポリシリコンを利用するためにチャンネル
ストップのための不純物の再分散がなく、同時に素子分
離のための酸化物バーズビーク(Bird’s bea
k)が大きくならない利点がある。
Therefore, according to the present invention, a polysilicon film (Polysilicon) is formed and oxidized as compared with the conventional process, and an etching bake process is added, but the process is relatively simple and the device is relatively simple. There is no re-dispersion of impurities for channel stop due to utilizing polysilicon for isolation oxide, and at the same time oxide bird's beak for device isolation.
There is an advantage that k) does not become large.

【0051】これで本発明は、高集積化のDRAM素子
を提供するのに特に有用である。其の他いろいろな変形
には、本発明の精神と範囲をはずれない限り、この技術
分野で従事する通常の知識を持っている者には自明だけ
でなく容易で実施することが出来る。
Thus, the present invention is particularly useful for providing a highly integrated DRAM device. Other various modifications can be easily and easily carried out by a person having ordinary skill in the art without departing from the spirit and scope of the present invention.

【0052】従って添附された請求範囲は、ここで説明
された明細書の内容で制限されることはなく、本発明が
持つ特許を与えられる新規の特徴全部を含めて、又この
発明が属する技術分野で営業者に均等物と取扱われるあ
らゆる特徴を含んでいる。
Therefore, the scope of the appended claims is not limited by the contents of the specification described herein, and includes all novel features of the present invention for which patent is granted, and the technology to which the present invention belongs. Includes every feature that is treated as an equivalent by business operators in the field.

【0053】[0053]

【発明の効果】本発明によれば、一般的なロコス(LO
COS)方法で発生されるバーズビーク(Bird’s
beak)の大きさを減少させて、同時に不純物の再
分散が無いようにして高集積化に要求するローカルポリ
酸化物を利用する製造方法を提供することができる。
According to the present invention, a general locos (LO
Bird's beak generated by the COS method
It is possible to provide a manufacturing method using a local polyoxide required for high integration by reducing the size of the peak) and at the same time preventing redispersion of impurities.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)から(G)は、本発明の1実施例のロー
カルポリ酸化物を利用した半導体素子隔離方法を例示し
た工程の断図面。
1A to 1G are cross-sectional views of steps illustrating a method for isolating a semiconductor device using a local polyoxide according to an embodiment of the present invention.

【図2】(A)から(E)は、従来のロコス(LOCO
S)を利用した素子隔離方法を示す断図面。
FIG. 2 (A) to (E) are conventional locos (LOCO).
Sectional drawing which shows the element isolation method using S).

【図3】(A)から(G)は、本発明の第2実施例のロ
ーカルポリ酸化物を利用した半導体素子隔離方法を例示
する工程の断図面。
3A to 3G are cross-sectional views of steps illustrating a method for isolating a semiconductor device using a local polyoxide according to a second embodiment of the present invention.

【図4】(A)から(G)は、本発明の第3実施例のロ
ーカルポリ酸化物を利用した半導体素子隔離方法を例示
した工程の断図面。
4A to 4G are cross-sectional views of steps illustrating a semiconductor device isolation method using a local polyoxide according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,21,31 シリコン基板 2,22,32 酸化膜 3,23,33 窒化膜 4,24,34 感光膜 15,25 ポリシリコン 16,26 ポリ酸化膜 17,27 フィールド酸化膜 28 スペーサ 1, 21, 31 Silicon substrate 2, 22, 32 Oxide film 3, 23, 33 Nitride film 4, 24, 34 Photosensitive film 15, 25 Polysilicon 16, 26 Poly oxide film 17, 27 Field oxide film 28 Spacer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 炯燮 大韓民国大田直轄市東区泉洞住公アパート 9−408 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor, Lee Ho-sung, Quan-dong, Jung-dong, Dong-gu, Korea 9-408

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体製造方法において、 シリコン基板(11)上に酸化膜(12)と窒化膜(1
3)を順に積層する工程と、 上記窒化膜(13)上に感光膜(14)を塗布した後フ
ォトリソグラフィー(Photolithograph
y)工程を利用して素子分離用酸化膜が形成される部分
上に有する窒化膜を除去する工程と、チャンネル阻止層
を形成するために不純物を上記シリコン基板(11)に
注入する工程と、その上にポリシリコン膜(15)を形
成する工程と、ポリ酸化物を作るために上記ポリシリコ
ン膜(15)を酸化した後ポリ酸化膜(16)を形成す
る工程と、フィールド酸化膜(17)を形成するために
上記ポリ酸化膜(16)を窒化膜(13)表面まで蝕刻
して除去する工程と、上記酸化膜(13)と酸化膜(1
2)を順に蝕刻して除去する工程を含むことを特徴とす
るローカルポリ酸化物を利用する半導体素子隔離方法。
1. A semiconductor manufacturing method comprising: an oxide film (12) and a nitride film (1) formed on a silicon substrate (11).
3) are sequentially laminated, and a photolithography (Photolithography) is performed after applying a photosensitive film (14) on the nitride film (13).
y) a step of removing the nitride film on the portion where the element isolation oxide film is formed by using the step, and a step of implanting impurities into the silicon substrate (11) to form a channel blocking layer, A step of forming a polysilicon film (15) thereon, a step of oxidizing the polysilicon film (15) to form a polyoxide and then forming a polyoxide film (16), and a field oxide film (17). ), The poly oxide film (16) is etched to the surface of the nitride film (13) and removed, and the oxide film (13) and the oxide film (1) are removed.
2. A method for isolating a semiconductor device using a local polyoxide, comprising the step of sequentially etching and removing 2).
【請求項2】半導体製造方法において、 シリコン基板(21)上に酸化膜(22)と窒化膜(2
3)を順に形成すると、上記窒化膜(23)上に所定パ
ターンの感光膜(24)を形成する後素子分離酸化膜が
形成される上記シリコン基板(21)の表面上にある窒
化膜(23)と酸化膜(22)を除去する工程と、 上記酸化膜(22)及び窒化膜(23)のエッチに酸化
膜スペーサ(28)を形成する工程と、 チャンネル阻止層を形成するために上記所定パターンの
感光膜を除去した後上記酸化膜(22)の露出部分を介
して上記シリコン基板(21)内に不純物を注入する工
程と、 上記パターンの窒化膜と基板の露出部分上にポリシリコ
ン層(25)を形成する工程と、 上記ポリシリコン層(25)をポリ酸化膜(26)に作
るために酸化する工程と、 上記ポリ酸化膜(26)を窒化膜の上面まで蝕刻する工
程及びフィールド酸化膜を形成するために上記パターン
の窒化膜と酸化膜を順に蝕刻する工程を含むことを特徴
とするローカルポリ酸化物を利用する半導体素子隔離方
法。
2. A semiconductor manufacturing method comprising: an oxide film (22) and a nitride film (2) formed on a silicon substrate (21).
3) are formed in sequence, a nitride film (23) formed on the surface of the silicon substrate (21) on which a device isolation oxide film is formed after a photosensitive film (24) having a predetermined pattern is formed on the nitride film (23). ) And the oxide film (22) are removed, a step of forming an oxide film spacer (28) in the etching of the oxide film (22) and the nitride film (23), and the above-mentioned predetermined process for forming the channel blocking layer. A step of implanting impurities into the silicon substrate (21) through the exposed portion of the oxide film (22) after removing the photoresist film of the pattern; and a polysilicon layer on the exposed portion of the nitride film and the substrate of the pattern. A step of forming (25), a step of oxidizing the polysilicon layer (25) to form a poly oxide film (26), a step of etching the poly oxide film (26) to the upper surface of the nitride film, and a field. Oxidation The semiconductor device isolation method using a local poly oxide, which comprises the step of sequentially etching the nitride film and an oxide film of the pattern to be formed.
【請求項3】半導体製造方法において、 シリコン基板(41)上に酸化膜(42)と緩衝用ポリ
シリコン膜(43)及び窒化膜(44)を順に積層する
工程と、 上記窒化膜(44)上に感光膜(45)を塗布した後フ
ォトリソグラフィー工程を利用して素子分離用酸化膜が
形成される部分上にある窒化膜を除去する工程と、 チャンネル阻止層を形成するために不純物を上記シリコ
ン基板(41)に注入する工程と、 その上にポリシリコン膜(46)を形成する工程とポリ
酸化膜(47)を作るために上記ポリシリコン膜(4
6)を酸化する工程とフィールド酸化膜(48)を形成
するために上記ポリ酸化膜(47)を窒化膜(44)表
面まで蝕刻して除去する工程と上記窒化膜(44)とポ
リシリコン膜(43)及び酸化膜(12)を順に蝕刻し
て除去する工程を含むことを特徴とするローカルポリ酸
化物を利用する半導体素子隔離方法。
3. A method for manufacturing a semiconductor, comprising a step of sequentially laminating an oxide film (42), a buffer polysilicon film (43) and a nitride film (44) on a silicon substrate (41), and the nitride film (44). A step of removing the nitride film on the portion where the oxide film for element isolation is formed by using a photolithography process after applying the photosensitive film (45) thereon, and impurities for forming a channel blocking layer are added as described above. The step of implanting into the silicon substrate (41), the step of forming a polysilicon film (46) on it, and the step of forming the polysilicon film (4) to form the polysilicon oxide film (47).
6) a step of oxidizing the oxide film and a step of removing the polyoxide film (47) to the surface of the nitride film (44) to form a field oxide film (48), the nitride film (44) and the polysilicon film A method of isolating a semiconductor device using a local polyoxide, comprising a step of etching (43) and an oxide film (12) in order.
JP3330620A 1990-12-26 1991-12-13 Method of isolating semiconductor element utilizing local polyoxide Pending JPH05182959A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR90-21826 1990-12-26
KR90-21831 1990-12-26
KR1019900021831A KR930010985B1 (en) 1990-12-26 1990-12-26 Ic isolation method using multi-local polyoxide
KR1019900021826A KR940004252B1 (en) 1990-12-26 1990-12-26 Isolation method with local polyoxide

Publications (1)

Publication Number Publication Date
JPH05182959A true JPH05182959A (en) 1993-07-23

Family

ID=26628455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3330620A Pending JPH05182959A (en) 1990-12-26 1991-12-13 Method of isolating semiconductor element utilizing local polyoxide

Country Status (1)

Country Link
JP (1) JPH05182959A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670644A (en) * 1979-11-14 1981-06-12 Toshiba Corp Manufacture of semiconductor integrated circuit
JPS6430244A (en) * 1987-07-27 1989-02-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH01241142A (en) * 1988-03-23 1989-09-26 Toshiba Corp Manufacture of semiconductor device
JPH01253932A (en) * 1988-04-01 1989-10-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02117150A (en) * 1988-10-27 1990-05-01 Nec Corp Manufacture of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670644A (en) * 1979-11-14 1981-06-12 Toshiba Corp Manufacture of semiconductor integrated circuit
JPS6430244A (en) * 1987-07-27 1989-02-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH01241142A (en) * 1988-03-23 1989-09-26 Toshiba Corp Manufacture of semiconductor device
JPH01253932A (en) * 1988-04-01 1989-10-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02117150A (en) * 1988-10-27 1990-05-01 Nec Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
US6069057A (en) Method for fabricating trench-isolation structure
JPH08330297A (en) Element separation film of semiconductor device and its formation
JP2521611B2 (en) Method of manufacturing CMOS having twin well
JPH04346229A (en) Method of separating element of semiconductor device
US5976952A (en) Implanted isolation structure formation for high density CMOS integrated circuits
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5208181A (en) Locos isolation scheme for small geometry or high voltage circuit
EP0284456A1 (en) Pad oxide protect sealed interface isolation process
US7192840B2 (en) Semiconductor device fabrication method using oxygen ion implantation
JPH04278534A (en) Element separation method of semiconductor device
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH05182959A (en) Method of isolating semiconductor element utilizing local polyoxide
JP2788889B2 (en) Separation forming method in semiconductor device
JPH0268930A (en) Manufacture of semiconductor device
JPH098123A (en) Semiconductor element and its preparation
JPH07302791A (en) Formation of field oxidized film of semiconductor element
KR100336567B1 (en) Isolation method of semiconductor device
JPH04267336A (en) Manufacture of semiconductor device
JPH04123431A (en) Semiconductor device and its manufacture
JPS58190040A (en) Preparation of semiconductor device
JPH0316150A (en) Manufacture of semiconductor element
JPH10209450A (en) Narrow isolation oxide process
JPH0278247A (en) Manufacture of semiconductor device
KR100227189B1 (en) Method of forming an element isolation region in a semiconductor device
KR930008540B1 (en) Isolating method in semiconductor devices

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950718