JPH05181779A - External storage control device - Google Patents

External storage control device

Info

Publication number
JPH05181779A
JPH05181779A JP78392A JP78392A JPH05181779A JP H05181779 A JPH05181779 A JP H05181779A JP 78392 A JP78392 A JP 78392A JP 78392 A JP78392 A JP 78392A JP H05181779 A JPH05181779 A JP H05181779A
Authority
JP
Japan
Prior art keywords
command
time
channel
data transfer
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP78392A
Other languages
Japanese (ja)
Inventor
Yukihisa Kajima
Katsunori Nakamura
Yoshiro Shirayanagi
勝憲 中村
芳朗 白柳
亨久 鹿嶋
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP78392A priority Critical patent/JPH05181779A/en
Publication of JPH05181779A publication Critical patent/JPH05181779A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To determine the transfer starting time of transfer between a channel equipment and a buffer memory so that the held time of transfer data in the buffer memory is set up to minimum time required by forecasting time required for data transfer between the channel equipment and the buffer memory to which a command chaining time (CCT) is added in the data transfer control of an external storage control device.
CONSTITUTION: When data transfer constitutes a command chain consisting of plural channel commands, a timer 44 counts up a command chaining time from a specific channel command obtained before the start of data transfer to the succeeding channel command and a transfer starting time determining part 45 regards the counted command chaining time as an individual command chaining time, forecasts the total of the command chaining times and adds the forecasted time to the time required for the data transfer between the channel equipment 3 and the buffer memory 5 to determine the data transfer starting time between the equipment 3 and the memory 5. Thereby the using rate of the memory 5 can be suppressed to a minimum rate required.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、転送データが内部のバッファメモリに停留する時間を最小とすることにより、 The present invention relates, by transferring data to minimize the time for staying in the internal buffer memory,
トータルスループットを向上させることを可能とする外部記憶制御装置に関する。 Relating to the external storage control device that makes it possible to improve the total throughput.

【0002】 [0002]

【従来の技術】チャネル装置と外部記憶装置との間のデータ転送においては、外部記憶装置を制御する外部記憶制御装置にバッファメモリを内蔵させ、このバッファメモリを介してデータ転送を行うことが一般的である。 In the data transfer between the Related Art channel device and an external storage device, it is incorporated a buffer memory in the external storage control device that controls an external storage device, to perform a data transfer via the buffer memory is generally is a basis.

【0003】バッファメモリの利用目的は様々であるが、最も基本的な利用目的は、チャネル装置と外部記憶装置との間のデータ転送能力の定常的または一時的な能力差を吸収することである。 [0003] purpose of the buffer memory is different, the most basic purpose is to absorb the steady or temporary ability difference of the data transfer capacity between the channel device and the external storage device . この利用目的におけるバッファメモリは、文字通りデータ転送における緩衝機構としての役割を担う。 Buffer memory in the utilization purpose, serves as a buffer mechanism in the literal data transfer. すなわち、例えば、データ出力処理においては、チャネル装置から転送されたデータは、一旦バッファメモリに格納され、その後バッファメモリから外部記憶装置へ転送される。 That is, for example, in the data output process, data transferred from the channel device is temporarily stored in the buffer memory, is then transferred from the buffer memory to the external storage device. バッファメモリへのデータの格納は、チャネル装置と外部記憶装置との間のデータ転送能力の差を吸収するのに必要な量だけ、外部記憶装置への転送に先行して実行される。 Storage of data in the buffer memory, only the amount necessary to absorb the difference in data transfer capacity between the channel device and the external storage device is performed prior to transfer to the external storage device. そして、外部記憶装置への転送が終了した後は、バッファメモリは解放され、バッファメモリに格納されたデータは再利用されることはない。 After the transfer to the external storage device is completed, the buffer memory is freed, the data stored in the buffer memory will not be reused.

【0004】特に、チャネル装置と外部記憶装置との間のデータ転送能力の差が定常的である場合は、外部記憶制御装置は、バッファメモリに転送データが停留している時間、すなわち、バッファメモリの使用が開始されてから解放されるまでの時間が必要最小となるよう制御すべきである。 In particular, if the time difference between the data transfer capability between the channel device and the external storage device is stationary, the external storage controller, which transfers data to the buffer memory is staying, i.e., the buffer memory It should be controlled so that the time required minimum until is released from the start use. なぜなら、外部記憶制御装置の下には複数の外部記憶装置が接続されるのが普通であり、そのような接続構成においては、複数の外部記憶装置に対するデータ転送においてバッファメモリを共有して使用するのが現実的である。 This is because, under the external storage controller is normal to a plurality of external storage devices are connected in such a connection configuration, share and use the buffer memory in data transfer to a plurality of external storage devices the is realistic. 従って、バッファメモリの使用率が、 Therefore, use of the buffer memory,
このような接続構成におけるトータルスループットに対するボトルネックとなる可能性が大であるからである。 Can become a bottleneck for the total throughput in such connection structure it is because it is large.
また、特に、外部記憶装置がディスク装置である場合は、複数のディスク装置がほぼ同時にかつ高頻度でアクセスされることが普通である。 In particular, when the external storage device is a disk device, it is common to a plurality of disk devices are accessed at substantially the same time and frequently. 従って、上記制御が特に重要である。 Therefore, the control is particularly important.

【0005】以下、図3を用いて、上記制御の理想的な形態について説明する。 [0005] Hereinafter, with reference to FIG. 3, described ideal form of the control.

【0006】ここで、データ転送元(データ出力処理においてはチャネル装置、データ入力処理においては外部記憶装置)の処理能力がデータ転送先の処理能力に比較して低い、すなわち、バッファメモリへのデータ転送に要する時間Tsが、バッファメモリからのデータ転送に要する時間Tfより大であることと仮定する。 [0006] Here, the data transfer source (channel device in the data output process, the external storage device in the data input process) low processing capacity of compared to the capacity of the data transfer destination, i.e., the data in the buffer memory assume that the time Ts required to transfer is greater than the time Tf required for data transfer from the buffer memory. この場合における理想的な形態は、図3に示すように、TsおよびTfの終了時刻がほぼ同時となるように制御することである。 The ideal form in this case, as shown in FIG. 3, is to control as the end time of Ts and Tf is substantially simultaneous.

【0007】上記制御の実現方法は、例えば、特開昭6 [0007] method of realizing the above control, for example, JP 6
2−92022号公報および特開平2−109121号公報に示されている。 No. 2-92022 and shown in Japanese and Hei 2-109121 Patent Gazette. 前者は、外部記憶装置の処理能力が低い構成におけるデータ入力処理において、後者は、 The former, in the data input processing in the processing capability is low configuration of the external storage device, the latter,
チャネル装置の処理能力が低い構成におけるデータ出力処理において、いずれも、予めTsおよびTfを算出し、Tsの開始時期を時間T(=Ts−Tf)分先行させることによって、上記制御が達成されることを開示している。 In the data output process in the processing capability is low configuration of the channel system, both to calculate the advance Ts and Tf, by causing the start timing of Ts time T (= Ts-Tf) content prior to, the control is achieved It discloses that.

【0008】さて、ここで、1回の入出力命令で、外部記憶装置に連続して記録される複数のレコードが入出力されるべき場合を考える。 [0008] Now, here, a single input-output instruction, a plurality of records to be recorded continuously in the external storage device Consider the case to be input and output. 外部記憶装置の記憶媒体上には、個々のレコードは装置固有の長さのギャップをあけて記録される。 On storage medium of the external storage device, the individual records are recorded at a gap of device-specific length. また、外部記憶装置が大型計算機システムで広く使用されているCKD(カウント・キー・データ)形式のディスク装置である場合には、個々のレコードごとに、そのデータ転送を指示するチャネルコマンドが連続して、チャネル装置からディスク制御装置に発行される(コマンドチェインと呼ぶ。)。 Also, widely when used has been that CKD is (Count Key Data) format of the disk device, for each individual record, channel command sequentially to instruct the data transfer with an external storage device large-scale computer system Te, issued from the channel device to the disk control unit (called a command chain.).

【0009】すなわち、図4に示すように、上述のTs [0009] That is, as shown in FIG. 4, the above Ts
およびTfは、個々のレコードのデータを実際に転送するのに要する時間TsxおよびTfxだけでなく、上記記憶媒体上のギャップをディスク装置のデータヘッドが通過するのに要する時間Tsgと、外部記憶制御装置が1個のチャネルコマンドに対する処理終了のステータスを報告してから次のチャネルコマンドが外部記憶制御装置に発行されるまでの時間(コマンドチェイニング時間)Tfgとを含む。 And Tf is not only time Tsx and Tfx it takes to transfer data from the individual records actually, and time Tsg requiring gaps on the storage medium to pass the data head of a disk device, an external storage control device and a one from the report the status of the processing end for the channel command until the next channel command is issued to the external storage controller time (command chaining time) Tfg. なお、図4においては、R1,R In FIG. 4, R1, R
2およびR3の連続した3個のレコードが転送されるべき場合を例示している。 Three records successive 2 and R3 is exemplified a case to be transferred.

【0010】 [0010]

【発明が解決しようとする課題】上述の2つの公報に開示された技術は、いずれも、上記TsgおよびTfg、 [SUMMARY OF THE INVENTION The techniques disclosed in the two publications mentioned above, both, the Tsg and Tfg,
特に、コマンドチェイニング時間の存在については言及していない。 In particular, for the presence of command chaining time it does not mention. これは、当時の代表的な計算機システムの構成においては、TsおよびTfに占めるコマンドチェイニング時間の割合が比較的小さかったことによる。 This, in the configuration at the time of a typical computer system, due to the ratio command chaining time occupied in Ts and Tf is relatively small.

【0011】ところが、チャネル装置および外部記憶装置の高性能化が年々図られ、データ転送そのものに要する時間は減少し、一方、コマンドチェイニング時間は増加する傾向にある。 [0011] However, the reduced performance of the channel and external storage devices year by year, the time required for data transfer itself is reduced, whereas, tends to increase command chaining time. 例えば、計算機システムの設置場所の確保を比較的容易にすることを1つの目的として、チャネル装置と制御装置との間のインタフェース手段を従来の電気信号から光信号を用いることで、チャネル装置と制御装置との間の距離を飛躍的に延長せしめることが考案されている。 For example, to the securing of the installation location of the computer system relatively easily as a single object, by using the light signals from a conventional electrical signal interface means between the channel device and the control device, channel device and the control It is allowed to dramatically extend the distance between the device have been devised.

【0012】コマンドチェイニング時間は、インタフェース上の信号伝搬時間、すなわち、チャネル装置と制御装置との間の距離に比例する時間要素を含むので、距離延長に伴って増加する。 [0012] Command chaining time, the signal propagation time on the interface, i.e., because it contains a time element which is proportional to the distance between the channel device and the control device increases with distance extension. 従って、コマンドチェイニング時間のTsおよびTfに占める割合が累乗的に増大していく状況にある。 Therefore, in situations where a percentage of Ts and Tf command chaining time is gradually increased power to. すなわち、上述の2つの公報に開示された技術では、かかる状況において、当初の目的を達成できなくなるという問題があった。 That is, in the disclosed two publications above techniques, in such circumstances, there is a problem that can not achieve the original purpose.

【0013】本発明の目的は、上記問題に鑑み、バッファメモリへのデータ転送時間にコマンドチェイニング時間を加算することにより、上述した状況下においても、 An object of the present invention has been made in view of the above problems, by adding the command chaining time data transfer time to the buffer memory, even under circumstances described above,
当初の目的を達成することができる外部記憶制御装置を提供することにある。 It is to provide an external storage control device that can achieve the original purpose.

【0014】 [0014]

【課題を解決するための手段】上記目的を達成するために、本発明は、チャネル装置と外部記憶装置との間に介在し、チャネル装置と外部記憶装置との間の転送データを一時的に格納するバッファメモリを有し、チャネル装置とバッファメモリとの間のデータ転送に要する時間、 To achieve the above object of the Invention The present invention is interposed between the channel device and the external storage device, temporarily data transferred between the channel device and the external storage device a buffer memory for storing the time required for data transfer between the channel device and the buffer memory,
および、外部記憶装置とバッファメモリとの間のデータ転送に要する時間を予測することによって、転送データがバッファメモリに停留する時間が最小となるように、 And, as by predicting the time required for data transfer between the external memory and the buffer memory, the time data transferred to dwell in the buffer memory is minimized,
チャネル装置とバッファメモリとの間のデータ転送開始時期を決定する決定手段を具備した外部記憶制御装置において、上記データ転送が複数のチャネルコマンドからなるコマンドチェインをなす場合に、個々のチャネルコマンドの間のコマンドチェイニング時間の合計を予測する予測手段を備えるようにしており、上記決定手段は、 In the external storage controller with determining means for determining a data transfer start timing between the channel device and the buffer memory, when forming the command chain to the data transfer comprises a plurality of channel commands, between the individual channel command and so as to comprise a prediction means for predicting the total command chaining time, said determination means,
上記チャネル装置と上記バッファメモリとの間のデータ転送に要する時間に、上記予測手段によって予測されたコマンドチェイニング時間の合計を加算して、上記チャネル装置と上記バッファメモリとの間のデータ転送開始時期を決定するようにしている。 The time required for data transfer between the channel device and the buffer memory, by adding the sum of the predicted command chaining time by the prediction means, starting the data transfer between the channel device and the buffer memory so that to determine the time.

【0015】上記予測手段は、データ転送開始以前の特定のチャネルコマンドから次のチャネルコマンドへのコマンドチェイニング時間を計測する計測手段を備えるようにし、上記計測手段によって計測されたコマンドチェイニング時間を個々のコマンドチェイニング時間とみなし、このコマンドチェイニング時間に、チャネルコマンド数から1を減じた数を乗ずることにより、コマンドチェイニング時間の合計を予測するようにすることができる。 [0015] The above prediction means, from a particular channel command data transfer start earlier as comprising a measuring means for measuring the command chaining time to the next channel command, the command chaining time measured by said measuring means regarded as individual command chaining time, this command chaining time, by multiplying the number obtained by subtracting 1 from the number of channel command may be adapted to predict the sum of the command chaining time.

【0016】また、上記予測手段は、上記チャネル装置との間のインタフェースケーブル長を外部から設定する設定手段と、上記設定手段によって設定されたインタフェースケーブル長を参照して、コマンドチェイニング時間を算出する算出手段とを備えるようにし、上記算出手段によって算出されたコマンドチェイニング時間を個々のコマンドチェイニング時間とみなし、このコマンドチェイニング時間に、チャネルコマンド数から1を減じた数を乗ずることにより、コマンドチェイニング時間の合計を予測するようにすることができる。 Furthermore, the predicting means, calculating a setting means for setting the interface cable length between the channel device from the outside, with reference to the interface cable length set by said setting means, the command chaining time so and a calculating means for, command chaining time calculated by said calculation means regards the individual command chaining time, this command chaining time, by multiplying the number obtained by subtracting 1 from the number of channel command , it can be made to predict the sum of the command chaining time.

【0017】 [0017]

【作用】データ入出力に使用されるコマンドチェインは、データ転送を開始するチャネルコマンド以前に、少なくとも2個の特定のチャネルコマンドを含む。 [Action] command chain to be used for data input and output, before the channel command to start the data transfer, comprising at least two particular channel command. 例えば、ディスク装置においては、特開昭62−92022 For example, in the disk apparatus, JP 62-92022
号公報にも示されているように、DEFINE EXT As No. is also shown in Japanese, DEFINE EXT
ENTコマンドおよびLOCATEコマンドが順に含まれる。 ENT command and the LOCATE command is included in the order. 一方、コマンドチェイニング時間は、インタフェースケーブル長とチャネル装置の処理能力には依存するが、コマンドチェイニングの前後のチャネルコマンドにはほとんど依存しない。 On the other hand, command chaining time may depend on the processing capacity of the interface cable length and the channel unit, hardly depends on the channel command before and after the command chaining.

【0018】従って、DEFINE EXTENTコマンドからLOCATEコマンドへのコマンドチェイニング時間を計測し、計測されたコマンドチェイニング時間を個々のコマンドチェイニング時間とみなすことができる。 [0018] Thus, it can be regarded from the DEFINE EXTENT command measures the command chaining time to LOCATE command, the measured command chaining time individual command chaining time.

【0019】また、多くのインストレーションにおいては、チャネル装置と外部記憶制御装置との間のインタフェースケーブル長は計画的に敷設される。 Further, in many installations, the interface cable length between the channel device and the external storage control device is laid deliberately. さらに、コマンドチェイニングにおいて、インタフェースケーブルを往復する信号の個数および信号の伝搬時間は常に一定である。 Further, the command chaining, the propagation time of the number and signal of the signal reciprocating the interface cable is always constant.

【0020】従って、インタフェースケーブル長をプリセット情報として、インストレーション時に、例えば、 [0020] Therefore, an interface cable length as preset information, during installation, for example,
敷設作業者に設定させることが可能であり、設定されたインタフェースケーブル長からコマンドチェイニング時間を算出し、算出されたコマンドチェイニング時間を個々のコマンドチェイニング時間とみなすことことができる。 It is possible to set the installation worker can be from the set interface cable length to calculate the command chaining time, regarded as the calculated command chaining time individual command chaining time.

【0021】そして、個々のコマンドチェイニング時間に「コマンド数−1」を乗じて得られる時間を、従来通りチャネル装置とバッファメモリとの間のデータ転送に要する時間を予測した結果に加算することにより、コマンドチェイニング時間を含めたデータ転送に要する時間を容易に予測することができる。 [0021] Then, adding the time obtained by multiplying the "number command -1" to the individual command chaining time, the result of predicting a time required for data transfer between the conventional channel device and the buffer memory Accordingly, it is possible to easily predict the time required for data transfer, including the command chaining time.

【0022】 [0022]

【実施例】以下、本発明の実施例について図面を用いて説明する。 EXAMPLES The following will be described with reference to the drawings an embodiment of the present invention.

【0023】図2は本発明の一実施例の外部記憶制御装置を使用した計算機システムの構成図である。 [0023] FIG. 2 is a block diagram of a computer system using an external storage controller of one embodiment of the present invention. 本実施例では、外部記憶装置としてディスク装置6を用いているので、外部記憶制御装置はディスク制御装置4となる。 In this embodiment, because of the use of the disk device 6 as an external storage device, an external storage controller is a disk controller 4.

【0024】図2において、本計算機システムは、処理装置1,主記憶装置2,チャネル装置3,ディスク制御装置4,ディスク装置6から構成されている。 [0024] In FIG. 2, the computer system includes a processing unit 1, main memory 2, channel 3, a disk controller 4, and a disk unit 6. チャネル装置3とディスク制御装置4とは、インタフェースケーブル7によって接続されている。 The channel unit 3 and the disk control unit 4 is connected by an interface cable 7. また、ディスク制御装置4はバッファメモリ5を内蔵している。 Further, the disk control unit 4 has a built-in buffer memory 5.

【0025】図1はディスク制御装置4の構成図である。 FIG. 1 is a block diagram of a disk controller 4.

【0026】図1において、ディスク制御装置4は、図1に示したバッファメモリ5のほかに、コマンド解読部40,DEFINE EXTENT処理部41,LOC [0026] In FIG. 1, a disk controller 4, in addition to the buffer memory 5 shown in FIG. 1, the command decoding unit 40, DEFINE EXTENT processing unit 41, LOC
ATE処理部42,データ転送コマンド処理部43,タイマ44,転送開始時期決定部45,チャネル再接続要求部46,ディスク装置位置決め部47とから構成されている。 ATE processing unit 42, a data transfer command processing unit 43, a timer 44, the transfer start timing determination section 45, the channel reconnection request unit 46, and a disk unit positioning portion 47..

【0027】コマンド解読部40,DEFINE EX The command decoding section 40, DEFINE EX
TENT処理部41,LOCATE処理部42,データ転送コマンド処理部43,転送開始時期決定部45,チャネル再接続要求部46,ディスク装置位置決め部47 TENT processing unit 41, LOCATE processing unit 42, a data transfer command processing unit 43, the transfer start timing determination section 45, the channel reconnection request unit 46, the disk device positioning section 47
は、ディスク制御装置4が内蔵するマイクロプロセッサ(図示せず。)が実行するマイクロプログラムによって実現される機能ブロックであり、タイマ44は、一定周期で歩進されるハードウェアのカウンタとする。 Is (not shown.) Microprocessor disk controller 4 is built are functional blocks realized by the microprogram to be executed, a timer 44, a hardware counter that is incremented at a constant period.

【0028】上述した計測手段がタイマ44に相当し、 The above-mentioned measuring means corresponds to the timer 44,
決定手段が転送開始時期決定部45に相当する。 Determination means corresponds to the transfer start timing determination section 45.

【0029】以下、ディスク制御装置4における、チャネル装置3の処理能力がディスク装置6の処理能力に比較して低い場合のデータ出力処理、すなわち、チャネル装置3からバッファメモリ5へのデータ転送をバッファメモリ5からディスク装置6へのデータ転送に対して、 [0029] Hereinafter, the buffer in the disk controller 4, the data output processing when the processing ability of the channel unit 3 is lower than the processing capacity of the disk device 6, i.e., the data transfer from the channel unit 3 to the buffer memory 5 for data transfer from the memory 5 to the disk device 6,
上述した時間Tだけ先行して開始すべき処理における動作について説明する。 The operation in the process should be started prior by the above-mentioned time T will be described. なお、以下の説明では、図4に示したように、R1〜R3のレコードが連続して出力される処理を例にとる。 In the following description, as shown in FIG. 4, taken as an example a process records R1~R3 ​​is continuously output.

【0030】入出力命令の発行に先立ち、処理装置1 [0030] Prior to the issuance of the input and output instruction, the processor 1
は、公知の技術を用いて、図5に示すように、主記憶装置2内にコマンドチェイン20およびコマンドパラメータ21を作成する。 , Using known techniques, as illustrated in FIG. 5, to create a command chain 20 and command parameters 21 to the main storage device 2. コマンドチェイン20およびコマンドパラメータ21は、チャネル装置3によって主記憶装置2から取り出され、ディスク制御装置4に順次送られていくことになる。 Command chain 20 and command parameters 21 is retrieved from the main memory 2 by the channel 3, so that will be successively transmitted to the disk controller 4.

【0031】ディスク制御装置4は、チャネル装置3から送られてきたコマンドをコマンド解読部40によって判別し、コマンドに対応したDEFINE EXTEN The disk control device 4, the command sent from the channel unit 3 determines the command decoding section 40, corresponding to the command DEFINE EXTEN
T処理部41,LOCATE処理部42,データ転送コマンド処理部43を起動する。 T processor 41, LOCATE processing unit 42 starts the data transfer command processing unit 43.

【0032】ここでは、最初に送られてくるコマンドはDEFINE EXTENTコマンドであるので、まず、DEFINE EXTENT処理部41が起動される。 [0032] Here, the commands sent to the first since it is DEFINE EXTENT command, firstly, DEFINE EXTENT processing unit 41 is activated. DEFINE EXTENT処理部41は、所定のコマンド処理(本発明には関連しないため省略する。) DEFINE EXTENT processor 41, a predetermined command processing (omitted for not related to the present invention.)
を実行した後、タイマ44をゼロにリセットすると同時に、チャネル装置3に対してコマンドの終了ステータスを報告する。 After executing, at the same time it resets the timer 44 to zero and reports the completion status of the command to the channel unit 3.

【0033】チャネル装置3は、上記終了ステータスを受領すると、次のチャネルコマンドであるLOCATE The channel 3, upon receiving the completion status is the next channel command LOCATE
コマンドにコマンドチェイニングして、LOCATEコマンドをディスク制御装置4に送り、コマンド解読部4 And command chaining to the command, sends a LOCATE command to the disk controller 4, the command decoding unit 4
0は、上記と同様にして、LOCATE処理部42を起動する。 0, in the same manner as described above, starts the LOCATE processing unit 42.

【0034】LOCATE処理部42は、まず、タイマ44の現在の内容を読み出し記憶する。 [0034] LOCATE processing unit 42 first stores read the current contents of the timer 44. タイマ44は、 Timer 44,
上述したように、DEFINE EXTENT処理部4 As described above, DEFINE EXTENT processor 4
1によって終了ステータス報告時にリセットされていたので、タイマ44の現在の内容は、DEFINE EX Since had been reset at the end status report by 1, the current contents of the timer 44, DEFINE EX
TENTコマンドからLOCATEコマンドへのコマンドチェイニング時間を示す。 It shows the command chaining time to the LOCATE command from TENT command. コマンドチェイニング時間は、インタフェースケーブル7のケーブル長とチャネル装置3の処理能力には依存するが、コマンドチェイニングの前後のチャネルコマンドにはほとんど依存しないので、本実施例では、このDEFINE EXTENTコマンドからLOCATEコマンドへのコマンドチェイニング時間を個々のコマンドチェイニング時間Tsgとしてみなすようにしている。 Command chaining time depends on the cable length and the channel unit 3 of the processing capability of the interface cable 7, since the channel command before and after the command chaining is largely independent, in this embodiment, from the DEFINE EXTENT command command chaining time to LOCATE command so that regarded as individual command chaining time Tsg.

【0035】LOCATE処理部42は、続いて、コマンドパラメータ21をチャネル装置3から受け取る。 The LOCATE processing unit 42 subsequently receives a command parameters 21 from the channel unit 3. コマンドパラメータ21は、図5に示したように、R1の位置(ディスク装置6の記憶媒体上のトラックアドレスおよびレコード番号によって特定される。),出力されるべきレコード数N(この場合は「3」),R1〜R3 Command parameter 21, as shown in FIG. 5, (. Identified by the track address and the record number on the storage medium of the disk device 6) position of R1, the number to be output record N (in this case "3 "), R1~R3
の平均レコード長Lを含んでいる。 It contains an average record length L of. しかる後に、LOC Thereafter, LOC
ATE処理部42は、転送開始時期決定部45を起動する。 ATE processing unit 42 activates the transfer start timing determination section 45. このとき、LOCATE処理部42は、レコード数N,平均レコード長L,コマンドチェイニング時間Ts At this time, LOCATE processing unit 42, the number of records N, the average record length L, command chaining time Ts
gを転送開始時期決定部45に受け渡す。 g the pass to the transfer start time determining unit 45.

【0036】転送開始時期決定部45は、以下の式によって、R1〜R3をチャネル装置3からバッファメモリ5に転送するのに要する時間Tsおよびバッファメモリ5からディスク装置6に転送するのに要する時間Tfを予測する。 The transfer start timing determination unit 45, by the following equation, the time required to transfer from the time Ts and the buffer memory 5 required to transfer R1~R3 ​​from the channel unit 3 to the buffer memory 5 in the disk device 6 to predict the Tf.

【0037】Ts=N・L/Vc+(N−1)Tsg Tf=N・L/Vd+(N−1)Tfg ここで、Vcはチャネル装置3のデータ転送速度、Vd [0037] Ts = N · L / Vc + (N-1) Tsg Tf = N · L / Vd + (N-1) Tfg where, Vc is the channel 3 data rate, Vd
はディスク装置6のデータ転送速度、Tfgはディスク制御装置6におけるレコード間のギャップ時間であり、 Data transfer rate of the disk device 6, Tfg is gap time between records in the disk controller 6,
いずれも公知の技術によって、転送開始時期決定部45 By any known technique, the transfer start timing determination section 45
が既知の値として得ることができるものである。 There are those which can be obtained as a known value.

【0038】上記の式により、転送開始時期決定部45 [0038] by the above formula, the transfer start time determining unit 45
は、チャネル装置3からバッファメモリ5へのデータ転送をバッファメモリ5からディスク装置6へのデータ転送に先行して開始すべき時間T(=Ts−Tf)を容易に算出することができる。 It can calculate the data transfer from the buffer memory 5 prior to the data transfer time to be initiated T a (= Ts-Tf) easily to the disk device 6 from the channel unit 3 to the buffer memory 5.

【0039】なお、ディスク制御装置4は、データ転送の開始時期までチャネル装置5との間の論理的な接続を切り離し、データ転送の開始時期に到達したとき、チャネル装置3と論理的に再接続して、データ転送を開始する(データ出力コマンドを受け取る)動作を行うことが一般的である。 It should be noted, the disk controller 4, disconnect the logical connection between the channel device 5 until the start timing of the data transfer, when it reaches the start time of the data transfer, the channel 3 and logically reconnected to, start the data transfer (receive data output command) is generally performed an operation. かかるチャネル装置3との再接続を実行するのが、チャネル再接続要求部46である。 To perform reconnection with such channel unit 3, a channel reconnection request unit 46.

【0040】従って、ディスク装置6のR1への位置決め(データヘッドのシークおよび回転待ち)の完了時刻より時間T分前の時刻に、チャネル再接続要求部46を起動することにより、時間Tだけチャネル装置3からバッファメモリ5へのデータ転送を先行して開始するという動作を実現することができる。 [0040] Thus, the completion time than the time T minutes before the time of positioning (seek and rotation waiting data head) of the R1 of the disk device 6, by activating the channel reconnection request unit 46, a time period T channel it is possible to realize the operation that begins from the device 3 in advance the data transfer to the buffer memory 5.

【0041】上記時刻においてチャネル再接続要求部4 The channel reconnection request unit 4 at the time
6を起動する動作については、公知のいくつかの技術を用いて実現可能であり、本実施例では特に指定しない。 The operation to start 6, may be implemented using a number of techniques known otherwise specified in this embodiment.
例えば、特開昭62−92022号公報に示されるようなディスク装置6のSETSECTOR動作を利用する場合においては、転送開始時期決定部45が、上記時刻に完了するようなSET SECTOR動作をディスク装置位置決め部47を介してディスク装置6に指令し、 For example, in the case of using the SETSECTOR operation of the disk device 6, as shown in JP-A-62-92022, the transfer start timing determination section 45, a disk device positioning a SET SECTOR operation to complete in the time It instructs the disk device 6 through the section 47,
ディスク装置6からのSET SECTOR動作の完了報告を契機として、チャネル再接続要求部46を起動する。 Triggered by the completion report SET SECTOR operation from the disk device 6, to start the channel reconnection request unit 46. また、所望の時刻に所望の処理を起動する公知のプログラミング技術によって、上記時刻にチャネル再接続要求部46が起動されるように構成してもよい。 Further, by known programming techniques for starting a desired process to the desired time, it may be configured such that the channel reconnection request unit 46 in the time is started.

【0042】なお、上記実施例では、チャネル装置3の処理能力がディスク装置6の処理能力に比較して低い場合のデータ出力処理について示したが、ディスク装置6 [0042] In the above embodiment, the processing ability of the channel unit 3 is shown for the data output process in the case lower than the processing capacity of the disk device 6, the disk device 6
の処理能力がチャネル装置3の処理能力に比較して低い場合のデータ入力処理に対しても容易に適用可能である。 Processing capacity can be also easily applied to compare to low when the data input processing of the processing capacity of the channel 3. 上述の説明との違いは、まず、ディスク装置6からバッファメモリ5へのデータ転送を開始し、その時間T The difference between the above-mentioned description, first, to begin data transfer from the disk device 6 to the buffer memory 5, the time T
後にチャネル再接続要求部46を起動することだけである。 Only to start the channel reconnection request unit 46 later. なお、データ出力処理であるかデータ入力処理であるかは、コマンドパラメータ21によって指定されるので、LOCATE処理部42が容易に識別可能である。 It should be noted that whether the data input process is a data output processing, because it is specified by the command parameters 21, is readily discernible that LOCATE processing unit 42.

【0043】また、上記実施例では、コマンドチェイニング時間Tsgをタイマ44を用いて計測したが、別の実施例として、チャネル装置3とディスク制御装置4との間のインタフェースケーブル7のケーブル長Lcをプリセット情報として外部より設定する設定手段を用いることも可能である。 [0043] In the above embodiment, the measurement command chaining time Tsg using the timer 44, as another example, the cable length Lc of the interface cable 7 between the channel unit 3 and the disk controller 4 it is also possible to use a setting means for setting from outside as preset information. この場合、転送開始時期決定部45 In this case, the transfer start timing determination section 45
は、以下の式によって、Tsgを算出する以外は、上記実施例と同じ動作でよい。 Is the following formula, except for calculating the Tsg, may be the same operation as the above embodiment.

【0044】Tsg=nCLc ここで、nはコマンドチェイニングにおいてチャネル装置3とディスク制御装置4との間で送受されるインタフェース信号の個数、Cはインタフェースケーブル7の単位長当たりのインタフェース信号の伝搬時間である。 [0044] Tsg = nCLc where, n represents the number of interface signals transmitted and received between the channel unit 3 and the disk control unit 4 in the command chaining, C is the propagation time of the interface signals per unit length of the interface cable 7 it is. なお、Lcの設定手段およびLcの値を転送開始時期決定部45が得る手段は、例えば、ディスク制御装置4の装置アドレスの設定に関する公知の技術と同様であってよい。 Incidentally, it means for obtaining the transfer start timing determining unit 45 the value of the setting means and Lc of Lc, for example, may be similar to known techniques for setting the device address of the disk controller 4. また、この場合は、明らかに、タイマ44とDEF Also, in this case, obviously, the timer 44 and the DEF
INE EXTENT処理部41およびLOCATE処理部42のタイマ44に関する動作は不要となる。 Operation regarding the timer 44 of the INE EXTENT processing unit 41 and the LOCATE processing unit 42 becomes unnecessary.

【0045】 [0045]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
チャネル装置と外部記憶装置との間のデータ転送処理において、コマンドチェイニング時間を加算したチャネル装置とバッファメモリとの間のデータ転送に要する時間、および、外部記憶装置とバッファメモリとの間のデータ転送に要する時間を予測し、予測結果に基づいて、 In the data transfer process between the channel device and the external storage device, the time required for data transfer between the channel device and the buffer memory by adding the command chaining time, and the data between the external storage device and the buffer memory predicting a time required for transfer, on the basis of the prediction result,
転送データがバッファメモリに停留する時間が最小となるように、チャネル装置とバッファメモリとの間のデータ転送の開始時期を決定することによって、バッファメモリの使用率を最小限に留め、バッファメモリの使用率がトータルスループットに対するボトルネックとなる可能性を押さえることが可能となるという効果がある。 As time data transferred to dwell in the buffer memory is minimized by determining the start timing of data transfer between the channel device and the buffer memory, minimizing the use of the buffer memory, the buffer memory there is an effect that utilization becomes possible to suppress the potential to be a bottleneck for the total throughput.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例のディスク制御装置の構成図。 Block diagram of the disk controller of one embodiment of the present invention; FIG.

【図2】本発明の一実施例のディスク制御装置を使用した計算機システムの構成図。 Figure 2 is a configuration diagram of a computer system using the disk controller of one embodiment of the present invention.

【図3】バッファメモリメモリへのデータ転送とバッファメモリからのデータ転送の理想的な形態を示す説明図。 Figure 3 is an explanatory diagram showing an ideal embodiment of the data transfer from the data transfer and the buffer memory to the buffer memory memory.

【図4】バッファメモリメモリへのデータ転送とバッファメモリからのデータ転送の理想的な形態を示す説明図。 Figure 4 is an explanatory diagram showing an ideal embodiment of the data transfer from the data transfer and the buffer memory to the buffer memory memory.

【図5】本発明の一実施例において主記憶装置に作成されるコマンドチェインおよびコマンドパラメータを示す説明図。 Explanatory view showing a command chain and command parameters are created in the main memory unit in one embodiment of the present invention; FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…処理装置、2…主記憶装置、3…チャネル装置、4 1 ... processing device, 2 ... main memory, 3 ... channel device, 4
…ディスク制御装置、5…バッファメモリ、6…ディスク装置、20…コマンドチェイン、21…コマンドパラメータ、40…コマンド解読部、41…DEFINE ... disk control unit, 5 ... buffer memory, 6 ... disk device, 20 ... command chain, 21 ... command parameters, 40 ... command decoding unit, 41 ... DEFINE
EXTENNT処理部、42…LOCATE処理部、4 EXTENNT processing unit, 42 ... LOCATE processing unit, 4
3…データ転送コマンド処理部、44…タイマ、45… 3 ... the data transfer command processing unit, 44 ... timer, 45 ...
転送開始時期決定部、46…チャネル再接続要求部、4 Transfer start timing determination unit, 46 ... channel reconnection request unit, 4
7…ディスク装置位置決め部。 7 ... disk device positioning portion.

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】チャネル装置と外部記憶装置との間に介在し、上記チャネル装置と上記外部記憶装置との間の転送データを一時的に格納するバッファメモリを有し、上記チャネル装置と上記バッファメモリとの間のデータ転送に要する時間、および、上記外部記憶装置と上記バッファメモリとの間のデータ転送に要する時間を予測することによって、上記転送データが上記バッファメモリに停留する時間が最小となるように、上記チャネル装置と上記バッファメモリとの間のデータ転送開始時期を決定する決定手段を具備した外部記憶制御装置において、 上記データ転送が複数のチャネルコマンドからなるコマンドチェインをなす場合に、個々のチャネルコマンドの間のコマンドチェイニング時間の合計を予測する予測手段を備え、 上記決定 1. A interposed between the channel device and the external storage device has a buffer memory for temporarily storing data transferred between the channel device and the external storage device, the channel device and the buffer the time required for data transfer between the memory and, by predicting a time required for data transfer between the external memory and the buffer memory, the time at which the transfer data is staying in the buffer memory is minimized so as, in the external storage controller with determining means for determining a data transfer start timing between the channel device and the buffer memory, when forming the command chain to the data transfer comprises a plurality of channel command, comprising a prediction means for predicting the total command chaining time between the individual channel command, the decision 段は、上記チャネル装置と上記バッファメモリとの間のデータ転送に要する時間に、上記予測手段によって予測されたコマンドチェイニング時間の合計を加算して、上記チャネル装置と上記バッファメモリとの間のデータ転送開始時期を決定することを特徴とする外部記憶制御装置。 Stage, the time required for data transfer between the channel device and the buffer memory, by adding the sum of the predicted command chaining time by the prediction means, between the channel device and the buffer memory external storage control apparatus characterized by determining the data transfer start timing.
  2. 【請求項2】請求項1記載の外部記憶制御装置において、 上記予測手段は、データ転送開始以前の特定のチャネルコマンドから次のチャネルコマンドへのコマンドチェイニング時間を計測する計測手段を備え、 上記計測手段によって計測されたコマンドチェイニング時間を個々のコマンドチェイニング時間とみなし、このコマンドチェイニング時間に、チャネルコマンド数から1を減じた数を乗ずることにより、コマンドチェイニング時間の合計を予測することを特徴とする外部記憶制御装置。 In the external storage controller 2. A method according to claim 1, wherein said prediction means comprises a measuring means for the particular channel command data transfer start before measuring the command chaining time to the next channel command, the command chaining time measured by the measuring means regarded as individual command chaining time, this command chaining time, by multiplying the number obtained by subtracting 1 from the number of channel command, to predict the sum of the command chaining time external storage controller, characterized in that.
  3. 【請求項3】請求項1記載の外部記憶制御装置において、 上記予測手段は、上記チャネル装置との間のインタフェースケーブル長を外部から設定する設定手段と、上記設定手段によって設定されたインタフェースケーブル長を参照して、コマンドチェイニング時間を算出する算出手段とを備え、 上記算出手段によって算出されたコマンドチェイニング時間を個々のコマンドチェイニング時間とみなし、このコマンドチェイニング時間に、チャネルコマンド数から1を減じた数を乗ずることにより、コマンドチェイニング時間の合計を予測することを特徴とする外部記憶制御装置。 3. A external storage control apparatus according to claim 1, wherein said predicting means, interface cable length set by the setting means and said setting means for setting an interface cable length from outside between the channel device see, a calculating means for calculating a command chaining time, the command chaining time calculated by said calculation means regards the individual command chaining time, this command chaining time, the number of channel command by multiplying the number obtained by subtracting 1, external storage control apparatus characterized by predicting the sum of the command chaining time.
JP78392A 1992-01-07 1992-01-07 External storage control device Pending JPH05181779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP78392A JPH05181779A (en) 1992-01-07 1992-01-07 External storage control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP78392A JPH05181779A (en) 1992-01-07 1992-01-07 External storage control device

Publications (1)

Publication Number Publication Date
JPH05181779A true JPH05181779A (en) 1993-07-23

Family

ID=11483299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP78392A Pending JPH05181779A (en) 1992-01-07 1992-01-07 External storage control device

Country Status (1)

Country Link
JP (1) JPH05181779A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620921B1 (en) * 2003-03-27 2006-09-13 가부시키가이샤 히타치세이사쿠쇼 Method and apparatus for encrypting data to be secured and inputting/outputting the same
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
KR100620921B1 (en) * 2003-03-27 2006-09-13 가부시키가이샤 히타치세이사쿠쇼 Method and apparatus for encrypting data to be secured and inputting/outputting the same
US8565021B2 (en) 2008-06-13 2013-10-22 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US8614919B2 (en) 2008-06-13 2013-12-24 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US8625344B2 (en) 2008-06-13 2014-01-07 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US8638585B2 (en) 2008-06-13 2014-01-28 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US8705272B2 (en) 2008-06-13 2014-04-22 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US8760918B2 (en) 2008-06-13 2014-06-24 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device

Similar Documents

Publication Publication Date Title
US5446877A (en) Method and apparatus for operation of a data archival apparatus allowing for coupling of the data archival device with an ide interface
KR900006549B1 (en) Data processing system
US5941964A (en) Bridge buffer management by bridge interception of synchronization events
KR100697862B1 (en) Disk Controller Configured to Perform Out of Order Execution of Write Operations
US4275440A (en) I/O Interrupt sequencing for real time and burst mode devices
EP0093239B1 (en) Lookahead i/o device control subsystem
US5937427A (en) Information recording apparatus and method capable of efficient erase, write and verify processes
EP0415352A2 (en) Method and system for optimizing data caching in a disk-based computer system
US5440729A (en) Method for handling error information between channel unit and central computer
US5461721A (en) System for transferring data between I/O devices and main or expanded storage under dynamic control of independent indirect address words (IDAWs)
EP0080875B1 (en) Data storage system for a host computer
JP2565632B2 (en) Input and output system
US20030120871A1 (en) Storage apparatus and input/output control method for the storage apparatus
US5659801A (en) Method and apparatus for replacing resident peripheral device control microcode by download via an application program
US7167902B1 (en) Disk subsystems and their integrated system
US5630145A (en) Method and apparatus for reducing power consumption according to bus activity as determined by bus access times
JP3271125B2 (en) Method and apparatus and apparatus for interleaving data transfers to transfer data
US6321292B1 (en) External storage control device and data transfer method between external storage control devices
US6467034B1 (en) Data mirroring method and information processing system for mirroring data
JP3712842B2 (en) Data transfer control method, the data transfer control device and the information recording medium
US5497472A (en) Cache control method and apparatus for storing data in a cache memory and for indicating completion of a write request irrespective of whether a record to be accessed exists in an external storage unit
TW418360B (en) Memory access controller
US5561823A (en) Monitor system for determining the available capacity of a READ buffer and a WRITE buffer in a disk drive system
US4442485A (en) Dynamically buffered data transfer system for large capacity data source
CA2178359A1 (en) Apparatus and method for scheduling and rescheduling incoming requests