JPH05174505A - Data protective system - Google Patents
Data protective systemInfo
- Publication number
- JPH05174505A JPH05174505A JP34080391A JP34080391A JPH05174505A JP H05174505 A JPH05174505 A JP H05174505A JP 34080391 A JP34080391 A JP 34080391A JP 34080391 A JP34080391 A JP 34080391A JP H05174505 A JPH05174505 A JP H05174505A
- Authority
- JP
- Japan
- Prior art keywords
- error detection
- data
- error
- code
- sector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、再生データに対する誤
り検出訂正機能を持つ情報記録再生装置等におけるデー
タ保護方式に係り、特に、コンピュータ外部記憶装置用
の情報記録再生装置の再生データの信頼性を向上するよ
うにしたデータ保護方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data protection system in an information recording / reproducing apparatus having an error detection / correction function for reproduced data, and more particularly to reliability of reproduced data of an information recording / reproducing apparatus for a computer external storage device. The present invention relates to a data protection method for improving the.
【0002】[0002]
【従来の技術】従来、ディスク装置からの読み出しデー
タに誤りを検出した場合に、この誤りを効率よく回復す
るための技術として、たとえば特開昭63−90074
号公報に記載された技術がある。この従来技術は、1ト
ラックの各読み出しセクタのデータ及び読み出しの誤り
情報をバッファに順次格納し、1トラックの全セクタの
読み取り終了後、訂正可能な場合は再読み出しを行うこ
となくバッファ内の対応するセクタの誤りデータを訂正
回復し、訂正不可能な場合のみ再読み出しにより回復処
理を行うことによって、回復処理時間を短縮するもので
ある。2. Description of the Related Art Conventionally, when an error is detected in read data from a disk device, a technique for efficiently recovering the error is disclosed in, for example, Japanese Patent Laid-Open No. 63-90074.
There is a technique described in the publication. In this prior art, the data of each read sector of one track and the read error information are sequentially stored in the buffer, and after the reading of all the sectors of one track is completed, the data in the buffer is dealt with without re-reading if correctable. The recovery processing time is shortened by correcting and recovering the error data of the sector to be read and performing the recovery processing by re-reading only when the data cannot be corrected.
【0003】再読み出しによる回復処理について、この
従来技術では詳細に記述されていないが、一般には、再
読み出ししたセクタのデータは、最初に読み出されたデ
ータが格納された第1のバッファ領域とは別の第2のバ
ッファ領域に格納される。この訂正不能セクタを含むブ
ロックを上位装置に転送する場合、マイクロプロセッサ
等により訂正不能フラグを参照して、訂正不能セクタの
前までのデータを第1のバッファ領域から転送した後、
再読み出ししたデータを第2のバッファ領域から転送
し、再び訂正不能セクタ後のデータを第1のバッファ領
域から転送する事により誤りの無いデータを転送する方
法が採られる。Although the recovery process by re-reading is not described in detail in this prior art, in general, the data of the re-read sector is the first buffer area in which the first read data is stored. Are stored in another second buffer area. When transferring the block including the uncorrectable sector to the host device, after referring to the uncorrectable flag by the microprocessor or the like and transferring the data up to the uncorrectable sector from the first buffer area,
A method is adopted in which re-read data is transferred from the second buffer area, and data after the uncorrectable sector is transferred again from the first buffer area to transfer error-free data.
【0004】[0004]
【発明が解決しようとする課題】上記従来技術では、マ
イクロプロセッサに訂正不能フラグが送られ、マイクロ
プロセッサはこのフラグを監視することにより、訂正不
能セクタがあるときにはこれを上位装置に転送すること
なく再読み出しを行ない、バッファ内に全セクタについ
て正しいデータが得られてからチャネル接続をして上位
装置へのデータ転送を行うようにしているが、訂正不能
セクタをバッファ内に格納したまま上位装置への転送を
行っているため、例えばディスク装置とマイクロプロセ
ッサとの間の回路障害やマイクロプロセッサ自体の障害
等により訂正不能フラグが消失してしまうと、マイクロ
プロセッサが訂正不能セクタを検出できなくなるので、
この訂正不能セクタを上位装置に転送してしまうおそれ
があった(通常、上位装置へ訂正不能フラグが送られる
ことなく、上位装置で訂正不能セクタを識別することは
できない)。また、上記従来技術では、誤り訂正処理後
のデータに対して誤りが発生した場合にこれを検出する
手段がなく、共に誤ったデータを正しいデータとして転
送してしまうという問題があった。In the above conventional technique, the uncorrectable flag is sent to the microprocessor, and the microprocessor monitors this flag so that when there is an uncorrectable sector, it is not transferred to the host device. The channel is connected and data is transferred to the host device after correct data is obtained for all the sectors in the buffer after re-reading.However, the uncorrectable sector is stored in the buffer and sent to the host device. Therefore, if the uncorrectable flag disappears due to, for example, a circuit failure between the disk device and the microprocessor or a failure of the microprocessor itself, the microprocessor cannot detect the uncorrectable sector.
This uncorrectable sector may be transferred to the host device (usually, the host device cannot identify the uncorrectable sector without sending the uncorrectable flag to the host device). Further, in the above-mentioned conventional technique, there is no means for detecting an error in the data after the error correction processing, and there is a problem that the erroneous data is transferred as the correct data.
【0005】従って、本発明の目的は、上記従来技術の
問題点を解消し、回路障害等により訂正不能セクタの検
出ができずそのため訂正不能セクタのデータが上位装置
に誤転送されるという欠点を防止し、もってデータ信頼
性の高い情報記録再生装置等におけるデータ保護方式を
提供することにある。Therefore, the object of the present invention is to solve the above-mentioned problems of the prior art and to make it impossible to detect an uncorrectable sector due to a circuit failure or the like, so that the data of the uncorrectable sector is erroneously transferred to the host device. Another object of the present invention is to provide a data protection method for an information recording / reproducing apparatus or the like which has a high data reliability.
【0006】なお、本発明で、誤り検出符号はデータの
誤りの検出が可能な符号、誤り検出訂正符号はデータの
誤りの検出と訂正が共に可能な符号をいう。In the present invention, the error detection code means a code capable of detecting a data error, and the error detection correction code means a code capable of both detecting and correcting a data error.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、第1の誤り検出訂正符号を用いて符号化
されたデータ列(再生データ列)に対し、第1の誤り検
出訂正符号(A)により誤り検出訂正処理を行なった
後、データ保護のため第2の誤り検出符号(B)を付加
する情報記録再生装置におけるデータ保護方式におい
て、この誤り検出訂正処理結果が訂正不能であるとき、
第2の誤り検出符号による誤り検出結果が誤りと判断さ
れるようにこの第2の誤り検出符号を付加する手段を備
えたことを特徴とする。つまり、第1の誤り検出訂正符
号による誤り検出訂正処理後に、再生データに対し、第
1の誤り検出訂正符号に代えて第2の誤り検出符号が付
加されるが、この第2の誤り検出符号は、前記誤り検出
訂正処理の結果再生データが誤っていないかまたは正し
いデータに訂正されたとき正規の誤り検出符号として付
加され、前記誤り検出訂正処理の結果再生データが訂正
不能であるとき意識的に当該再生データが誤っているこ
とを示す誤り検出符号として付加されるものである。第
2の誤り検出符号は例えば再生データのセクタ単位で付
加される。In order to achieve the above object, the present invention provides a first error detection and correction for a data string (reproduced data string) encoded using a first error detection and correction code. In the data protection system in the information recording / reproducing apparatus in which the second error detection code (B) is added for data protection after the error detection and correction processing is performed by the code (A), this error detection and correction processing result cannot be corrected. One day,
It is characterized in that a means for adding the second error detection code is provided so that the error detection result by the second error detection code is judged to be an error. That is, after the error detection / correction process by the first error detection / correction code, the second error detection code is added to the reproduced data in place of the first error detection / correction code. Is added as a normal error detection code when the reproduction data as a result of the error detection / correction processing is not erroneous or is corrected to correct data, and consciously when the reproduction data as a result of the error detection / correction processing is uncorrectable. Is added as an error detection code indicating that the reproduction data is erroneous. The second error detection code is added, for example, in units of sectors of reproduced data.
【0008】また、本発明は、誤り検出訂正符号を用い
て符号化されたデータ列(再生データ列)に対し、この
誤り検出訂正符号により誤り検出訂正処理を行なう情報
記録再生装置等におけるデータ保護方式において、この
誤り検出訂正処理を行なった結果が訂正不能であると
き、前記符号化されたデータ列に訂正不能フラグを埋め
込む手段を備えるように構成することもできる。この場
合も、訂正不能フラグまたは訂正不能フラグに相当する
情報はセクタ単位で付加される。この訂正不能フラグ情
報は、メインバッファからのデータ読み出し時に該デー
タの正否をチェックするのに用いることができる。な
お、この場合、誤り検出訂正符号による訂正処理後もこ
の誤り検出訂正符号を付加しておき、必要に応じて誤り
検出を行なうこともできる。Further, according to the present invention, data protection in an information recording / reproducing apparatus or the like for performing error detection / correction processing on a data string (reproduced data string) encoded by using an error detection / correction code by this error detection / correction code. In the method, when the result of the error detection / correction processing is uncorrectable, a means for embedding an uncorrectable flag in the encoded data string may be provided. In this case also, the uncorrectable flag or information corresponding to the uncorrectable flag is added in sector units. This uncorrectable flag information can be used to check the correctness of the data when reading the data from the main buffer. In this case, the error detection / correction code may be added after the correction processing by the error detection / correction code, and the error detection may be performed as necessary.
【0009】[0009]
【作用】上記構成に基づく作用を説明する。The operation based on the above configuration will be described.
【0010】本発明によれば、第1の誤り検出訂正符号
(A)による処理を行ってその処理結果が誤りなしとさ
れたデータ(セクタ)または誤りが訂正されたデータ
(セクタ)に対しては正規の第2の誤り検出符号(B)
が付加され、その処理結果が訂正不能とされたデータ
(セクタ)に対しては当該データ(セクタ)が誤ってい
ることを示す第2の誤り検出符号(B)が意識的に付加
される。この結果、回路障害等が発生して訂正不能フラ
グが消失した場合でも、付加された第2の誤り検出符号
が訂正不能フラグの機能を持ち、データを上位装置へ転
送する段階でこの第2の誤り検出符号をチェックすねこ
とにより、訂正不能データを確実に検出することができ
る。これによって、上位装置への当該訂正不能データの
転送を取りやめることができる。また、訂正不能データ
が誤って上位装置に転送されても、その旨上位装置に報
告することにより再読み出し等の回復処理を図ることが
できる。According to the present invention, the first error detection and correction code (A) is applied to the data (sector) or the error-corrected data (sector) whose processing result is determined to be error-free. Is a regular second error detection code (B)
Is added and the second error detection code (B) indicating that the data (sector) is erroneous is intentionally added to the data (sector) whose processing result is uncorrectable. As a result, even when the uncorrectable flag disappears due to a circuit failure or the like, the added second error detection code has the function of the uncorrectable flag and the second error detection code is transferred at the stage of transferring the data to the host device. By checking the error detection code, uncorrectable data can be reliably detected. This makes it possible to cancel the transfer of the uncorrectable data to the higher-level device. Further, even if the uncorrectable data is erroneously transferred to the higher-level device, a recovery process such as re-reading can be achieved by reporting the fact to the higher-level device.
【0011】また、第1の誤り検出訂正符号による訂正
処理後のデータに誤りが発生した場合、その後に配置さ
れた第2の誤り検出符号を用いた誤り検出手段により誤
りを検出でき上位装置への誤りデータ転送を防止でき
る。Further, when an error occurs in the data after the correction processing by the first error detecting and correcting code, the error can be detected by the error detecting means using the second error detecting code arranged after that, and the error can be detected by the upper device. The error data transfer can be prevented.
【0012】また、訂正不能データ(セクタ)に対し、
誤りであることを示す第2の誤り検出符号に代えて訂正
不能フラグを付け替えるようにしても、同様に当該訂正
不能セクタのチェックを確実に行なうことができる。Further, for uncorrectable data (sector),
Even if the uncorrectable flag is replaced with the second error detection code indicating an error, the uncorrectable sector can be surely checked in the same manner.
【0013】[0013]
【実施例】以下に、本発明の実施例を図面により説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
【0014】図1は、本発明の一実施例(実施例1)の
光ディスク制御装置の機能ブロックによる構成を示す。
同図において、1はディスク再生装置(図示せず)から
の再生データを受信するレシーバ、2はレシーバ1から
の再生データを格納するセクタバッファ、3はセクタバ
ッファ2のアクセス制御を行うセクタバッファアクセス
制御回路、4はセクタバッファのA面/B面及びセクタ
バッファに対する入出力パスを交互に切り替えるセレク
タ、5はレシーバ1からの再生データを受信し再生デー
タに付加されている誤り検出訂正符号Aによるシンドロ
ームを生成するシンドローム演算回路、6はシンドロー
ム演算回路5からシンドローム演算結果を受け取りセク
タバッファ2内の誤りデータに対して誤り訂正処理を行
う訂正処理回路、7は、訂正処理後セクタバッファ2か
ら読み出された再生データに対して、誤り検出訂正符号
Aにより誤り検出を行う手段(回路6でセクタバッファ
内データの誤り訂正を行っても、それから以降の経路で
誤りを発生することがあるので、その誤りを検出する)
と誤り検出訂正符号Aのパリティ部のメインバッファへ
の転送を止める手段と誤り検出符号Bを生成付加する手
段とを有する誤り検出付加回路、8は再生データの上位
装置に対するバッファリングを行うメインバッファ、9
はメインバッファ8のアクセス制御を行うバッファアク
セス制御回路、10は上位装置への再生データ転送時に
誤り検出符号付加回路7で付加された検出符号Bによる
誤り検出チェックを行う誤り検出チェック回路、11は
再生データを上位装置に転送するドライバ、12は光デ
ィスク制御装置の各部に対し動作制御を行うマイクロプ
ロセッサである。FIG. 1 shows a configuration of functional blocks of an optical disk control device according to an embodiment (embodiment 1) of the present invention.
In the figure, 1 is a receiver for receiving reproduction data from a disk reproducing device (not shown), 2 is a sector buffer for storing reproduction data from the receiver 1, and 3 is a sector buffer access for controlling access to the sector buffer 2. The control circuit 4 is a selector for alternately switching the A / B side of the sector buffer and the input / output path to / from the sector buffer, and 5 is the error detection / correction code A added to the reproduced data from the reproduced data received from the receiver 1. A syndrome calculation circuit for generating a syndrome, a correction processing circuit 6 for receiving a syndrome calculation result from the syndrome calculation circuit 5 and performing an error correction process on error data in the sector buffer 2, and a reading circuit 7 for reading from the sector buffer 2 after the correction process. Error detection by the error detection and correction code A for the reproduced data that has been output Means for performing (even if the error correction in the sector buffer data circuit 6, then since there may occur an error in the subsequent path, detecting the error)
And an error detection / addition circuit having means for stopping transfer of the parity part of the error detection / correction code A to the main buffer and means for generating / adding the error detection code B, and 8 is a main buffer for buffering the reproduction data to the host device. , 9
Is a buffer access control circuit for controlling access to the main buffer 8, 10 is an error detection check circuit for performing an error detection check with the detection code B added by the error detection code addition circuit 7 when reproducing data is transferred to a higher-level device, and 11 is A driver for transferring the reproduction data to the host device, and a microprocessor 12 for controlling the operation of each part of the optical disk control device.
【0015】次に本実施例の動作について説明する。Next, the operation of this embodiment will be described.
【0016】ディスク再生において、ディスク再生装置
から読み出すデータには書き込み時に誤り検出訂正符号
Aによるパリティが情報データに付加されている。情報
データとはユーザデータ等のパリティ以外のデータのこ
とをいう。具体例を図2(a)に示す。図2(a)では
35バイトの情報データに対し、4バイトの誤り検出訂
正符号Aによるパリティが付加され、全体として585
バイト(39×15バイト)で1セクタの再生データを
構成している。この場合、誤り検出訂正符号Aとして例
えばリードソロモン符号を用いると、39バイト(情報
データ+パリティ)に対し2バイトまでの誤りであれば
訂正可能となる。In the disc reproduction, the data read from the disc reproducing device is added with the parity by the error detection and correction code A at the time of writing to the information data. The information data means data other than parity such as user data. A specific example is shown in FIG. In FIG. 2A, the parity of the 4-byte error detection / correction code A is added to the 35-byte information data, and the total is 585.
Bytes (39 × 15 bytes) form one sector of reproduction data. In this case, if a Reed-Solomon code is used as the error detection / correction code A, an error of up to 2 bytes can be corrected with respect to 39 bytes (information data + parity).
【0017】この再生データをレシーバ1で受信した
後、セクタバッファ2とシンドローム演算回路5に入力
する。セクタバッファ2への入力は各々1セクタ単位に
A面/B面に切り替わる。今、セクタバッファ2のA面
への再生データ入力が終了した時点でシンドローム演算
回路5から訂正処理回路6へシンドローム結果が転送さ
れたものとすると、訂正処理回路6ではシンドローム結
果に基づき誤りデータの有無判定を行い、誤りを検出し
た場合は誤りの位置及びパターンを計算してセクタバッ
ファ2のA面の誤りデータを訂正すると共に、この訂正
処理結果についてセクタ単位の情報をマイクロプロセッ
サ12に報告する。この時、ディスク再生装置からの再
生データはセクタバッファ2のB面に入力されている。
誤り訂正処理が終了した時点でセクタバッファ2のA面
から誤り検出付加回路7を介してメインバッファ8への
転送を開始する。After the reproduced data is received by the receiver 1, it is input to the sector buffer 2 and the syndrome calculation circuit 5. The input to the sector buffer 2 is switched to the A side / B side in units of one sector. Now, assuming that the syndrome result is transferred from the syndrome arithmetic circuit 5 to the correction processing circuit 6 at the time when the reproduction data input to the A side of the sector buffer 2 is completed, the correction processing circuit 6 outputs error data based on the syndrome result. The presence / absence determination is performed, and if an error is detected, the position and pattern of the error are calculated to correct the error data on the A side of the sector buffer 2, and at the same time, information of this correction processing in sector units is reported to the microprocessor 12. .. At this time, the reproduction data from the disk reproducing device is input to the B side of the sector buffer 2.
When the error correction processing is completed, the transfer from the side A of the sector buffer 2 to the main buffer 8 via the error detection addition circuit 7 is started.
【0018】誤り検出付加回路7では誤り検出訂正符号
Aに基づく誤り検出を行いながら、図2(a)に示す再
生データの内、情報データのみをメインバッファ8へ転
送し、誤り検出訂正符号Aのパリティ部をメインバッフ
ァ8に転送しないようにする。これと同時に情報データ
に対する誤り検出符号Bのパリティ生成を行う。この結
果、メインバッファ8への出力は図2(b)に示す構成
となる。図2(b)に示す誤り検出符号Bによるパリテ
ィについては、訂正処理回路6での訂正処理結果に基づ
いて、誤り無しの場合、もしくは誤り訂正を行ない正し
い情報データに回復できたセクタの場合は、生成された
誤り検出符号Bのパリティをそのまま付加し、訂正不能
であり情報データに誤りが含まれているセクタの場合は
生成された誤り検出符号Bのパリティと異なる値(なる
べく大きく異なる値、例えば反転した値)を付加する。
この結果、訂正処理回路5で訂正不能であったセクタが
誤り検出チェック回路10に入力されると、誤り検出符
号Bによる誤り検出回路により、パリティ生成を行いセ
クタ終端に付加されているパリティとの比較をし、不一
致となるため誤りデータを含んだセクタであると判定さ
れる。While the error detection / addition circuit 7 performs error detection based on the error detection / correction code A, only the information data of the reproduction data shown in FIG. The parity part of is not transferred to the main buffer 8. At the same time, the parity of the error detection code B for the information data is generated. As a result, the output to the main buffer 8 has the configuration shown in FIG. Regarding the parity by the error detection code B shown in FIG. 2B, based on the correction processing result in the correction processing circuit 6, in the case of no error or in the case of a sector in which error correction is performed and correct information data can be recovered. , The parity of the generated error detection code B is added as it is, and in the case of a sector that is uncorrectable and the information data includes an error, a value different from the parity of the generated error detection code B (a value that is as large as possible, For example, an inverted value) is added.
As a result, when a sector that cannot be corrected by the correction processing circuit 5 is input to the error detection check circuit 10, the error detection circuit based on the error detection code B generates a parity and a parity added to the sector end. As a result of comparison, there is a discrepancy and it is determined that the sector contains error data.
【0019】誤り検出付加回路7の一実施例を図3に示
す。An embodiment of the error detection / addition circuit 7 is shown in FIG.
【0020】同図において、30は誤り検出訂正符号A
による誤り検出回路、31は情報データ部のみをメイン
バッファ8へ転送する転送制御回路、35は転送制御回
路31の出力データに対し誤り検出符号Bによるパリテ
ィを生成するパリティ生成回路、32は、誤り検出訂正
符号Aによる誤り検出回路30の検出結果で、(セクタ
バッファ2から誤り検出回路30に送られたデータの)
誤りを検出するか、訂正処理回路5での訂正結果フラグ
が訂正不能である場合に“FF”を出力し、その他の場
合(セクタバッファ2上のデータにもともと誤りがない
場合と、訂正処理回路6の訂正処理によりセクタバッフ
ァ2上のデータの誤り訂正ができた場合)では“00”
を出力するOR回路、33は誤り検出符号Bによるパリ
ティ生成回路35のパリティ出力とOR回路32の出力
の排他的論理和を出力する排他的論理和回路、34は図
2(b)に示すように情報データの最後にパリティを付
加するための切替回路である。誤り検出符号Bによるパ
リティ生成回路35のパリティ出力は、排他的論理和回
路33によって、そのまま切替回路34に出力するか、
異なる値として出力することができる。In the figure, 30 is an error detection / correction code A.
Error detection circuit by 31, a transfer control circuit 31 for transferring only the information data section to the main buffer 8, a parity generation circuit 35 for generating a parity by the error detection code B for the output data of the transfer control circuit 31, and 32 an error The detection result of the error detection circuit 30 by the detection correction code A (of the data sent from the sector buffer 2 to the error detection circuit 30)
When an error is detected or the correction result flag in the correction processing circuit 5 is uncorrectable, "FF" is output, and in other cases (when the data on the sector buffer 2 originally has no error, the correction processing circuit "00" in the case where the data in the sector buffer 2 can be corrected by the correction process of 6)
2 is an OR circuit, 33 is an exclusive OR circuit that outputs the exclusive OR of the parity output of the parity generation circuit 35 by the error detection code B and the output of the OR circuit 32, and 34 is as shown in FIG. Is a switching circuit for adding a parity to the end of the information data. The parity output of the parity generation circuit 35 based on the error detection code B is directly output to the switching circuit 34 by the exclusive OR circuit 33, or
It can be output as different values.
【0021】誤り検出付加回路7で誤り検出訂正符号A
の誤り検出を行うことにより、訂正処理回路6での訂正
処理終了後の再生データが誤り検出付加回路7に入力さ
れるままでの間に誤った場合にこれを検出する事が可能
となる。なお、誤り検出付加回路7では、再訂正は行わ
ない。The error detection / correction code A in the error detection / addition circuit 7
By performing the error detection of (1), it is possible to detect the reproduction data after the correction processing in the correction processing circuit 6 is erroneous while being input to the error detection adding circuit 7. The error detection / addition circuit 7 does not perform recorrection.
【0022】図4は訂正不能セクタについて再読み出し
による回復処理が採られた場合のメインバッファ8のデ
ータ格納状態を示すものである。セクタ1からセクタ
(N+M)までの読み出しが行われ先頭アドレスAD1
から格納されている。セクタN+1については訂正不能
であったためアドレスAD5から再読み出しデータが格
納されている。この訂正不能セクタを含む連続セクタブ
ロックを上位装置へ転送する場合、まずマイクロプロセ
ッサ12は訂正処理回路6からの訂正処理結果情報に基
づき、セクタN+1を訂正不能セクタと認識し、バッフ
ァアクセス制御回路9に対しメメインバッファ8のアド
レスAD1からAD2までの転送指示を行い、次にアド
レスAD5からAD6までの転送指示を行い、最後にA
D3からAD4までの転送指示を行う事により正しいデ
ータを転送する。なお、アドレスAD5からAD6まで
のセクタN+1は訂正不能セクタと認識されたため、メ
インバッファ8から上位装置への転送は行なわない。FIG. 4 shows the data storage state of the main buffer 8 when the recovery processing by re-reading is performed on the uncorrectable sector. Reading from sector 1 to sector (N + M) is performed and the start address AD1
Stored from. Since the sector N + 1 cannot be corrected, the re-read data is stored from the address AD5. When transferring a continuous sector block including this uncorrectable sector to the host device, first, the microprocessor 12 recognizes the sector N + 1 as an uncorrectable sector based on the correction processing result information from the correction processing circuit 6, and the buffer access control circuit 9 To the main buffer 8 to the addresses AD1 to AD2, then to the addresses AD5 to AD6, and finally to A
Correct data is transferred by issuing a transfer instruction from D3 to AD4. Since the sector N + 1 from address AD5 to AD6 is recognized as an uncorrectable sector, the transfer from the main buffer 8 to the host device is not performed.
【0023】今、訂正処理回路6とマイクロプセッサ1
2の間の回路障害等により、上述の訂正処理回路6によ
るセクタバッファ2の再生データに対する誤り訂正処理
の処理結果がマイクロプロセッサ12に正しく報告され
ず、このため、マイクロプロセッサ12が上記誤り訂正
処理の処理結果情報を誤認識した場合(例えば、セクタ
N+1が訂正不能セクタである旨の情報がマイクロプロ
セッサ12に伝わらなかった場合や、この訂正不能セク
タ情報が消失した場合)を考える。但し、上述の誤り検
出付加回路7による誤りの検出、検出訂正符号Aの転送
停止、及び誤り検出符号Bの付加は、正常に動作してい
るものとする。このような場合、マイクロプロセッサ1
2は、アドレスAD1からAD4までの転送指示を行う
ため、訂正不能データであるセクタN+1のデータを正
しいデータとして転送してしまう可能性がある。しか
し、この場合、本実施例によれば、誤り検出チェック回
路10によって、セクタN+1転送時に検出符号Bによ
り誤りを検出するため、この情報(検出結果)がマイク
ロプロセッサ12に報告され、マイクロプロセッサ12
から上位装置に対して誤りデータ転送発生が報告され
る。従って、マイクロプロセッサ12は、誤り検出チェ
ック回路10に対して、AD2からAD3の訂正不能セ
クタN+1を上位装置に転送しないように指示すること
ができる。あるいは、この訂正不能セクタのメインバッ
ファ8から上位装置への転送を禁止する手段を設けない
場合でも、上位装置が誤ってセクタのデータを取り込む
ことは避けられる。Now, the correction processing circuit 6 and the microprocessor 1
Due to a circuit failure or the like between the two, the processing result of the error correction processing for the reproduced data of the sector buffer 2 by the correction processing circuit 6 is not correctly reported to the microprocessor 12, and therefore the microprocessor 12 causes the error correction processing to be performed. Consider the case where the processing result information of (1) is erroneously recognized (for example, the information that the sector N + 1 is an uncorrectable sector is not transmitted to the microprocessor 12 or the uncorrectable sector information is lost). However, it is assumed that the error detection, the transfer of the detection correction code A, and the addition of the error detection code B performed by the error detection addition circuit 7 are normally operating. In such a case, the microprocessor 1
Since No. 2 issues a transfer instruction from addresses AD1 to AD4, there is a possibility that the uncorrectable data in sector N + 1 will be transferred as correct data. However, in this case, according to the present embodiment, since the error detection check circuit 10 detects an error by the detection code B at the time of transferring the sector N + 1, this information (detection result) is reported to the microprocessor 12, and the microprocessor 12
Reports the occurrence of error data transfer to the host device. Therefore, the microprocessor 12 can instruct the error detection check circuit 10 not to transfer the uncorrectable sector N + 1 of AD2 to AD3 to the host device. Alternatively, even if no means for prohibiting the transfer of the uncorrectable sector from the main buffer 8 to the host device is provided, it is possible to prevent the host device from mistakenly fetching the data of the sector.
【0024】また、本実施例によれば、誤り検出チェッ
ク回路10は誤り検出付加回路7の出力から誤り検出チ
ェック回路10の入力までの間のデータ誤り発生を検出
し、この間のデータ信頼性を高める効果がある。Further, according to the present embodiment, the error detection check circuit 10 detects the occurrence of a data error from the output of the error detection addition circuit 7 to the input of the error detection check circuit 10 and determines the data reliability during this period. Has the effect of increasing.
【0025】本発明の他の実施例(実施例2)を図5に
より説明する。同図は図1で示した実施例のブロック構
成の誤り検出付加回路7と誤り検出チェック回路10の
替わりに訂正不能フラグ付加回路20と訂正フラグチェ
ック回路21を付加した構成を示したブロック図であ
る。訂正処理が終了したデータがセクタバッファ2から
読み出され、訂正不能フラグ付加回路20により誤り訂
正処理回路6の訂正処理結果に基づいて訂正不能セクタ
を認識するための訂正不能フラグを当該セクタの例えば
先頭部に付加する。メインバッファ8から上位装置への
転送を行うときに、訂正不能フラグチェック回路21に
よりこの訂正不能フラグの有無をチェックする。ここで
訂正不能セクタを検出した場合は図1の実施例と同様に
マイクロプロセッサ12に報告し、また、誤ったデータ
の転送があったことを上位装置に報告する。本実施例で
も、訂正不能フラグチェック回路で訂正不能セクタが検
出された場合に、マイクロプロセッサ12により当該訂
正不能セクタを上位装置に送らないようにしてもよい
し、または上位装置側で訂正不能セクタを取り込むこと
を避けるようにしてもよい。Another embodiment (second embodiment) of the present invention will be described with reference to FIG. This figure is a block diagram showing a configuration in which an uncorrectable flag addition circuit 20 and a correction flag check circuit 21 are added instead of the error detection addition circuit 7 and the error detection check circuit 10 of the block configuration of the embodiment shown in FIG. is there. The data for which the correction processing has been completed is read from the sector buffer 2, and the uncorrectable flag adding circuit 20 sets an uncorrectable flag for recognizing the uncorrectable sector on the basis of the correction processing result of the error correction processing circuit 6 in the sector, for example. Add to the beginning. When transferring from the main buffer 8 to the higher-level device, the uncorrectable flag check circuit 21 checks the presence or absence of this uncorrectable flag. If an uncorrectable sector is detected, it reports to the microprocessor 12 as in the embodiment of FIG. 1, and also reports to the host device that incorrect data was transferred. Also in the present embodiment, when the uncorrectable sector is detected by the uncorrectable flag check circuit, the microprocessor 12 may not send the uncorrectable sector to the host device, or the host device may not correct the uncorrectable sector. May be avoided.
【0026】また、上記図1の実施例では誤り検出訂正
符号Aを取り除き代りに誤り検出符号Bを付加していた
が、誤り検出訂正符号Aによる誤り検出訂正処理を行っ
た後もこの誤り検出訂正符号Aを付加したままとし、こ
の誤り検出訂正処理後に発生するデータの誤りを、同一
の誤り検出訂正符号Aを用いた誤り検出処理手段により
検出できるようにすることもできる。In the embodiment shown in FIG. 1, the error detection correction code A is removed and the error detection code B is added instead, but this error detection is performed even after the error detection correction processing by the error detection correction code A is performed. It is also possible to leave the correction code A added and detect an error in the data generated after this error detection / correction processing by the error detection processing means using the same error detection / correction code A.
【0027】[0027]
【発明の効果】以上詳述したように、本発明によれば、
第1の誤り検出訂正符号による誤り検出訂正処理後の、
データ保護のための第2の誤り検出符号を付加する際
に、訂正不能データ(セクタ)に対しそれが誤りと判断
されるような第2の誤り検出符号を意識的に付加したの
で、回路障害等により訂正不能フラグ等の誤のデータ
(セクタ)であることを示す情報が消失した場合でも、
この訂正不能データ(セクタ)を含むバッファから上位
装置へデータを転送するときこの第2の誤り検出符号を
用いて訂正不能データ(セクタ)をチェックでき、この
結果、誤ったデータを正しいデータとして転送するおそ
れがなく、信頼性の高い情報記録再生装置を提供するこ
とができる効果がある。As described in detail above, according to the present invention,
After the error detection and correction processing by the first error detection and correction code,
When the second error detection code for data protection is added, the second error detection code that is judged to be an error is intentionally added to the uncorrectable data (sector), so that a circuit failure occurs. Even if the information indicating the erroneous data (sector) such as the uncorrectable flag is lost due to
When data is transferred from the buffer containing the uncorrectable data (sector) to the host device, the uncorrectable data (sector) can be checked by using the second error detection code, and as a result, erroneous data is transferred as correct data. There is an effect that it is possible to provide a highly reliable information recording / reproducing apparatus that does not have the problem.
【図1】本発明の実施例1の光ディスク制御装置の機能
ブロック図である。FIG. 1 is a functional block diagram of an optical disk control device according to a first embodiment of the present invention.
【図2】図1における再生データ及びメインバッファへ
の転送データの構成例を示す図である。FIG. 2 is a diagram showing a configuration example of reproduction data and transfer data to a main buffer in FIG.
【図3】図1における誤り検出付加回路の一構成例のブ
ロック図である。3 is a block diagram of a configuration example of an error detection addition circuit in FIG.
【図4】図1におけるメインバッファにデータが格納さ
れている状態を示す図である。FIG. 4 is a diagram showing a state in which data is stored in a main buffer in FIG.
【図5】本発明の実施例2の光ディスク制御装置の機能
ブロック図である。FIG. 5 is a functional block diagram of an optical disk control device according to a second embodiment of the present invention.
1 レシーバ 2 セクタバッファ 3 セクタバッファアクセス制御回路 4 セレクタ 5 シンドローム演算回路 6 訂正処理回路 7 誤り検出付加回路 8 メインバッファ 9 バッファアクセス制御回路 10 誤り検出チェック回路 11 ドライバ 12 マイクロプロセッサ 20 訂正不能フラグ付加回路 21 訂正不能フラグチェック回路 30 誤り検出訂正符号Aによる誤り検出回路 31 転送制御回路 32 OR回路 33 排他的論理和回路 34 パリティ付加用切替回路 1 receiver 2 sector buffer 3 sector buffer access control circuit 4 selector 5 syndrome operation circuit 6 correction processing circuit 7 error detection additional circuit 8 main buffer 9 buffer access control circuit 10 error detection check circuit 11 driver 12 microprocessor 20 uncorrectable flag addition circuit 21 uncorrectable flag check circuit 30 error detection circuit with error detection and correction code A 31 transfer control circuit 32 OR circuit 33 exclusive OR circuit 34 parity addition switching circuit
Claims (5)
されたデータ列に対し、前記第1の誤り検出訂正符号に
より誤り検出訂正処理を行った後、データ保護のため第
2の誤り検出符号を付加するデータ保護方式において、
前記第1の誤り検出訂正符号による誤り検出訂正処理結
果が訂正不能であるとき、前記第2の誤り検出符号によ
る誤り検出結果が誤りと判断されるように第2の誤り検
出符号を付加する手段を備えたことを特徴とするデータ
保護方式。1. A second error for data protection after performing error detection and correction processing by the first error detection and correction code on a data string encoded using the first error detection and correction code. In the data protection method that adds the detection code,
A means for adding a second error detection code so that when the error detection and correction processing result by the first error detection and correction code is uncorrectable, the error detection result by the second error detection code is judged to be an error. A data protection method characterized by having.
データ列に対し、前記誤り検出訂正符号により誤り検出
訂正処理を行なうデータ保護方式において、前記誤り検
出訂正符号による誤り検出訂正処理を行なった結果が訂
正不能であるとき、前記符号化されたデータ列に訂正不
能フラグを埋め込む手段を備えたことを特徴とするデー
タ保護方式。2. A data protection system for performing error detection / correction processing by the error detection / correction code on a data string encoded by using the error detection / correction code. A data protection system comprising means for embedding an uncorrectable flag in the encoded data string when the result is uncorrectable.
検出訂正処理結果が訂正不能であるとき、前記第2の誤
り検出符号による誤り検出結果が誤りと判断されるよう
に第2の誤り検出符号を付加し、前記第1の誤り検出訂
正符号による誤り検出訂正処理結果が訂正不能でないと
き、前記第2の誤り検出符号による誤り検出結果が正し
いと判断されるように第2の誤り検出符号を付加する手
段を備えたことを特徴とする請求項1記載のデータ保護
方式。3. The second error detection so that when the error detection / correction processing result by the first error detection / correction code is uncorrectable, the error detection result by the second error detection / correction code is judged to be an error. A second error detection code is added so that when the error detection and correction processing result by the first error detection and correction code is not uncorrectable, the error detection result by the second error detection code is determined to be correct. The data protection system according to claim 1, further comprising means for adding
データ列に対し、前記誤り検出訂正符号により誤り検出
訂正処理を行った後も誤り検出訂正符号を付加したまま
とし、誤り検出訂正処理後に発生するデータの誤りを同
一の誤り検出訂正符号を用いた誤り検出処理手段により
検出可能としたことを特徴とするデータ保護方式。4. An error detection / correction process is performed by leaving the error detection / correction code added to a data string encoded using the error detection / correction code even after performing the error detection / correction process by the error detection / correction code. A data protection system characterized in that an error in data generated later can be detected by an error detection processing means using the same error detection and correction code.
とする請求項1ないし4のいずれか1記載のデータ保護
方式。5. A data protection system according to claim 1, which is applied to an information recording / reproducing apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34080391A JPH05174505A (en) | 1991-12-24 | 1991-12-24 | Data protective system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34080391A JPH05174505A (en) | 1991-12-24 | 1991-12-24 | Data protective system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05174505A true JPH05174505A (en) | 1993-07-13 |
Family
ID=18340437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34080391A Pending JPH05174505A (en) | 1991-12-24 | 1991-12-24 | Data protective system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05174505A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6877129B1 (en) | 1999-04-30 | 2005-04-05 | Rohde & Schwarz Gmbh & Co. Kg | Method for measuring the receiver-side bit error rate of a DVB transmission system |
JP2008084532A (en) * | 2002-06-17 | 2008-04-10 | Pioneer Electronic Corp | Waveform measurement device and method of optical recording medium |
-
1991
- 1991-12-24 JP JP34080391A patent/JPH05174505A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6877129B1 (en) | 1999-04-30 | 2005-04-05 | Rohde & Schwarz Gmbh & Co. Kg | Method for measuring the receiver-side bit error rate of a DVB transmission system |
JP2008084532A (en) * | 2002-06-17 | 2008-04-10 | Pioneer Electronic Corp | Waveform measurement device and method of optical recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6912682B1 (en) | Signal processor for correcting and detecting errors | |
JP3839215B2 (en) | Error detection / correction method, main storage controller for computer system, and computer system | |
JPS6276825A (en) | Code error correcting method | |
US11106533B2 (en) | Memory systems and writing methods of the memory systems | |
JPH1049448A (en) | Error correction mechanism for redundant memory | |
JPH05174505A (en) | Data protective system | |
JP2722647B2 (en) | Magnetic tape controller | |
JP2544109B2 (en) | Information recording device | |
JP4848533B2 (en) | Disk array device, disk array control method and program | |
JP3853615B2 (en) | Address information detecting apparatus and address information detecting method | |
JP2547006B2 (en) | How to prevent erroneous correction | |
JPH1050004A (en) | Magnetic disk control device | |
JP2751415B2 (en) | Error detection and correction circuit | |
JP3358701B2 (en) | Verify method and verify device | |
JPS63237264A (en) | Information recording system | |
JPH0588992A (en) | Memory control system | |
JP3345997B2 (en) | Error correction encoding / decoding device and disk array system controller including error correction encoding / decoding device | |
JPH0454655A (en) | Information recording/reproducing device | |
JPH0816864B2 (en) | Magnetic disk processing device | |
JPH04205133A (en) | Disk controller | |
JPH0242688A (en) | Magnetic disk device | |
JPH04177676A (en) | Information recorder/reproducer | |
JPH01260930A (en) | Decoding method for error correction code | |
JPH11353818A (en) | Synchronous signal compensation function | |
JPH0934649A (en) | Method and device for error correction, reproducing device, and recording and reproducing device |