JPH05167848A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH05167848A
JPH05167848A JP3351606A JP35160691A JPH05167848A JP H05167848 A JPH05167848 A JP H05167848A JP 3351606 A JP3351606 A JP 3351606A JP 35160691 A JP35160691 A JP 35160691A JP H05167848 A JPH05167848 A JP H05167848A
Authority
JP
Japan
Prior art keywords
solid
light
equation
output signal
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3351606A
Other languages
English (en)
Inventor
Satoyuki Nakamura
里之 中村
Kenji Takada
謙二 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minolta Co Ltd
Original Assignee
Minolta Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minolta Co Ltd filed Critical Minolta Co Ltd
Priority to JP3351606A priority Critical patent/JPH05167848A/ja
Priority to US07/914,708 priority patent/US5289286A/en
Publication of JPH05167848A publication Critical patent/JPH05167848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】 【目的】自然対数型の固体撮像装置において、画素ごと
の出力のばらつきを画素の感度によるばらつきととも
に、トランジスタや電圧−電荷変換素子等によるばらつ
きも補正し、それによって画素ごとのばらつきの極めて
少ない撮像出力を得るようにする。 【構成】光電変換特性が自然対数である固体撮像素子C
CDと、この固体撮像素子に均一な第1の光量の光が照
射されたときの出力信号を記憶する手段MEM1と、固
体撮像素子に均一な第2の光量の光が照射されたときの
出力信号を記憶する手段MEM2と、前記第1の光量の
光が照射されたときの出力信号と第2の光量の光が照射
されたときの出力信号の差を各画素ごとにとる第1減算
手段DIF1と、被写体撮影時の画像出力信号と前記第
2の光量の光が照射されたときの出力信号の差を各画素
ごとにとる第2減算手段DIF2と、前記第1、第2減
算手段の出力の比をとる除算手段CORと、から成って
いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は固体撮像装置に関するも
のであり、特にその光電変換特性が自然対数である固体
撮像装置に関する。
【0002】
【従来の技術】固体撮像装置は、小型・軽量で低消費電
力であるのみならず、画像歪や焼き付きがなく、振動や
磁界などの環境条件に強い。また、LSIと共通或いは
類似の工程で製造できることから、信頼性が高く、量産
にも適している。このため現在、1次元カラー固体撮像
装置はカラーファクシミリやディジタルカラーコピア・
カラーイメージスキャナーなどに、2次元固体撮像装置
はビデオカメラなどに幅広く用いられている。
【0003】この固体撮像装置の1つの問題点として、
その出力に各画素ごとのばらつきが生じるということが
挙げられる。特開昭58−177071号や特開昭60
−241370号では、従来から使用されているリニア
な光電変換特性を有する固体撮像装置に対して、このば
らつきを補正する技術が提案されている。前者は乗除算
を用いて画素ごとの感度のばらつきを補正することを提
案し、後者は前者による補正に加えて、さらに均一な光
を照射したときのデ−タとダ−ク時(光を照射しないと
き)のデ−タとを用いて暗電流のばらつきを補正するこ
とを提案している。
【0004】
【発明が解決しようとする課題】しかしながら、この2
つの方法は、自然対数型の光電変換特性を有する固体撮
像装置に対しては有効でない。
【0005】本件出願人は、既に出願した特願平3−1
78170号において、光電変換特性が自然対数型であ
る固体撮像装置の画素感度ばらつきを補正する技術を提
案している。この技術を用いることによって感度のばら
つきのほせいを行なうことは可能であるが、対数圧縮用
電界効果トランジスタの対数特性の不均一性や積分コン
デンサの容量の不均一性等の周辺回路のばらつきまで補
正することはできなかった。
【0006】本発明は自然対数型の光電変換特性を有す
る固体撮像装置において、画素ごとの感度のばらつきを
補正するとともに、対数圧縮用電界効果トランジスタの
対数特性の不均一性や積分コンデンサの容量不均一性等
の周辺回路のばらつきまで補正することが可能な固体撮
像装置を提供することを目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め本発明の固体撮像装置は、光電変換特性が自然対数で
ある固体撮像素子と、この固体撮像素子に均一な第1の
光量の光が照射されたときの出力信号を記憶する手段
と、固体撮像素子に均一な第2の光量の光が照射された
ときの出力信号を記憶する手段と、前記第1の光量の光
が照射されたときの出力信号と第2の光量の光が照射さ
れたときの出力信号の差を各画素ごとにとる第1減算手
段と、被写体撮影時の画像出力信号と前記第2の光量の
光が照射されたときの出力信号の差を各画素ごとにとる
第2減算手段と、前記第1、第2減算手段の出力の比を
とる除算手段と、から成っている。
【0008】
【作用】このような構成によると、第1減算手段で減算
を行なうことによりフォトダイオ−ド等の感度のばらつ
きに関する係数は除去され、同様に第2減算手段でも感
度のばらつきに関する係数は除去される。これらの第
1、第2減算手段の出力には傾きの原因となる係数は残
っているが、除算手段で比をとることにより、その傾き
の原因となる係数は除去される。従って、最終的には画
素ごとのばらつきの原因となる係数は存在しないことに
なり、除算手段の出力は画素ごとのばらつきのない優れ
た画像信号となる。
【0009】
【実施例】まず、本発明の具体例を説明する前に、本発
明が対象としている自然対数型光電変換特性をもつ固体
撮像装置の対数圧縮変換の原理について述べる。MOS
トランジスタでは、ゲート電圧が閾値電圧以下のときサ
ブスレッショールド電流 (sub-threshold current)と
呼ばれる微少電流が流れる。これはゲート酸化膜直下の
シリコン表面が弱反転(weak inversion)状態になるこ
とに起因しており、サブスレッショールド電流は、一般
にMOSトランジスタの好ましくない特性の1つと考え
られてきた。本発明の固体撮像装置では、このサブスレ
ッショールド電流を逆に利用して光電変換特性を制御す
るようにしている。
【0010】サブスレッショールド電流は以下のように
表わされる(参考文献;R.M.Swanson and J.D.Meindl,
"Ion-implanted complementary MOS transistorsin lo
w-voltage circuits," IEEE Journal of Solid-State C
ircuits, vol. SC-7, No.2,pp.146-153, Apr. 1972)。
即ち、MOSトランジスタのドレイン電流IDは、nチ
ャンネルMOSトランジスタの場合、VG−VS≦VT+
n(kT/q)のとき、 ID=(Z/L)μnCo(1/m)(nkT/q)2 exp 〔(q/nkT)(VG−VS−VT−nkT/q)〕 ・{1− exp〔(−mq/nkT)(VD−VS)〕} ・・・・・・(1) ここで、VG;ゲート電圧 VD;ドレイン電圧 VS;ソース電圧 VT;閾値電圧 Z;トランジスタチャンネル幅 L;トランジスタチャンネル長 μn;電子移動度 q;電子電荷量 k;ボルツマン定数 T;絶対温度 Co;ゲート絶縁膜容量
【0011】また、m=(Co+Cd)/Co n=(Co+Cd+Cfs)/Co Cfs=qNfs であり、Cd;空乏層容量 Nfs;表面準位密度であ
る。Nfs=0のときにはm=nであり、このとき
(1)式より、 VD−VS>>kT/qならば ID=IDO exp〔(q/nkT)(VG−VS−VT)〕 ・・・・・・(2) IDO=(Z/L)μnCo(1/n)(nkT/q)2 exp〔−1〕・・・(3) を得る。(2)式は、VG−VS≦VT+n(kT/
q)、VD−VS>>kT/qのときドレイン電流がゲー
ト・ソース間電圧の指数函数であることを示している。
【0012】本発明では、以下に示すように、MOSト
ランジスタの前記微少電流特性を積極的に利用する。図
1は、本発明に係る固体撮像装置内の1画素の構成例を
示したものである。ここで、pn接合フォトダイオード
1が感光部を形成し、そのアノードがnチャネルMOS
トランジスタ2aのドレインDとゲートGに接続されて
いる。また、フォトダイオード1のカソードにはDC
(直流)電圧VDDが、MOSトランジスタ2aのソース
SにはDC電圧VSSが、MOSトランジスタ2aのバッ
クゲート(基板)にはDC電圧VSUBが印加されてい
る。尚、ここでVDD>VSS≧VSUBであり、フォトダイ
オード1には逆バイアスが、MOSトランジスタ2aの
ソースS及びドレインDと基板にも逆バイアスが印加さ
れている。
【0013】感光部に光が入射すると光の強度に比例し
た光電流Ipがフォトダイオード1のカソードからアノ
ードへ流れる。一方、MOSトランジスタ2aを流れる
電流IDは、 VD=VGだから (kT/q)<<VG−VSS≦VT+nkT/q ・・・・・・(4) のとき(2)式より ID=IDO exp〔(q/nkT)(VG−VSS−VT)〕 ・・・・・・(5) となる。定常状態では ID=Ip だから、 Ip=IDO exp〔(q/nkT)(VG−VSS−VT)〕 ・・・・・・(6) を得る。これより VG=VSS+VT+(nkT/q)ln(Ip/IDO) ・・・・・・(7) となり、(4)式が満たされていれば、光電流が対数変
換されて電圧VGとなることが分かる。
【0014】(4)式は以下に示すように、電圧を調整
することにより満足させることができる。(2)式より
IDはVTの函数であり、一方VTは次のようにあらわさ
れる。 VT=ΦMS−qNfs/Co+2Φf+√{2εsiεoqNB(|2Φf| +VS−VSUB)}/Co ・・・・・・(8) ここで、ΦMS;ゲート電極とシリコン基板の仕事函数差 Φf;シリコン基板フェルミレベル εsi;シリコン比誘電率 εo;真空誘電率 NB;シリコン基板不純物濃度 即ち、(8)式よりVSSーVSUB(=VS−VSUB)によ
ってVTが変化し、これによってIDも変化することか
ら、VSUBを適切に設定することによって(4)式を満
たす動作状態とすることができるのである。
【0015】以下、実施例を挙げて説明する。ここで、
次の定数を用いる。 NB=1×1015/cm3 Z/L=1 μn=1000cm2/V・sec T=300K Co=3.5×10-8F/cm2 ゲート電極をアルミニウムとすれば上記基板濃度のと
き、 ΦMS=−0.9V となる。また、簡単のために Cd=Cfs=0、Nfs=0 とすれば、 m=n=1 となる。このとき、 IDO=1000×3.5×10-8×(0.026)2×0.368 =8.70×10-9
【0016】一方、閾値電圧はVS−VSUB=0Vのとき VT(0)=−0.9+0.58 +√(2×11.7×8.85×10-14×1.6×10-19 ×1015×0.58)/(3.5×10-8)=0.08 VS−VSUB=5Vのとき VT(5)=0.91 素子面照度として、以下の範囲を対象とする。 0.1ルクス〜10-44ルクス このときフォトダイオードの面積を100μm2とすれ
ば、光電流Ipは大略以下のようになる。 10-4〜10-9A 上記光電流と(7)式よりVG−VSSは下記範囲とな
る。 VT−0.06〜VT−0.36 即ち、 VS−VSUB=0Vのとき 0.02〜−0.28 VS−VSUB=5Vのとき 0.85〜0.55 となり、VS−VSUB=0Vのときには(4)式は満足し
ないが、VS−VSUB=5Vとすれば(4)式が満足され
ることが分かる。以上のように、VSUBを適切な電圧と
することによって、光電流を対数圧縮した電圧に変換す
ることができる。
【0017】図2は、図1に示した実施例に積分回路を
付加した固体撮像装置の1画素の構成例を示したもので
ある。ここで、pn接合フォトダイオード1が感光部形
成し、このアノードが第1のnチャネルMOSトランジ
スタ2aのドレインとゲート及び第2のnチャネルMO
Sトランジスタ2bのゲートに接続されている。また、
フォトダイオード1のカソードにはDC電圧VDDが第1
MOSトランジスタ2aのソースにはDC電圧VSS1
が、第2MOSトランジスタ2bのドレインにはDC電
圧VDD2が印加されている。更に、第2MOSトランジ
スタ2bのソースは容量Cのコンデンサ3を介してDC
電圧VSS2に接続されている。一方、第1MOSトラン
ジスタ2aの基板にはDC電圧VSUB1が印加され、第2
MOSトランジスタ2bの基板には、第2MOSトラン
ジスタ2bが第1MOSトランジスタ2aと同一の基板
上叉はウェル内に形成される場合にはDC電圧VSUB1が
印加され、第2MOSトランジスタ2bが第1MOSト
ランジスタ2aと異なる基板上叉はウェル内に形成され
る場合にはDC電圧VSUB2が印加又は第2MOSトラン
ジスタ2bのソースに接続されている。
【0018】この実施例では、以下に示すように、光電
流Ipの積分値が対数圧縮されて、第2MOSトランジ
スタ2bのソースとコンデンサ3の接続点の電圧V0と
なる。以下の説明では、第1MOSトランジスタ2aと
第2MOSトランジスタ2bの特性を同一と仮定し、ま
た第2MOSトランジスタ2bの基板が第2MOSトラ
ンジスタ2bのソースに接続されている場合について行
う。
【0019】第1及び第2MOSトランジスタ2a、2
bのゲート電圧をVGとすれば(7)式より VG=VSS1+VT+(nkT/q)ln(Ip/IDO) ・・・・・・(9) となり、第2MOSトランジスタ2bを流れる電流Iz
は Iz=IDO exp〔(q/nkT)(VG−VO−VT)〕 ・・・・・・(10) を得る。
【0020】また、次の関係が成り立つ。 Iz=C(dVO/dt) ・・・・・・(11) (9)、(10)、(11)式より次式を得る。 C(dVO/dt)=Ip exp〔(q/nkT)(VSS1−VO)〕 即ち、 exp〔(q/nkT)(VO−VSS1)〕dVO=(Ip/C)dt ・・・・・・(12) t=0のときVO=VO1として(12)式を積分する
と、 VO=VSS1+(nkT/q)ln〔(q/nkTC)∫Ipdt + exp{(q/nkT)(VO1−VSS1)}〕 ・・・・・・(13) を得る。
【0021】(13)式は、光電流Ipの積分値とVO1
−VSS1で決まる一定値との和が電圧VOに対数変換され
ることを示している。この一定値は、VO1−VSS1が小
さいほど小さくなることから、第1MOSトランジスタ
2aのソース電圧に対してVOの初期値VO1を低く設定
すればより正確に対数変換できることになる。
【0022】以上述べた回路により得られた出力電圧
は、例えば電位平衡法(武石、香山監訳”電荷転送デバ
イス”P.43を参照)などによってCCDに電荷入力する
ことができる。このとき、CCDへ送られる電荷量Qo
は(13)式より Qo=CVO=CVSS1+(nkT/q)ln〔(q/nkTC)∫Ipdt + exp{(q/nkT)(VO1−VSS1)}〕 ・・・・・・(14) となる。
【0023】更に、CCDの出力段より得られる出力電
圧VO’は(14)式より VO'=Qo/CO=(C/CO)VSS1+(nkTC/qCO)ln 〔(q/nkTC)∫Ipdt+ exp{(q/nkT) (VO1−VSS1)}〕 ・・・・・・(15) となる。
【0024】ここで、今、トランジスタ2a、2b及び
CCDの入力部の駆動条件を選ぶことでVO1−VSS1≦
0とすることは可能であるからこの場合、 exp{(q
/nkT)(VO1−VSS1)}の項はq/nkTC)∫
Ipdtの項に比べて無視できるほど小さくすることが
でき、(15)式は VO'≒(C/CO)VSS1+(nkTC/qCO)ln {(q/nkTC)∫Ipdt} ・・・・・・(16) と簡単化することができる。
【0025】更に、(16)式を変形すると、 VO'≒(C/CO)VSS1+(nkTC/qCO)ln(q/nkTC) +(nkTC/qCO)ln∫Ipdt} ・・・・・・(17) となる。
【0026】(17)式においてCは図2に示すように
画素単位に設けられた電荷蓄積用の容量であり、COは
CCDの出力段の容量で電荷を電圧に変換するためのも
のである。また、nは各画素のMOSトランジスタの組
成、構造によって決まる値である。よって、画素ごとの
値が異なるのはC、n、IpのみでCO、k、T、q、V
SS1は共通である。
【0027】これらのことから光量の多少にかかわらず
(C/CO)VSS1と(nkTC/qCO)ln(q/n
kTC)の項はn、Cが決まれば一意的に決まる。これ
を簡単のため(C/CO)VSS1+(nkTC/qCO)
ln(q/nkTC)=Aとおくと、(17)式は VO'≒A+(nkTC/qCO)ln∫Ipdt ・・・・・・(18) 更に、nkTC/qCOの項もn、Cの値によって一意
的に決まるからnkTC/qCO=Bとおくと、(1
8)式は VO'≒A+Bln∫Ipdt ・・・・・・(19)
【0028】ここで、フォトダイオードの感度について
考える。ある画素のフォトダイオードの感度がαで与え
られるとき、光量Lとすれば、 Ip=αL ・・・・・・(20) となる。(20)式を(19)式に代入し、 VO'≒A+Bln∫αLdt ・・・・・・(21) 更に、感度αは時間的に不変であるから、L≠0のと
き、(21)式は VO'≒A+Blnα+Bln∫Ldt ・・・・・・(22) とおくことができる。
【0029】これより実際の画素間ばらつき補正の方法
について説明する。一般に、出力電圧は(22)式であ
らわされるが、定数A、B、αは画素ごとに異なる定数
であるため、i番目画素の出力電圧Viは Vi=Ai+Bilnαi+Biln∫Lidt ・・・・・・(23) i=1、2、3… と表される。
【0030】即ち、図3に示したように、受光量と出力
電圧の関係をグラフで表すと、Ai・Bi・αiが画素
ごとに異なるため、傾きとある受光量におけるオフセッ
トが画素ごとに異なってしまう。これを、図3に示した
ように、基準出力線に一致するよう補正するのが本発明
の目的である。
【0031】次に、補正の具体的方法を説明する。ま
ず、均一光Lが与えられたときの出力電圧Vi(L)は Vi(L)=Ai+Bilnαi+Biln∫Lidt ・・・・・・(24) と表される。また、別の均一光L’が与えられたときの
出力電圧Vi(L’)は Vi(L')=Ai+Bilnαi+Biln∫L'idt ・・・・・・(25) i=1、2、3…
【0032】ここで、各画素ごとに(24)式より(2
5)式を差し引くと、 Vi(L)−Vi(L')=Biln∫Lidt−Biln∫L'idt =Biln(∫Lidt/∫L'idt) ・・・・・・(26) i=1、2、3… 基準画素を仮にi=0として同様の計算を行うと、 V0(L)−V0(L')=B0ln(∫Lidt/∫L'idt) ・・・・・・(27)
【0033】(27)式を(26)式で辺々除算を行う
と、 {V0(L)−V0(L')}/{Vi(L)−Vi(L')} ={B0ln(∫Lidt/∫L'idt)} /{Biln(∫Lidt/∫L'idt)}=B0/Bi ・・・・・・(28)
【0034】ところで、今画像信号Liが与えられたと
き、その出力電圧は Vi(Li)=Ai+Bilnαi+Biln∫Lidt ・・・・・・(29) (29)式から(25)式を引いて Vi(Li)−Vi(L')=Biln(∫Lidt/∫L'idt) ・・・・・・(30)
【0035】(30)式に(28)式を辺々乗じると、 {V0(L)−V0(L')}/{Vi(L)−Vi(L')} ×{Vi(Li)−Vi(L')} ={B0ln(∫Lidt/∫L'idt)} ={B0ln∫Lidt−B0ln∫L'idt ・・・・・・(31)
【0036】(31)式において右辺には画素ごとのば
らつきの要因となる係数は存在しない。よって、光量L
iによってのみ画素ごとの出力差が生じるため、画素ご
とのフォトダイオードの感度、電荷蓄積容量、MOSト
ランジスタのばらつきに起因する出力差はこの補正方法
でゼロとなる。
【0037】ところで、先に述べた従来例(特開昭60
−241370号)では受光量と出力電圧とがリニアな
特性を持つ固定撮像素子の場合に似たような方法で補正
を行っている。具体的には、ある明るい均一光Lを照射
し、出力をサンプリングし、次に光量ゼロL’=0の状
態でサンプリングをし、その2つのデータを元に上記方
法で画素間ばらつきの補正を行っている。しかし、この
方法で対数圧縮回路付き固体撮像素子の補正を行うと、
均一光L照射時は(24)式と同じで Vi(L)=Ai+Bilni+Biln∫Ldt ・・・・・・(32)
【0038】また、L’=0のときには(15)式から Vi(L')=(Ci/Co)VO1 ・・・・・・・・・・・・(33) (但し、L'=0、Ciはi番目画素の電荷蓄積容量)
(32)式と(33)式より本発明と同様の計算を行う
と、 Vi(L)−Vi(L')=Ai+Bilnαi+Bi∫Ldt −(Ci/CO)VO1 ・・・・・・(34)
【0039】ここで、(Ci/CO)VO1の項も画素ご
とに異なる定数であるから(Ci/CO)VO1=Diと
おくと、(34)式は Vi(L)−Vi(L')=Ai+Bilnαi−Di+Bi∫Ldt ・・・・・・(35) となり、画素間のばらつきとなるAi、Bilnαiの
項を消去することができないだけでなく、更に−Diと
いう新たなばらつきの項が発生するため、ばらつき補正
が不可能となる。
【0040】図4は、本発明を適用した固体撮像装置の
ブロック図である。CCDは、受光量に対してその出力
電圧が自然対数体に変化する特性を持つ固体撮像素子で
ある。A/Dは、前述の固体撮像素子CCDより出力さ
れた電圧をディジタル値に変換するためのA/D変換器
である。MEM1及びMEM2は、前記A/D変換器に
より変換されたディジタル値を記憶するためのメモリー
で、RAM叉はPROM等によりなる。DIF1及びD
IF2はディジタル減算回路、CORはディジタル補正
回路である。DEVは、記憶装置及びプリンター等の出
力装置を表す。
【0041】照度Lの均一光照射時の固体撮像素子CC
Dの各画素の出力電圧は、A/D変換器A/Dにてディ
ジタル値である均一光データ1に変換され、メモリーM
EM1に記憶される。次に、照度L’の均一光が照射さ
れ、そのときのCCD各画素の出力電圧は、A/D変換
後、均一光データ2としてMEM2に記憶される。メモ
リーMEM1、MEM2へのデ−タ記憶は一度記憶して
おくだけでよい。従って、固体撮像装置の製造段階で記
憶しておくことも可能である。ただし、その場合にはメ
モリーとしてEPROMやE2PROMの如くバックア
ップ電源を要しないメモリーが必要である。
【0042】そして、画像撮像時には、各画素ごとのC
CDの出力電圧がA/D変換器にてディジタル値である
画像データに変換される。そのとき、MEM1とMEM
2から各画素に対応する均一光データ1と均一光データ
2が読み出され、ディジタル減算回路DIF1にて両者
の差が取られ、均一光データ3として出力される。併せ
て、各画素ごとの画像データと均一光データ2との差
が、ディジタル減算回路DIF2にて取られ、画像デー
タ1として出力される。この均一光データ3と画像デー
タ1はディジタル補正回路CORに送られ、ここで両者
の比が計算され、同時に基準電圧(即ちVO(L)−VO
(L’))が乗算される。このようにして、各画素ごと
の補正データが求められ、出力装置DEVに送られる。
【0043】さて、これまでは第1MOSトランジスタ
と第2MOSトランジスタの特性と同一と仮定してきた
が、同一でない場合について以下に述べる。この場
合、、閾値電圧VTとnの値が異なってくるので、第1
MOSトランジスタに対してVT1・n1、第2MOSト
ランジスタに対してVT2・n2とおくと、(9)、(1
0)式は次のようになる。
【0044】 VG=VSS1+VT+(n1kT/q)ln(Ip/IDO) ・・・・・・(36) Iz=IDO exp〔(q/n2kT)(VG−VO−VT2)〕 ・・・・・・(37) これと(11)式より、VOを求めると、数1の(3
8)式となる。
【0045】従って、CCDの出力段より得られる出力
電圧VO’は、数2の(39)式となる。
【0046】ここで、駆動条件を選べば、VO1−VSS1
−VT1+VT2<<0とすることができるので、(39)
式は、数3の(40)式の如く簡単化できる。
【0047】更に、変形すると数4の(41)式とな
る。ここで、右辺第1項〜第3項は画素ごとに決まる定
数であるから、数5の(42)式と書くことができる。
【0048】従って、(20)式を代入して数6の(4
3)式を得る。更に、感度αは時間的に不変であるか
ら、数7の(44)式となり、これより、i番目の画素
の出力電圧Viは、数8の(45)式と表わされる。
【0049】次に、補正の具体的方法を説明する。ま
ず、均一光Lが与えられたときの出力電圧は、数9の
(46)式となる。
【0050】L’が与えられたときは、数10の(4
7)式となる。(46)式より(47)式を引くと、数
11の(48)式となる。
【0051】基準画素を仮にi=0として同様の計算を
行うと、数12の49式となり、(49)式と(48)
式で辺々割算を行うと、数13の(50)式となる。
【0052】n10/n20=n1i/n2i、即ちn1とn2
の比が各画素で等しい場合、(50)式は、数14の
(51)式となり、(28)式と等しくなり、第1MO
Sトランジスタと第2MOSトランジスタの特性が同一
の場合と同じ結果となるので、同様の方法で補正が完全
に行える。
【0053】
【数1】
【0054】
【数2】
【0055】
【数3】
【0056】
【数4】
【0057】
【数5】
【0058】
【数6】
【0059】
【数7】
【0060】
【数8】
【0061】
【数9】
【0062】
【数10】
【0063】
【数11】
【0064】
【数12】
【0065】
【数13】
【0066】
【数14】
【0067】
【発明の効果】以上説明したように本発明によれば、第
1減算手段で減算を行なうことによりフォトダイオード
等の感度のばらつきに関する係数は除去され、同様に第
2減算手段でも感度のばらつきに関する係数は除去され
る。そして、これらの第1、第2減算手段の出力には傾
きの原因となる係数は残っているが、除算手段で比をと
ることにより、その傾きの原因となる係数は除去され
る。このようにして最終的には画素ごとのばらつきの原
因となる係数は存在しないことになり、除算手段の出力
は画素ごとのばらつきのない優れた画像信号となる。
【0068】このような効果以外に、本発明によれば回
路構成に関する効果も期待できる。即ち、画素の感度ば
らつきの補正に関し前述した特開昭58−177071
号では乗除算を行なう構成となっているが、乗除算を行
なう回路は一般に複雑な構成となり、ソフト的に乗除算
を行なう場合は計算のスピ−ドが遅くなるという欠点が
ある。これに対し本発明では減算により感度のばらつき
を補正するようになっているので、それを実現する回路
は構成が簡単となり、ソフト的に行なう場合は処理スピ
−ドが早くなる。勿論、本発明でも除算手段を設ける必
要があるが、それは感度のばらつき補正ではなく、光電
変換特性の傾き補正用であり、特開昭58−17707
1号の装置に存しない補正機能である。
【図面の簡単な説明】
【図1】 本発明の実施に係る固体撮像装置の一部を示
す図。
【図2】 本発明の固体撮像装置の他の実施例の一部を
示す図
【図3】 その固体撮像装置の出力ばらつきの補正に関
して説明する図。
【図4】 本発明の固体撮像装置の全体の構成を示すブ
ロック回路図。
【符号の説明】
1 フォトダイオ−ド 2a、2b MOSトランジスタ 3 電荷蓄積用コンデンサ MEM1、MEM2 メモリー DIFI、DIF2 ディジタル減算回路 COR ディジタル補正回路 DEV 出力装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】光電変換特性が自然対数である固体撮像素
    子と、 前記固体撮像素子に均一な第1の光量の光が照射された
    ときの出力信号を記憶する手段と、 前記固体撮像素子に均一な第2の光量の光が照射された
    ときの出力信号を記憶する手段と、 前記第1の光量の光が照射されたときの出力信号と第2
    の光量が照射されたときの出力信号の差を各画素ごとに
    とる第1減算手段と、 被写体撮影時の画像出力信号と前記第2の光量の光が照
    射されたときの出力信号の差を各画素ごとにとる第2減
    算手段と、 前記第1、第2減算手段の出力の比をとる除算手段と、 から成る固体撮像装置。
JP3351606A 1991-07-18 1991-12-11 固体撮像装置 Pending JPH05167848A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3351606A JPH05167848A (ja) 1991-12-11 1991-12-11 固体撮像装置
US07/914,708 US5289286A (en) 1991-07-18 1992-07-15 Solid state sensor having logarithmic photovoltaic response, with pixel uniformity correction and white balance circuitry therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3351606A JPH05167848A (ja) 1991-12-11 1991-12-11 固体撮像装置

Publications (1)

Publication Number Publication Date
JPH05167848A true JPH05167848A (ja) 1993-07-02

Family

ID=18418409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3351606A Pending JPH05167848A (ja) 1991-07-18 1991-12-11 固体撮像装置

Country Status (1)

Country Link
JP (1) JPH05167848A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000032349A (ja) * 1998-07-09 2000-01-28 Olympus Optical Co Ltd 画像入力装置
JP2000513518A (ja) * 1996-06-14 2000-10-10 シマゲ オユ イメージングデバイスの較正法及びシステム
US6433823B1 (en) 1996-08-26 2002-08-13 Minolta Co., Ltd. Solid state image sensing device and image sensing method
JP2002271698A (ja) * 2001-03-09 2002-09-20 Honda Motor Co Ltd 光センサ回路
US6791615B1 (en) 1999-03-01 2004-09-14 Canon Kabushiki Kaisha Image pickup apparatus
US7420599B2 (en) 2001-04-03 2008-09-02 Institut Für Mikroelektronik Stuttgart Method and device for the FPN correction of image signals

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000513518A (ja) * 1996-06-14 2000-10-10 シマゲ オユ イメージングデバイスの較正法及びシステム
US6433823B1 (en) 1996-08-26 2002-08-13 Minolta Co., Ltd. Solid state image sensing device and image sensing method
JP2000032349A (ja) * 1998-07-09 2000-01-28 Olympus Optical Co Ltd 画像入力装置
US6791615B1 (en) 1999-03-01 2004-09-14 Canon Kabushiki Kaisha Image pickup apparatus
JP2002271698A (ja) * 2001-03-09 2002-09-20 Honda Motor Co Ltd 光センサ回路
US7420599B2 (en) 2001-04-03 2008-09-02 Institut Für Mikroelektronik Stuttgart Method and device for the FPN correction of image signals

Similar Documents

Publication Publication Date Title
US5241575A (en) Solid-state image sensing device providing a logarithmically proportional output signal
Akahane et al. A sensitivity and linearity improvement of a 100-dB dynamic range CMOS image sensor using a lateral overflow integration capacitor
US7381936B2 (en) Self-calibrating anti-blooming circuit for CMOS image sensor having a spillover protection performance in response to a spillover condition
US6133862A (en) Method and apparatus to reduce row reset noise in photodiode
US9768742B2 (en) Structure of an active CMOS pixel
US7502060B2 (en) Solid-state imaging device providing wide dynamic range and high low-illuminance sensitivity
JP2836147B2 (ja) 光電変換装置
US20080094483A1 (en) In-pixel kTC noise suppression using circuit techniques
US7746383B2 (en) Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range
US20060170491A1 (en) Optoelectronic sensor
US6111242A (en) Imaging system with gain and error correction circuitry
US5363000A (en) Solid-state image sensing apparatus
US20150085988A1 (en) Pixel architecture for imaging devices
JPH05167848A (ja) 固体撮像装置
Janesick et al. Mk x Nk gated CMOS imager
US9860462B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging system
JP4300654B2 (ja) 固体撮像装置
US6630955B2 (en) Solid-state image-sensing apparatus with temperature correction and method of calibrating the same
US10939059B2 (en) Global shutter CMOS pixel circuit and image capturing method thereof
Kuo A novel linear-logarithmic active pixel CMOS image sensor with wide dynamic range
JP2004356866A (ja) 撮像装置
Vietze et al. Image sensing with programmable offset pixels for increased dynamic range of more than 150 dB
US10951845B2 (en) Photoelectric conversion apparatus and equipment having photodiode and semiconductor regions
JPH07327174A (ja) 固体撮像装置
Tu et al. 36.1: invited paper: comparison in the performance of passive and active TFT pixel sensing circuits using PIN photodiode as the light sensing device