JPH05160647A - Transformer impedance amplifier - Google Patents
Transformer impedance amplifierInfo
- Publication number
- JPH05160647A JPH05160647A JP3322008A JP32200891A JPH05160647A JP H05160647 A JPH05160647 A JP H05160647A JP 3322008 A JP3322008 A JP 3322008A JP 32200891 A JP32200891 A JP 32200891A JP H05160647 A JPH05160647 A JP H05160647A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- terminal
- negative feedback
- signal band
- input part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Optical Communication System (AREA)
- Photovoltaic Devices (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光受信機などにおいて
光を電気信号に変換するためのトランスインピーダンス
増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transimpedance amplifier for converting light into an electric signal in an optical receiver or the like.
【０００２】[0002]
【従来の技術】光通信機における受信機などには、光を
電気信号に変換するために、従来よりトランスインピー
ダンス増幅器が用いられている。2. Description of the Related Art A transimpedance amplifier has been conventionally used in a receiver or the like in an optical communication device in order to convert light into an electric signal.
【０００３】このようなトランスインピーダンス増幅器
は、図５に示されるように、受光用のＰＩＮダイオード
５０１に抵抗５０２（抵抗値はＲ［Ω］）が接続された
原理構成を有すればよい。この回路では、ＰＩＮダイオ
ード５０１が電流源とみなされ、この電流源の出力電流
Ｉと抵抗５０２の抵抗値Ｒの積で出力電圧ＶOUT が決ま
る。このときの等価回路を図６に示す。出力電圧は、As shown in FIG. 5, such a transimpedance amplifier may have a principle configuration in which a resistor 502 (having a resistance value R [Ω]) is connected to a PIN diode 501 for receiving light. In this circuit, the PIN diode 501 is regarded as a current source, and the output voltage V OUT is determined by the product of the output current I of this current source and the resistance value R of the resistor 502. The equivalent circuit at this time is shown in FIG. The output voltage is
【０００４】[0004]
【数１】Ｖout ＝Ｉ×Ｒ となり、また、信号帯域ｆW ［Ｈｚ］は、ＰＩＮダイオ
ード５０１のジャンクション容量Ｃj で決まり、## EQU1 ## V out = I × R, and the signal band f W [Hz] is determined by the junction capacitance C j of the PIN diode 501.
【０００５】[0005]
【数２】ｆW ＝１／（２×π×Ｒ×Ｃj ） となる。但し、πは円周率である。## EQU2 ## f W = 1 / (2 × π × R × C j ). However, π is the pi.
【０００６】この信号帯域ｆW を広げるために、図７に
示されるように、広帯域反転増幅器７０２に帰還抵抗７
０３（抵抗値はＲF ［Ω］）が接続され、その入力部に
ＰＩＮダイオード７０１が接続された構成が広く知られ
ている。この回路の等価回路を図８に示す。実質的に増
幅器の利得Ａが十分に大きければ出力電圧は、In order to widen this signal band f W , as shown in FIG. 7, the feedback resistor 7 is connected to the wide band inverting amplifier 702.
03 (with a resistance value R F [Ω]) is connected, and a PIN diode 701 is connected to the input part of the same. An equivalent circuit of this circuit is shown in FIG. If the gain A of the amplifier is substantially large, the output voltage becomes
【０００７】[0007]
【数３】Ｖout ＝Ｉ×ＲF となり、また、信号帯域ｆW ［Ｈｚ］は、## EQU3 ## V out = I × R F , and the signal band f W [Hz] is
【０００８】[0008]
【数４】ｆW ＝Ａ／（２×π×ＲF ×Ｃj ） となる。数２式と数４式を比較するとわかるように、図
７の回路構成における信号帯域ｆW は、図５の回路構成
におけるそれに比較して、Ａ倍だけ広げることができ
る。## EQU4 ## f W = A / (2 × π × R F × C j ) As can be seen by comparing the equations (2) and (4), the signal band f W in the circuit configuration of FIG. 7 can be widened by A times as compared with that in the circuit configuration of FIG.
【０００９】近年、光通信機への経済的なＣＭＯＳ−Ｌ
ＳＩの適用が進められているが、このＣＭＯＳ−ＬＳＩ
の適用では、ＧａＡｓ等の高速プロセスの適用に比べ
て、帯域条件が厳しい制約となっている。Recently, economical CMOS-L for optical communication equipment
SI is being applied, but this CMOS-LSI
In the application of, the band condition is severely restricted as compared with the application of the high speed process such as GaAs.
【００１０】図９に、図７の構成に基づくＣＭＯＳトラ
ンスインピーダンス増幅器の具体的な従来例を示す。広
帯域反転増幅器が９０２、９０３、９０４で示されるよ
うに３段縦続に接続され、その出力部から入力部に、ゲ
ート端子に制御電圧Ｖc （電圧値は３［Ｖ］程度）が印
加されるＮ型ＣＭＯＳトランジスタ９０５によって構成
される帰還抵抗（抵抗値は５０［ｋΩ］程度）が接続さ
れ、その入力部にＰＩＮダイオード９０１が接続された
構成を有する。FIG. 9 shows a concrete conventional example of a CMOS transimpedance amplifier based on the configuration of FIG. The broadband inverting amplifiers are connected in three stages in cascade as shown by 902, 903, and 904, and the control voltage V c (voltage value is about 3 [V]) is applied to the gate terminal from the output section to the input section. A feedback resistor (having a resistance value of about 50 [kΩ]) formed by an N-type CMOS transistor 905 is connected, and a PIN diode 901 is connected to the input portion thereof.
【００１１】また、図１０は、各反転増幅器９０２、９
０３、９０４のそれぞれの回路構成図である。この増幅
器は、２つのＮ型ＣＭＯＳトランジスタ１００１、１０
０２と、１つのＰ型ＣＭＯＳトランジスタ１００３によ
って構成される。図１０において、Ｖref は参照電圧、
Ｖi は入力端子の入力電圧、Ｖo は出力端子の出力電圧
である。Further, FIG. 10 shows each inverting amplifier 902, 9
FIG. 3 is a circuit configuration diagram of each of 03 and 904. This amplifier consists of two N-type CMOS transistors 1001, 10
02 and one P-type CMOS transistor 1003. In FIG. 10, V ref is a reference voltage,
V i is the input voltage of the input terminal, the V o is the output voltage of the output terminal.
【００１２】[0012]
【発明が解決しようとする課題】しかし、図９の各反転
増幅器９０２、９０３、９０４のそれぞれを構成する図
１０の回路において、ＣＭＯＳトランジスタのＦT は、
Ｎ型ＣＭＯＳトランジスタ１００１又は１００２で２ギ
ガ、Ｐ型ＣＭＯＳトランジスタ１０３で１ギガ程度であ
り、これらを用いた反転増幅器としては、ユニティゲイ
ン１ギガがせいぜいである。図９のトランスインピーダ
ンス増幅器の利得の周波数特性の例を図１１に示す。However, in the circuit of FIG. 10 which constitutes each of the inverting amplifiers 902, 903, and 904 of FIG. 9, the CMOS transistor F T is
The N-type CMOS transistor 1001 or 1002 has a capacity of 2 giga and the P-type CMOS transistor 103 has a capacity of about 1 giga, and an inverting amplifier using these has a unity gain of 1 giga at most. FIG. 11 shows an example of frequency characteristics of gain of the transimpedance amplifier of FIG.
【００１３】この図からわかるように、図９のトランス
インピーダンス増幅器の従来例においては、３段縦続構
成の反転増幅器の各利得は２．２倍（約７［ｄＢ］）程
度であって、３段の全体利得Ａは１０倍（２０［ｄ
Ｂ］）程度となる。そして、Ｎ型ＣＭＯＳトランジスタ
９０５で構成される帰還抵抗値ＲF ＝５０［ｋΩ］と
し、ＰＩＮダイオード９０１のジャンクション容量Ｃj
＝３［ｐＦ］（ピコファラッド）程度として、前述した
数４式に基づいてトランスインピーダンスの信号帯域ｆ
W を計算すると、次式のようになる。As can be seen from this figure, in the conventional example of the transimpedance amplifier of FIG. 9, each gain of the inverting amplifier of the three-stage cascade configuration is about 2.2 times (about 7 [dB]), The overall gain A of the stage is 10 times (20 [d
B]). Then, the feedback resistance value R F = 50 [kΩ] composed of the N-type CMOS transistor 905 is set, and the junction capacitance C j of the PIN diode 901 is set.
= 3 [pF] (picofarad), the signal band f of the transimpedance is calculated based on the equation (4).
Calculating W gives the following formula.
【００１４】 ｆW ＝１０／（２×π×５０×１０3 ×３×１０-12 ）＝１０［ＭＨｚ］ 即ちＰＩＮダイオード９０１のジャンクション容量Ｃj
等の総容量を３［ｐＦ］程度に抑えても、図１２のトラ
ンスインピーダンスの周波数特性の例に示されるよう
に、トランスインピーダンスの信号帯域は１０［ＭＨ
ｚ］程度しか得られないという問題点を有している。F W = 10 / (2 × π × 50 × 10 3 × 3 × 10 −12 ) = 10 [MHz] That is, the junction capacitance C j of the PIN diode 901.
Even if the total capacitance of the transimpedance is suppressed to about 3 [pF], as shown in the example of the frequency characteristic of transimpedance in FIG. 12, the signal band of transimpedance is 10 [MH].
The problem is that only z] can be obtained.
【００１５】更に、図９に示されるように、ＰＩＮダイ
オード９０１は、ＩＣ（ＬＳＩ）の入力部に接続される
ため、入力端子やＩＣ（ＬＳＩ）のボンディングパッド
等の浮遊容量Ｃs が無視できないくらい大きい。この結
果、トランスインピーダンスの信号帯域は、更に上述の
１０［ＭＨｚ］の半分位に落ちてしまうという問題点を
有している。Further, as shown in FIG. 9, since the PIN diode 901 is connected to the input part of the IC (LSI), the stray capacitance C s of the input terminal or the bonding pad of the IC (LSI) cannot be ignored. Big As a result, there is a problem that the signal band of transimpedance further drops to about half of the above 10 [MHz].
【００１６】本発明は、ＰＩＮダイオードのジャンクシ
ョン容量などの影響を低減し、トランスインピーダンス
の信号帯域の拡大を可能とすることを目的とする。An object of the present invention is to reduce the influence of the junction capacitance of the PIN diode and to expand the signal band of transimpedance.
【００１７】[0017]
【課題を解決するための手段】図１は、本発明のブロッ
ク図である。まず、信号帯域より十分に広い平坦な帯域
を有する反転増幅手段１０１とその出力部とその入力部
の間に接続される負帰還抵抗手段１０２とからなる負帰
還増幅手段１０３を有する。FIG. 1 is a block diagram of the present invention. First, it has a negative feedback amplifying means 103 including an inverting amplifying means 101 having a flat band sufficiently wider than a signal band and a negative feedback resistance means 102 connected between its output section and its input section.
【００１８】次に、電源に対して逆バイアスとなるよう
にＮ側端子が電源に接続された光受信用のＰＩＮダイオ
ード手段１０４のＰ側端子にソース端子が接続され、ド
レイン端子が負帰還増幅手段１０３の入力部に接続さ
れ、ゲート端子に一定電圧が印加されるトランジスタ手
段１０５を有する。Next, the source terminal is connected to the P-side terminal of the PIN diode means 104 for light reception, the N-side terminal of which is connected to the power source so as to be reverse-biased with respect to the power source, and the drain terminal is the negative feedback amplification It has a transistor means 105 connected to the input of the means 103 and having a gate terminal to which a constant voltage is applied.
【００１９】[0019]
【作用】本発明では、トランジスタ手段１０５のソース
がＰＩＮダイオード手段１０４のＰ側に接続されること
によりインピーダンスが下がる。In the present invention, the source of the transistor means 105 is connected to the P side of the PIN diode means 104, so that the impedance is lowered.
【００２０】更に、トランジスタ手段１０５のゲート電
位が固定されることにより、ＰＩＮダイオード手段１０
４のジャンクション容量の影響を低減することができ
る。この結果、トランスインピーダンスの信号帯域を拡
大させることができる。Further, since the gate potential of the transistor means 105 is fixed, the PIN diode means 10
The influence of the junction capacitance of 4 can be reduced. As a result, the transimpedance signal band can be expanded.
【００２１】[0021]
【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。図２は、本発明の実施例の回路構
成図である。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 2 is a circuit configuration diagram of an embodiment of the present invention.
【００２２】広帯域反転増幅器が２０２、２０３、２０
４で示されるように３段縦続に接続され、その出力部か
ら入力部に、ゲート端子に制御電圧Ｖc （電圧値は３
［Ｖ］程度）が印加されるＮ型ＣＭＯＳトランジスタ２
０５によって構成される帰還抵抗（抵抗値は５０［ｋ
Ω］程度）が接続される構成は、図９の従来例と同様で
ある。Wideband inverting amplifiers 202, 203, 20
The control voltage V c (voltage value is 3
N-type CMOS transistor 2 to which [V] is applied
A feedback resistor (resistance value is 50 [k
Ω] is connected to the structure similar to the conventional example of FIG.
【００２３】本実施例においては、反転増幅器２０２の
入力部とＰＩＮダイオード２０１との間に、ＭＯＳ Ｐ
型トランジスタ２０６が挿入される点が特徴である。即
ち、ＭＯＳ Ｐ型トランジスタ２０６のソースがＰＩＮ
ダイオード２０１のＰ側に接続され、ドレインは反転増
幅器２０２の入力部に接続され、また、ゲートには適当
な固定電圧が印加される。In the present embodiment, a MOS P is provided between the input part of the inverting amplifier 202 and the PIN diode 201.
The feature is that the type transistor 206 is inserted. That is, the source of the MOS P-type transistor 206 is PIN.
It is connected to the P side of the diode 201, the drain is connected to the input part of the inverting amplifier 202, and an appropriate fixed voltage is applied to the gate.
【００２４】以上のように、本実施例では、ＭＯＳ Ｐ
型トランジスタ２０６のソースがＰＩＮダイオード２０
１のＰ側に接続されることによりインピーダンスが下が
り、更に、ゲート電位が固定されることによりＰＩＮダ
イオード２０１のジャンクション容量Ｃj の影響を低減
することができる。As described above, in this embodiment, the MOS P
The source of the type transistor 206 is the PIN diode 20.
The impedance is lowered by being connected to the P side of 1, and the influence of the junction capacitance C j of the PIN diode 201 can be reduced by fixing the gate potential.
【００２５】ここで、ＭＯＳ Ｐ型トランジスタ２０６
のソース・ドレイン間抵抗が無視できなくなってトラン
スインピーダンスの値が下がる。そこで、本実施例で
は、図３に示されるように、３段縦続構成の反転増幅器
２０２、２０３、２０４の各利得は５倍（約１４［ｄ
Ｂ］）程度とされ、その結果、３段の全体利得は１２５
倍（約４２［ｄＢ］）程度となる。Here, the MOS P-type transistor 206
The source-drain resistance of can not be ignored and the transimpedance value decreases. Therefore, in the present embodiment, as shown in FIG. 3, each gain of the inverting amplifiers 202, 203, and 204 having the three-stage cascade configuration is five times (about 14 [d
B]), and as a result, the overall gain of the three stages is 125.
It is about double (about 42 [dB]).
【００２６】図４に、図２の実施例におけるトランスイ
ンピーダンスの周波数特性の例を示す。ここで、３段縦
続構成の反転増幅器２０２、２０３、２０４の全体利得
は上述のようにＡ＝１２５、Ｎ型ＣＭＯＳトランジスタ
２０５で構成される帰還抵抗値ＲF ＝５０［ｋΩ］と
し、ＰＩＮダイオード９０１のジャンクション容量Ｃj
＝３［ｐＦ］、ＭＯＳ Ｐ型トランジスタ２０６の前後
の浮遊容量Ｃs1＝２［ｐＦ］、Ｃs2＝０．０５［ｐＦ］
程度である。図４からわかるように、トランスインピー
ダンスの信号帯域が、従来の１０［ＭＨｚ］（図１２参
照）に比較して、６０［ＭＨｚ］近くまで広がっている
ことがわかる。FIG. 4 shows an example of frequency characteristics of transimpedance in the embodiment of FIG. Here, the total gain of the inverting amplifiers 202, 203, and 204 of the three-stage cascade configuration is A = 125, the feedback resistance value R F = 50 [kΩ] composed of the N-type CMOS transistor 205 as described above, and the PIN diode is used. 901 junction capacitance C j
= 3 [pF], stray capacitances before and after the MOS P-type transistor 206 C s1 = 2 [pF], C s2 = 0.05 [pF]
It is a degree. As can be seen from FIG. 4, the signal band of transimpedance extends to near 60 [MHz] as compared with the conventional 10 [MHz] (see FIG. 12).
【００２７】[0027]
【発明の効果】本発明によれば、従来帯域制限の要因と
なっていたＰＩＮダイオードのジャンクション容量やＩ
Ｃ（ＬＳＩ）入力部の浮遊容量が比較的大きくても、負
帰還抵抗の値を独立に大きくできるため、信号帯域を広
くかつ信号振幅も大きくとることが可能となる。According to the present invention, the junction capacitance of the PIN diode and I
Even if the stray capacitance of the C (LSI) input section is relatively large, the value of the negative feedback resistance can be independently increased, so that the signal band can be wide and the signal amplitude can be large.
【図１】本発明のブロック図である。FIG. 1 is a block diagram of the present invention.
【図２】本発明の実施例の回路構成図である。FIG. 2 is a circuit configuration diagram of an embodiment of the present invention.
【図３】本実施例におけるトランスインピーダンス増幅
器の利得の周波数特性の例を示した図である。FIG. 3 is a diagram showing an example of frequency characteristics of gain of the transimpedance amplifier in the present embodiment.
【図４】本実施例におけるトランスインピーダンスの周
波数特性の例を示した図である。FIG. 4 is a diagram showing an example of frequency characteristics of transimpedance in the present embodiment.
【図５】トランスインピーダンス増幅器の原理構成図で
ある。FIG. 5 is a principle configuration diagram of a transimpedance amplifier.
【図６】図５の等価回路図である。FIG. 6 is an equivalent circuit diagram of FIG.
【図７】トランスインピーダンス増幅器の改良原理構成
図である。FIG. 7 is an improved principle configuration diagram of a transimpedance amplifier.
【図８】図７の等価回路図である。FIG. 8 is an equivalent circuit diagram of FIG.
【図９】トランスインピーダンス増幅器の従来例の回路
構成図である。FIG. 9 is a circuit configuration diagram of a conventional example of a transimpedance amplifier.
【図１０】反転増幅器の回路構成図である。FIG. 10 is a circuit configuration diagram of an inverting amplifier.
【図１１】従来例におけるトランスインピーダンス増幅
器の利得の周波数特性の例を示した図である。FIG. 11 is a diagram showing an example of frequency characteristics of gain of a transimpedance amplifier in a conventional example.
【図１２】従来例におけるトランスインピーダンスの周
波数特性の例を示した図である。FIG. 12 is a diagram showing an example of frequency characteristics of transimpedance in a conventional example.
１０１ 反転増幅手段 １０２ 負帰還抵抗手段 １０３ 負帰還増幅手段 １０４ ＰＩＮダイオード手段 １０５ トランジスタ手段 101 Inversion amplification means 102 Negative feedback resistance means 103 Negative feedback amplification means 104 PIN diode means 105 Transistor means
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04 10/06 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H04B 10/04 10/06
Claims (2)
る光／電気信号変換部に用いられるトランスインピーダ
ンス増幅器において、 信号帯域より十分に広い平坦な帯域を有する反転増幅手
段（１０１）とその出力部とその入力部の間に接続され
る帰還抵抗手段（１０２）とからなる負帰還増幅手段
（１０３）と、 電源に対して逆バイアスとなるように接続された光受信
用のＰＩＮダイオード手段（１０４）にソース端子が接
続され、ドレイン端子が前記負帰還増幅手段（１０３）
の入力部に接続され、ゲート端子に一定電圧が印加され
るトランジスタ手段（１０５）と、 を有することを特徴とするトランスインピーダンス増幅
器。1. A transimpedance amplifier used in an optical / electrical signal conversion section having a PIN diode means for optical reception, comprising: an inverting amplification means (101) having a flat band sufficiently wider than a signal band, and an output section thereof. Negative feedback amplification means (103) consisting of feedback resistance means (102) connected between the input parts, and PIN diode means (104) for light reception connected so as to be reverse biased with respect to the power supply. A source terminal is connected to the drain terminal, and a drain terminal is connected to the negative feedback amplifying means (103).
A transimpedance amplifier connected to the input part of the transistor and having a gate terminal to which a constant voltage is applied.
る光／電気信号変換部に用いられ、ＣＭＯＳプロセスに
基づいて構成されるトランスインピーダンス増幅器にお
いて、 信号帯域より十分に広い平坦な帯域を有する反転増幅手
段とその出力部とその入力部の間に接続される帰還抵抗
手段とからなる負帰還増幅手段と、 Ｎ側端子が電源に接続される光受信用のＰＩＮダイオー
ド手段のＰ側端子にソース端子が接続され、ドレイン端
子が前記負帰還増幅手段の入力部に接続され、ゲート端
子に一定電圧が印加されるＭＯＳ Ｐ型トランジスタ
と、 を有することを特徴とするトランスインピーダンス増幅
器。2. A transimpedance amplifier used in an optical / electrical signal conversion unit having a PIN diode means for optical reception and constructed on the basis of a CMOS process. Inversion amplification having a flat band sufficiently wider than a signal band. Means, a feedback resistance means connected between its output section and its input section, and a source terminal at the P side terminal of the PIN diode means for receiving light whose N side terminal is connected to the power supply. And a drain terminal is connected to the input part of the negative feedback amplifying means, and a constant voltage is applied to the gate terminal of the MOS P-type transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322008A JPH05160647A (en) | 1991-12-05 | 1991-12-05 | Transformer impedance amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322008A JPH05160647A (en) | 1991-12-05 | 1991-12-05 | Transformer impedance amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160647A true JPH05160647A (en) | 1993-06-25 |
Family
ID=18138891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322008A Withdrawn JPH05160647A (en) | 1991-12-05 | 1991-12-05 | Transformer impedance amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160647A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017074297A1 (en) * | 2015-10-26 | 2017-05-04 | Hewlett-Packard Enterprise Development LP | Negative feedback gain transimpedance amplifier (tia) systems |
-
1991
- 1991-12-05 JP JP3322008A patent/JPH05160647A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017074297A1 (en) * | 2015-10-26 | 2017-05-04 | Hewlett-Packard Enterprise Development LP | Negative feedback gain transimpedance amplifier (tia) systems |
| US10530307B2 (en) | 2015-10-26 | 2020-01-07 | Hewlett Packard Enterprise Development Lp | Negative feedback gain transimpedance amplifier (TIA) systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566961B2 (en) | Wide-band single-ended to differential converter in CMOS technology | |
| US6748204B1 (en) | Mixer noise reduction technique | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| US6307433B1 (en) | Preamplifier for high speed optical fiber communication system | |
| EP0180875B1 (en) | Improved frequency response amplifier | |
| US7459976B2 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| US20010017569A1 (en) | Amplifier circuit for a physical random number generator and a random number generator using the same | |
| US7332963B2 (en) | Low noise amplifier | |
| US5162754A (en) | Ultra-wideband dc-microwave amplifier device notably in integrated circuit form | |
| US7282993B2 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
| US6229346B1 (en) | High frequency supply compatible hysteresis comparator with low dynamics differential input | |
| US6369658B1 (en) | Single-ended to differential transconductor | |
| US20100182093A1 (en) | Single-ended to differential converting apparatus and rf receiving apparatus | |
| JPH05160647A (en) | Transformer impedance amplifier | |
| US8803609B2 (en) | Bandwidth extension of an amplifier | |
| US10826448B2 (en) | Trans-impedance amplifier (TIA) with a T-coil feedback loop | |
| US5479135A (en) | Method of ultra-high frequency current amplification using MOSFET devices | |
| JP3111554B2 (en) | Traveling wave type amplifier circuit | |
| JP3149911B2 (en) | Preamplifier circuit | |
| Sinsoontornpong et al. | π-peaking shunt-feedback transimpedance amplifier with bandwidth enhancement | |
| KR100421417B1 (en) | Wide band amplifier with high gain | |
| EP0406865A2 (en) | Demodulation circuit | |
| US20010028274A1 (en) | CMOS current amplifier | |
| JP3500544B2 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |