JPH05152239A - Simulation method of ion-implantation process in an inclined direction - Google Patents

Simulation method of ion-implantation process in an inclined direction

Info

Publication number
JPH05152239A
JPH05152239A JP34019791A JP34019791A JPH05152239A JP H05152239 A JPH05152239 A JP H05152239A JP 34019791 A JP34019791 A JP 34019791A JP 34019791 A JP34019791 A JP 34019791A JP H05152239 A JPH05152239 A JP H05152239A
Authority
JP
Japan
Prior art keywords
ion implantation
simulation
film
incident angle
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34019791A
Other languages
Japanese (ja)
Inventor
Takao Miyajima
孝夫 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34019791A priority Critical patent/JPH05152239A/en
Publication of JPH05152239A publication Critical patent/JPH05152239A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To obtain an impurity distribution where ion are implanted into a surface of a semiconductor substrate which is positioned at a lower part of an edge part of a lamination film by using a simulation means corresponding to an ionimplantation process in the nearly vertical direction by compensating a film thickness of the lamination film and an edge part inclination angle of the lamination film. CONSTITUTION:First of all, a film pressure (d)of a gate electrode layer 22 as a lamination film is compensated corresponding to an incidence angle thetain an ion-implantation process for obtaining a film pressure dh. Then, an angle of an edge part 26 is compensated corresponding to the incidence angle theta for obtaining an edge part angle of an edge part 26a after compensation, thus enabling a model of the gate electrode layer 22 to be compensated to a model of a pate electrode layer 22a. Therefore, when an ion-implantation simulation from nearly vertical direction is performed, an impurity distribution when ions are implanted from an inclined direction can be simulated relatively accurately, where dh=d.costheta, tanphi=(1/sintheta).costheta.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、斜め方向イオン注入工
程のシミュレーション方法に係わり、特に、簡便な垂直
方向イオン注入工程のシミュレーション手段を用いて、
斜め方向から入射するイオン注入工程のシミュレーショ
ンが可能なシミュレーション方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for simulating an oblique direction ion implantation process, and in particular, using a simple means for simulating a vertical direction ion implantation process,
The present invention relates to a simulation method capable of simulating an ion implantation process that is incident from an oblique direction.

【0002】[0002]

【従来の技術】半導体メモリの高集積度化に伴い、半導
体メモリの各メモリセルを構成するMOSトランジスタ
の微細化が進んでいる。MOSトランジスタの微細化が
進むと、最も電界強度が高いドレイン近傍でのホットキ
ャリアの発生が問題となってくる。このホットキャリア
の発生を防止するために、LDD構造やGOLD構造の
ようなドレイン部とゲート部とがオーバーラップした構
造が提案されている。
2. Description of the Related Art With the increase in the degree of integration of semiconductor memories, the miniaturization of MOS transistors constituting each memory cell of the semiconductor memory is progressing. As the miniaturization of MOS transistors progresses, the generation of hot carriers near the drain, where the electric field strength is highest, becomes a problem. In order to prevent the generation of this hot carrier, a structure such as an LDD structure or a GOLD structure in which the drain part and the gate part overlap is proposed.

【0003】このようなオーバラップ構造では、ドレイ
ン部での電界強度を弱めることにより、ホットキャリア
耐性を向上させることができる。このようなオーバラッ
プ構造を形成するための方法として、半導体基板の斜め
方向からイオン注入する方法が開発されている。
In such an overlapping structure, the hot carrier resistance can be improved by weakening the electric field strength at the drain portion. As a method for forming such an overlap structure, a method of implanting ions from an oblique direction of a semiconductor substrate has been developed.

【0004】[0004]

【発明が解決しようとする課題】一方、効率的なデバイ
ス設計を図る目的、あるいはデバイス物理を研究する目
的で、近年、MOSトランジスタなどのデバイスを、プ
ロセス条件を踏まえながらシミュレーションすることが
行われつつある。しかしながら、通常使用されているシ
ミュレーション装置では、半導体基板に対して斜め方向
からイオン注入を行う場合の工程が考慮されておらず、
入射角7度の方向(略垂直方向)からイオン注入した場
合にのみシミュレーションが可能になっているものが多
い。したがって、このようなシミュレーション装置を用
いて、斜め方向からイオン注入を行うプロセスのシミュ
レーションを行うと、不純物の分布を正確に把握するこ
とができず、現実的なデバイス特性を計算することが不
可能である。
On the other hand, in recent years, for the purpose of efficient device design or for studying device physics, devices such as MOS transistors are being simulated while considering process conditions. is there. However, the normally used simulation apparatus does not consider the process of ion implantation from a diagonal direction to the semiconductor substrate,
In many cases, the simulation is possible only when the ions are implanted from the direction of the incident angle of 7 degrees (substantially vertical direction). Therefore, if a simulation of a process of implanting ions from an oblique direction is performed using such a simulation apparatus, the distribution of impurities cannot be accurately grasped, and it is impossible to calculate realistic device characteristics. Is.

【0005】なお、半導体基板に対し、完全な垂直方向
の入射角でなく、7度の微細傾斜をもった略垂直な入射
角でイオン注入するのは、イオン注入時のチャネリング
効果を抑制するためであり、通常のシミュレーション装
置では、イオン注入時の入射角を7度に固定して計算し
ている。
It is to be noted that the ion implantation into the semiconductor substrate at a substantially vertical incident angle with a fine inclination of 7 degrees, rather than a completely vertical incident angle, suppresses a channeling effect at the time of ion implantation. In a normal simulation device, the incident angle at the time of ion implantation is fixed at 7 degrees for calculation.

【0006】本発明は、このような実状に鑑みてなさ
れ、イオン注入時の入射角度が略垂直方向に固定してあ
るシミュレーション装置を用いて、斜め方向からのイオ
ン注入するプロセスにおける不純物イオンの分布を比較
的正確に求めることが可能であり、MOSトランジスタ
などの素子特性の現実的なシミュレーションが可能な斜
め方向イオン注入工程のシミュレーション方法を提供す
ることを目的とする。
The present invention has been made in view of such a situation, and the distribution of impurity ions in the process of implanting ions from an oblique direction using a simulation apparatus in which the incident angle at the time of ion implantation is fixed in a substantially vertical direction. It is an object of the present invention to provide a simulation method of an oblique direction ion implantation process which can relatively accurately determine the above, and can realistically simulate device characteristics of a MOS transistor or the like.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明のシミュレーション方法は、イオン注入の入
射角を読み込み、その入射角に応じて、斜め方向のイオ
ン注入工程のモデルを略垂直方向のイオン注入工程のモ
デルに近似できるように、上記積層膜の膜厚と、積層膜
の端部傾斜角度とを補正し、積層膜の端部下方に位置す
る半導体基板の表面にイオン注入される不純物分布を、
略垂直方向のイオン注入工程に対応したシミュレーショ
ン手段を用いて求めることを特徴とする。補正前の上記
積層膜の膜厚をdとし、イオン注入の入射角をθとした
場合には、補正後の上記積層膜の膜厚dhを下記の数式
(1)で表わし、補正後の端部傾斜角Φを下記の数式
(2)で表わすことにより、シミュレーションを行う。 dh=d・cosθ …(1) tanΦ=(1/sinθ)・cosθ …(2)
In order to achieve the above object, the simulation method of the present invention reads an incident angle of ion implantation, and according to the incident angle, a model of an oblique ion implantation process is made substantially vertical. Direction, the thickness of the laminated film and the inclination angle of the end of the laminated film are corrected so that the surface of the semiconductor substrate located below the end of the laminated film is ion-implanted. The impurity distribution
It is characterized in that it is obtained by using a simulation means corresponding to an ion implantation process in a substantially vertical direction. When the film thickness of the laminated film before correction is d and the incident angle of ion implantation is θ, the film thickness dh of the laminated film after correction is expressed by the following formula (1), and the corrected edge A simulation is performed by expressing the partial inclination angle Φ by the following mathematical expression (2). dh = d · cos θ (1) tanΦ = (1 / sin θ) · cos θ (2)

【0008】[0008]

【作用】本発明のシミュレーション方法では、半導体基
板の表面に少なくとも一層の積層膜が所定のパターンで
積層されたシミュレーション用基体に対して、斜め方向
の入射角で不純物イオンが注入される場合に、積層膜の
膜厚と、積層膜の端部傾斜角度とを、上記入射角に応じ
て補正する。このため、斜め方向からのイオン注入であ
るにも拘らず、特に積層膜の端部下方に位置する半導体
基板の表面にイオン注入される不純物分布において、略
垂直方向からのイオン注入を行った場合と同様になるシ
ミュレーションモデルを得ることができる。したがっ
て、そのシミュレーションモデルを用いて、略垂直方向
からのイオン注入のシミュレーションを行えば、比較的
正確に、斜め方向からのイオン注入を行った場合の不純
物分布をシミュレーションすることが可能になる。
According to the simulation method of the present invention, when impurity ions are implanted at an oblique incident angle to a simulation substrate in which at least one laminated film is laminated in a predetermined pattern on the surface of a semiconductor substrate, The film thickness of the laminated film and the edge inclination angle of the laminated film are corrected according to the incident angle. For this reason, even if the ion implantation is performed from an oblique direction, when the ion implantation is performed from a substantially vertical direction particularly in the impurity distribution that is ion-implanted into the surface of the semiconductor substrate located below the end portion of the laminated film. It is possible to obtain a simulation model similar to. Therefore, if the simulation of the ion implantation from the substantially vertical direction is performed using the simulation model, it is possible to relatively accurately simulate the impurity distribution when the ion implantation is performed from the oblique direction.

【0009】[0009]

【実施例】以下、本発明の一実施例に係る斜め方向イオ
ン注入工程のシミュレーション方法について、図面を参
照しつつ詳細に説明する。図1は、本発明の一実施例に
係る斜め方向イオン注入工程のシミュレーション方法を
示す概略フローチャート図、図2〜5は、それぞれ同実
施例の方法でシミュレーションされるシミュレーション
モデルの補正方法を示す要部概略断面図、図6,7は、
本発明の他の実施例に係るシミュレーションモデルの補
正方法を示す要部概略断面図、図8は、本発明の他の実
施例に係るシミュレーション方法を示す要部概略図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A simulation method of an oblique direction ion implantation process according to an embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic flow chart showing a simulation method of an oblique ion implantation process according to an embodiment of the present invention, and FIGS. 2 to 5 are schematic diagrams showing a correction method of a simulation model simulated by the method of the embodiment. 6 and 7,
FIG. 8 is a schematic cross-sectional view of a main part showing a method for correcting a simulation model according to another embodiment of the present invention, and FIG. 8 is a schematic view of a main part showing a simulation method according to another embodiment of the present invention.

【0010】本実施例では、図2に示すように、例えば
シリコン製の半導体基板20の表面に、図示しないゲー
ト絶縁膜を介して、積層膜としてのゲート電極層22が
所定のパターンで積層してある半導体装置に対し、斜め
の入射角度θでイオン注入する場合をシミュレーション
している。この斜めの入射角度θは、通常の入射角度で
ある7度よりも大きい角度である。斜めの入射角度θで
イオン注入することにより、半導体基板20の表面に
は、ゲート電極層22の端部とオーバラップするような
不純物拡散層26を得ることができ、MOSトランジス
タの微細化により問題となるホットキャリア耐性の向上
を図ることができる。
In this embodiment, as shown in FIG. 2, a gate electrode layer 22 as a laminated film is laminated in a predetermined pattern on the surface of a semiconductor substrate 20 made of, for example, silicon via a gate insulating film (not shown). A simulation is performed for the case of ion implantation at an oblique incident angle θ to a given semiconductor device. The oblique incident angle θ is larger than the normal incident angle of 7 degrees. By implanting ions at an oblique incident angle θ, an impurity diffusion layer 26 that overlaps the end of the gate electrode layer 22 can be obtained on the surface of the semiconductor substrate 20, which causes problems due to the miniaturization of MOS transistors. It is possible to improve the resistance to hot carriers.

【0011】通常のイオン注入シミュレーション装置で
は、図3に示すように、半導体基板20に対して略垂直
方向(実際には、チャネリング現象を抑制するために、
入射角度7度の方向)からイオン注入を行う場合に、半
導体基板20に対して導入される不純物の分布をシミュ
レーションするようになっている。しかも、入射角度θ
は固定であり、図2に示すように斜め方向からイオン注
入が行われるプロセスを正確にシミュレーションするこ
とはできなかった。
In an ordinary ion implantation simulation apparatus, as shown in FIG. 3, a direction substantially perpendicular to the semiconductor substrate 20 (actually, in order to suppress the channeling phenomenon,
When the ion implantation is performed from the direction of the incident angle of 7 degrees), the distribution of impurities introduced into the semiconductor substrate 20 is simulated. Moreover, the incident angle θ
Was fixed, and it was not possible to accurately simulate the process in which ion implantation was performed from an oblique direction as shown in FIG.

【0012】本実施例では、図1に示すようなステップ
10〜16から成るシミュレーション方法を採用するこ
とにより、通常の垂直方向からのイオン注入シミュレー
ションしか行うことができないシミュレーション装置を
用いて、図1に示すような斜め方向からのイオン注入プ
ロセスのシミュレーションを行うようにしている。
In the present embodiment, by adopting the simulation method comprising steps 10 to 16 as shown in FIG. 1, a simulation apparatus capable of performing only a normal ion implantation simulation from the vertical direction is used. The simulation of the ion implantation process is performed from the oblique direction as shown in FIG.

【0013】図1に示すように、本発明の一実施例に係
るシミュレーション方法では、ステップ10でシミュレ
ーションがスタートすると、ステップ11において、イ
オン注入工程における入射角θを読み込む。入射角θ
は、図2に示すように、シミュレーション用基体として
の半導体基板20の表面に対して垂直な軸線24に対す
る角度で表わされる。
As shown in FIG. 1, in the simulation method according to the embodiment of the present invention, when the simulation is started in step 10, the incident angle θ in the ion implantation step is read in step 11. Incident angle θ
2 is represented by an angle with respect to an axis line 24 which is perpendicular to the surface of the semiconductor substrate 20 as a simulation base, as shown in FIG.

【0014】次に、ステップ12において、図2に示す
ゲート電極層22の膜厚dを補正する。補正後の膜厚
を、図4に示すように、dhとすると、dhは下記の数式
(1)で表わすことができる。 dh=d・cosθ …(1)
Next, in step 12, the film thickness d of the gate electrode layer 22 shown in FIG. 2 is corrected. Assuming that the corrected film thickness is dh as shown in FIG. 4, dh can be expressed by the following mathematical expression (1). dh = d · cos θ (1)

【0015】また、ステップ13では、図2に示すよう
なゲート電極層22の端部26の角度を補正する。図4
に示すように、補正後の端部26aの角度をΦとすれ
ば、端部26aの角度Φは、次の数式(2)で表わすこ
とができる。 tanΦ=(1/sinθ)・cosθ …(2)
Further, in step 13, the angle of the end portion 26 of the gate electrode layer 22 as shown in FIG. 2 is corrected. Figure 4
As shown in, when the corrected angle of the end portion 26a is Φ, the angle Φ of the end portion 26a can be expressed by the following mathematical expression (2). tanΦ = (1 / sin θ) · cos θ (2)

【0016】上記数式(1),(2)に基づき、図1に
示すようなゲート電極層22のモデルを、図4に示すよ
うなゲート電極層22aのモデルに補正する。このよう
に補正するのは、特にゲート電極層22の端部26の近
傍に位置する半導体基板20の表面でのイオン注入分布
が、図2に示すような斜めイオン注入時のシミュレーシ
ョンモデルと、図4に示すような略垂直方向からのイオ
ン注入時のシミュレーションモデルとで、同様になるよ
うにするためである。
Based on the above equations (1) and (2), the model of the gate electrode layer 22 as shown in FIG. 1 is corrected to the model of the gate electrode layer 22a as shown in FIG. The correction is made in this way, especially when the ion implantation distribution on the surface of the semiconductor substrate 20 located in the vicinity of the end portion 26 of the gate electrode layer 22 is as shown in FIG. This is to make the simulation model similar to the simulation model at the time of ion implantation from the substantially vertical direction as shown in FIG.

【0017】具体的には、数式(1)は、もともとのゲ
ート電極層22の膜厚dに対して、補正項としてのco
sθを乗じることにより得られる。補正項cosθは、
入射角度θで斜め方向から入射される不純物イオンの半
導体基板20に対する垂直方向成分を算出するための補
正項である。また、数式(2)は、以下のような関係か
ら求められる。
Specifically, the mathematical expression (1) is based on the original film thickness d of the gate electrode layer 22 as a correction term co
It is obtained by multiplying sθ. The correction term cos θ is
This is a correction term for calculating the vertical direction component of the impurity ions incident from the oblique direction at the incident angle θ. Further, the mathematical expression (2) is obtained from the following relationship.

【0018】図5に示すように、半導体基板20の表面
における所定の一点Cを考え、このC点での不純物濃度
が、ゲート電極層22の端部26を通して入射角度θの
斜め方向Aからイオン注入された場合と、補正後の角度
Φの端部26aを通して略垂直方向A’からイオン注入
された場合とで、同じになるように、関係式を求める。
まず、イオンの通過経路を、経路ABCから経路A’
B’Cに変換する。ただし、BC=B’Cを満たす。し
たがって、ゲート電極層の端部形状は、OB’を結ぶよ
うな形状になる。OB’の角度Φ’と入射角度θとの関
係は、単純な幾何学的配置により、次のような数式
(3)のように表わせる。 tanΦ’=B’C/OC=B’C/(BC・sinθ)…(3)
As shown in FIG. 5, a predetermined point C on the surface of the semiconductor substrate 20 is considered, and the impurity concentration at this point C passes through the end portion 26 of the gate electrode layer 22 from the oblique direction A of the incident angle θ to the ion direction. The relational expression is determined so that it is the same in the case of ion implantation and in the case of ion implantation from the substantially vertical direction A ′ through the end portion 26a of the corrected angle Φ.
First, the passage path of ions is changed from the path ABC to the path A ′.
Convert to B'C. However, BC = B'C is satisfied. Therefore, the end portion of the gate electrode layer has a shape that connects OB '. The relationship between the angle Φ ′ of OB ′ and the incident angle θ can be expressed by the following mathematical expression (3) by a simple geometrical arrangement. tanΦ ′ = B′C / OC = B′C / (BC · sin θ) (3)

【0019】さらに、後述するように、イオン注入時の
注入エネルギーとドーズ量とは、斜めイオン注入時の垂
直成分を考慮してそれぞれにcosθを乗じるが、この
効果を考慮して、上記BCの代わりに、B”C=B’C
・cosθを用いるべきである。したがって、最終的に
シミュレーション用モデルとなるゲート電極層の端部2
6aの角度Φと、入射角度θとの関係は、次のようにし
て求めることができる。
Further, as will be described later, the implantation energy and the dose amount at the time of ion implantation are multiplied by cos θ in consideration of the vertical component at the time of oblique ion implantation. Instead, B "C = B'C
-Cos θ should be used. Therefore, the end portion 2 of the gate electrode layer that will eventually become the model for simulation is
The relationship between the angle Φ of 6a and the incident angle θ can be obtained as follows.

【0020】 tanΦ=B”C/(BC・sinθ)=cosθ/sinθ したがって、上記数式(2)が証明された。このような
数式を満足するように、ゲート電極層のモデルを補正し
て、垂直方向のイオン注入のシミュレーションを行え
ば、少なくとも、半導体基板とゲート電極層との界面に
存在するSi/SiO2 の界面(C点)での不純物分布
は正確に計算することができる。
TanΦ = B ″ C / (BC · sin θ) = cos θ / sin θ Therefore, the above formula (2) is proved. The model of the gate electrode layer is corrected so as to satisfy such formula, By performing a simulation of ion implantation in the vertical direction, at least the impurity distribution at the Si / SiO 2 interface (point C) existing at the interface between the semiconductor substrate and the gate electrode layer can be accurately calculated.

【0021】図1に戻り、本実施例の方法の説明を継続
すると、ステップ13が終了すれば、ステップ14へ行
き、図2に示すような斜め方向イオン注入時のイオン注
入エネルギーEと、ドーズ量Dとを補正する。すなわ
ち、図2に示すような斜め方向イオン注入を、図4に示
すような垂直方向イオン注入に近似するために、斜め方
向のイオン注入時の注入エネルギーEおよびドーズ量D
に対して、斜め方向イオン注入時の垂直成分を示す補正
項cosθを乗じるのである。
Returning to FIG. 1, when the description of the method of this embodiment is continued, when step 13 is completed, the process proceeds to step 14, where the ion implantation energy E at oblique ion implantation as shown in FIG. Correct the quantity D and. That is, in order to approximate the oblique direction ion implantation as shown in FIG. 2 to the vertical direction ion implantation as shown in FIG. 4, the implantation energy E and the dose amount D at the time of the diagonal direction ion implantation are used.
Is multiplied by a correction term cos θ indicating a vertical component at the time of oblique direction ion implantation.

【0022】次に、ステップ15では、図4に示すよう
なゲート電極層22aのモデルを用いて、イオン注入エ
ネルギーE・cosθ、ドーズ量D・cosθの略垂直
イオン注入のシミュレーション計算を行い、半導体基板
表面の不純物分布を求める。不純物分布を求めるための
基礎的な解法としては、次の三つの方法が提案されてい
る。一つは、LSS理論で代表されるような静止した注
入不純物の分布を解析的な式で与える方法である。二番
目は、注入されたイオンが所定の厚みの基板薄膜を通り
抜ける過程において失うエネルギーと散乱角とを、統計
的分布関数を用いて処理するもので、ボルツマンの輸送
方程式を数値的に解く方法である。三番目は、注入イオ
ンがシリコン基板内の格子構成原子と相互作用する様子
を個々に追いかけながら計算していく方法で、モンテカ
ルロ法と呼ばれている。
Next, in step 15, using the model of the gate electrode layer 22a as shown in FIG. 4, a simulation calculation of the substantially vertical ion implantation of the ion implantation energy E · cos θ and the dose amount D · cos θ is performed, and the semiconductor is calculated. Determine the impurity distribution on the substrate surface. The following three methods have been proposed as basic solution methods for obtaining the impurity distribution. One is a method of giving a static distribution of implanted impurities represented by the LSS theory by an analytical formula. The second is to process the energy and scattering angle lost by the implanted ions in the process of passing through a substrate thin film of a predetermined thickness, using a statistical distribution function, which is a method of numerically solving the Boltzmann transport equation. is there. The third method is a method of performing calculations while individually chasing how the implanted ions interact with the lattice constituent atoms in the silicon substrate, which is called the Monte Carlo method.

【0023】三番目の方法であるモンテカルロ法は、イ
オン注入量を正確に計算できると共に、各位置での損傷
量を正確に見積ることができるが、計算時間が膨大にな
ることから、通常のプロセス・シミュレーション装置で
は、ほとんど利用されていない。簡便なプロセス・シミ
ュレーション装置では、一番目の方法であるLSS理論
に基づく解析的な手法が最もよく用いられている。LS
S理論では、入射粒子の静止位置分布を与える確率密度
関数を定義し、それが満足する方程式を導いた上で、分
布の任意の次数のモーメントを算出している。こうして
求められた確率密度関数の一次のモーメントは平均射影
飛程Rpを表わしている。一般に、n次のモーメントは
次式(4)で与えられる。
The Monte Carlo method, which is the third method, can accurately calculate the amount of ion implantation and can accurately estimate the amount of damage at each position, but since the calculation time becomes enormous, it is a normal process. -It is rarely used in simulation equipment. An analytical method based on the LSS theory, which is the first method, is most often used in a simple process simulation apparatus. LS
In S theory, a probability density function that gives a stationary position distribution of incident particles is defined, an equation that satisfies the probability density function is derived, and then the moment of any order of the distribution is calculated. The first moment of the probability density function thus obtained represents the average projective range Rp. Generally, the nth moment is given by the following equation (4).

【数1】 [Equation 1]

【0024】上記数式(4)において、一次と二次のモ
ーメントを用いた注入イオンの分布は次式(5)のガウ
ス分布になる。
In the above formula (4), the distribution of the implanted ions using the first and second moments becomes the Gaussian distribution of the following formula (5).

【数2】 このガウス分布は、注入イオン分布を表わす最も簡便な
表現式である。実際の注入イオン分布は、このようなガ
ウス分布ではなく、射影飛程度Rpの左右で、見かけ
上、標準偏差の異なる分布をしている。ひずみの効果を
取り入れた分布としては、射影飛程Rp付近の左右で非
対称性を有するジョイント−ハーフ(joint-halh)ガウ
ス分布がある。これは、以下の数式(6),(7)で表
わせる。
[Equation 2] This Gaussian distribution is the simplest expression expressing the distribution of implanted ions. The actual implantation ion distribution is not such a Gaussian distribution, but distributions having different standard deviations on the left and right of the projection flying degree Rp. As a distribution incorporating the effect of distortion, there is a joint-halh Gaussian distribution having asymmetry on the left and right near the projection range Rp. This can be expressed by the following equations (6) and (7).

【0025】[0025]

【数3】 この式は、注入イオンの三次の効果まで含んでおり、比
較的正確に注入イオンの分布を示している。
[Equation 3] This equation includes the third-order effect of the implanted ions, and relatively accurately shows the distribution of the implanted ions.

【0026】以上のような数式を用い、補正したモデル
を用いて、垂直方向のシミュレーション計算を行うこと
により、入射角θ、イオン注入エネルギーE、ドーズ量
Dの斜め方向イオン注入のシミュレーションを比較的正
確に行うことができる。ただし、イオン注入によりシミ
ュレーションされる範囲は、図2に示すゲート電極層2
2の角部からイオン注入経路に沿った半導体基板20の
表面の界面までの距離Lより短い範囲であることが好ま
しい。実際のイオン注入に際しては、半導体基板20を
回転しながら斜め方向からイオン注入を行うため、範囲
が距離Lより大きくなれば、反対方向の斜め方向から注
入される不純物イオンも考慮しなければならないためで
ある。ステップ15での計算が終了すれば、ステップ1
6において、シミュレーションが終了する。なお、上述
した実施例の計算では、チャネリングの効果は無視して
いる。
By performing a simulation calculation in the vertical direction using the corrected model using the above-described mathematical expressions, the simulation of the oblique ion implantation with the incident angle θ, the ion implantation energy E, and the dose D is relatively performed. Can be done accurately. However, the range simulated by ion implantation is the gate electrode layer 2 shown in FIG.
It is preferable that the distance is shorter than the distance L from the corner of 2 to the interface of the surface of the semiconductor substrate 20 along the ion implantation path. In the actual ion implantation, since the semiconductor substrate 20 is rotated and the ion implantation is performed in an oblique direction, if the range is larger than the distance L, the impurity ions implanted in the opposite oblique direction must be considered. Is. When the calculation in step 15 is completed, step 1
At 6, the simulation ends. Note that the effect of channeling is ignored in the calculation of the above-described embodiment.

【0027】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。例えば、図6に示すように、半導体基板2
0上に積層されるゲート電極層28を多層膜30で構成
した場合には、図7に示すようなゲート電極層28aに
シミュレーション用モデルを補正する。元々の各多層膜
30の膜厚をそれぞれ、d1,d2,d3とすれば、補正
後の各多層膜30aの膜厚は、それぞれd1・cos
θ,d2・cosθ,d3・cosθとなる。また、補正
後のゲート電極層28aの端部角度Φは、前述した数式
(2)で表わすことができる。
The present invention is not limited to the above-mentioned embodiments, but can be variously modified within the scope of the present invention. For example, as shown in FIG.
When the gate electrode layer 28 laminated on 0 is composed of the multilayer film 30, the simulation model is corrected to the gate electrode layer 28a as shown in FIG. Assuming that the original film thicknesses of the multilayer films 30 are d1, d2, and d3, the corrected film thicknesses of the multilayer films 30a are d1 · cos, respectively.
θ, d2 · cos θ, d3 · cos θ. Further, the corrected end angle Φ of the gate electrode layer 28a can be expressed by the above-described mathematical expression (2).

【0028】また、さらに正確な計算を行い、半導体基
板の表面から深いところの不純物分布を現実的に表現す
るには、前述したような手法でイオン注入のシミュレー
ションを行った後、図8に示すような座標変換を行えば
よい。x,yが共に正の領域を正方格子状に分割し、
(x,y)における不純物濃度N(x,y)を、(x・
cosθ,y)における不純物濃度N’(x・cos
θ,y)とする。図8中、斜線領域40では、xが0以
下におけるy方向分布と同一になるようにする。ただ
し、これまでと同様に、チャネリングの効果は無視して
いる。
Further, in order to perform more accurate calculation and realistically express the impurity distribution deep from the surface of the semiconductor substrate, a simulation of ion implantation is carried out by the above-described method, and then shown in FIG. Such coordinate conversion may be performed. A region in which both x and y are positive is divided into a square lattice,
The impurity concentration N (x, y) at (x, y) is calculated as (x ·
Impurity concentration N ′ (x · cos) at cos θ, y)
θ, y). In the shaded area 40 in FIG. 8, x has the same distribution as the y-direction distribution when it is 0 or less. However, as before, we ignore the effects of channeling.

【0029】[0029]

【発明の効果】以上説明してきたように、本発明によれ
ば、半導体基板の表面に少なくとも一層の積層膜が所定
のパターンで積層されたシミュレーション用基体に対し
て、斜め方向の入射角で不純物イオンが注入される場合
に、積層膜の膜厚と、積層膜の端部傾斜角度とを、上記
入射角に応じて補正する。このため、斜め方向からのイ
オン注入であるにも拘らず、特に積層膜の端部下方に位
置する半導体基板の表面にイオン注入される不純物分布
において、略垂直方向からのイオン注入を行った場合と
同様になるシミュレーションモデルを得ることができ
る。したがって、そのシミュレーションモデルを用い
て、略垂直方向からのイオン注入のシミュレーションを
行えば、比較的正確に、斜め方向からのイオン注入を行
った場合の不純物分布をシミュレーションすることが可
能になる。その結果、垂直方向イオン注入にのみ対応し
た簡便なシミュレーション装置を用いて、斜めイオン注
入プロセスを経て製造されるMOSトランジスタなどの
素子特性の現実的なシミュレーションが可能になる。
As described above, according to the present invention, impurities for an oblique incident angle are applied to a simulation substrate in which at least one laminated film is laminated in a predetermined pattern on the surface of a semiconductor substrate. When ions are implanted, the film thickness of the laminated film and the edge inclination angle of the laminated film are corrected according to the incident angle. For this reason, even if the ion implantation is performed from an oblique direction, when the ion implantation is performed from a substantially vertical direction particularly in the impurity distribution that is ion-implanted into the surface of the semiconductor substrate located below the end portion of the laminated film. It is possible to obtain a simulation model similar to. Therefore, if the simulation of the ion implantation from the substantially vertical direction is performed using the simulation model, it is possible to relatively accurately simulate the impurity distribution when the ion implantation is performed from the oblique direction. As a result, it is possible to realistically simulate the device characteristics of a MOS transistor or the like manufactured through the oblique ion implantation process using a simple simulation apparatus that supports only vertical direction ion implantation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る斜め方向イオン注入工
程のシミュレーション方法を示す概略フローチャート図
である。
FIG. 1 is a schematic flowchart showing a simulation method of an oblique ion implantation process according to an embodiment of the present invention.

【図2】同実施例の方法でシミュレーションされるシミ
ュレーションモデルの補正方法の一過程を示す要部概略
断面図である。
FIG. 2 is a schematic cross-sectional view of an essential part showing a step in a method of correcting a simulation model simulated by the method of the embodiment.

【図3】同実施例の方法でシミュレーションされるシミ
ュレーションモデルの補正方法の一過程を示す要部概略
断面図である。
FIG. 3 is a schematic cross-sectional view of an essential part showing a step in a method of correcting a simulation model simulated by the method of the embodiment.

【図4】同実施例の方法でシミュレーションされるシミ
ュレーションモデルの補正方法の一過程を示す要部概略
断面図である。
FIG. 4 is a schematic cross-sectional view of an essential part showing a step in the method of correcting the simulation model simulated by the method of the embodiment.

【図5】同実施例の方法でシミュレーションされるシミ
ュレーションモデルの補正方法の一過程を示す要部概略
断面図である。
FIG. 5 is a schematic cross-sectional view of an essential part showing a step in the method of correcting the simulation model simulated by the method of the embodiment.

【図6】本発明の他の実施例に係るシミュレーションモ
デルの補正方法の一過程を示す要部概略断面図である。
FIG. 6 is a schematic cross-sectional view of an essential part showing a step in a method of correcting a simulation model according to another embodiment of the present invention.

【図7】本発明の他の実施例に係るシミュレーションモ
デルの補正方法の一過程を示す要部概略断面図である。
FIG. 7 is a schematic cross-sectional view of an essential part showing a step in the method of correcting the simulation model according to another embodiment of the present invention.

【図8】本発明の他の実施例に係るシミュレーション方
法を示す要部概略図である。
FIG. 8 is a schematic view of a main part showing a simulation method according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

20…半導体基板 22,22a,28,28a…ゲート電極層 26,26a…端部 30…多層膜 θ…入射角 Φ…端部角度 d,dh…膜厚 20 ... Semiconductor substrate 22, 22a, 28, 28a ... Gate electrode layer 26, 26a ... Edge 30 ... Multilayer film θ ... Incident angle Φ ... Edge angle d, dh ... Film thickness

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の表面に少なくとも一層の積
層膜が所定のパターンで積層されたシミュレーション用
基体に対して、略垂直でない斜め方向の入射角で不純物
イオンが注入される場合に、上記シミュレーション用基
体に対して導入される不純物の分布を求めるためのシミ
ュレーション方法であって、 イオン注入の入射角を読み込み、その入射角に応じて、
斜め方向のイオン注入工程のモデルを略垂直方向のイオ
ン注入工程のモデルに近似できるように、上記積層膜の
膜厚と、積層膜の端部傾斜角度とを補正し、積層膜の端
部下方に位置する半導体基板の表面にイオン注入される
不純物分布を、略垂直方向のイオン注入工程に対応した
シミュレーション手段を用いて求めることを特徴とする
斜め方向イオン注入工程のシミュレーション方法。
1. A simulation substrate in which at least one layered film is laminated on a surface of a semiconductor substrate in a predetermined pattern, and impurity ions are implanted at an incident angle in a diagonal direction that is not substantially vertical. Is a simulation method for obtaining the distribution of impurities introduced into a substrate for use, in which the incident angle of ion implantation is read, and according to the incident angle,
In order that the model of the ion implantation process in the oblique direction can be approximated to the model of the ion implantation process in the substantially vertical direction, the film thickness of the laminated film and the edge inclination angle of the laminated film are corrected and A method of simulating an oblique ion implantation process, characterized in that the distribution of impurities to be ion-implanted into the surface of the semiconductor substrate located at is determined using a simulation means corresponding to the ion implantation process in the substantially vertical direction.
【請求項2】 補正前の上記積層膜の膜厚をdとし、イ
オン注入の入射角をθとした場合に、補正後の上記積層
膜の膜厚dhが下記の数式(1)で表わされ、補正後の
端部傾斜角Φが下記の数式(2)で表わせることを特徴
とする請求項1に記載の斜め方向イオン注入工程のシミ
ュレーション方法。 dh=d・cosθ …(1) tanΦ=(1/sinθ)・cosθ …(2)
2. When the film thickness of the laminated film before correction is d and the incident angle of ion implantation is θ, the film thickness dh of the laminated film after correction is expressed by the following mathematical expression (1). The method for simulating an oblique ion implantation process according to claim 1, wherein the corrected end inclination angle Φ is represented by the following mathematical expression (2). dh = d · cos θ (1) tanΦ = (1 / sin θ) · cos θ (2)
JP34019791A 1991-11-29 1991-11-29 Simulation method of ion-implantation process in an inclined direction Pending JPH05152239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34019791A JPH05152239A (en) 1991-11-29 1991-11-29 Simulation method of ion-implantation process in an inclined direction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34019791A JPH05152239A (en) 1991-11-29 1991-11-29 Simulation method of ion-implantation process in an inclined direction

Publications (1)

Publication Number Publication Date
JPH05152239A true JPH05152239A (en) 1993-06-18

Family

ID=18334640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34019791A Pending JPH05152239A (en) 1991-11-29 1991-11-29 Simulation method of ion-implantation process in an inclined direction

Country Status (1)

Country Link
JP (1) JPH05152239A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120288A1 (en) * 2007-02-27 2008-10-09 Fujitsu Limited Ion implantation distribution computing method and program realizing this computing method
WO2010098153A1 (en) * 2009-02-27 2010-09-02 富士通株式会社 Method for generating ion implantation distribution, and simulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120288A1 (en) * 2007-02-27 2008-10-09 Fujitsu Limited Ion implantation distribution computing method and program realizing this computing method
WO2010098153A1 (en) * 2009-02-27 2010-09-02 富士通株式会社 Method for generating ion implantation distribution, and simulator
US8718986B2 (en) 2009-02-27 2014-05-06 Fujitsu Limited Ion implantation distribution generating method and simulator
JP5527315B2 (en) * 2009-02-27 2014-06-18 富士通株式会社 Ion implantation distribution generation method and simulator

Similar Documents

Publication Publication Date Title
US7865864B2 (en) Electrically driven optical proximity correction
US20110202898A1 (en) Contour Alignment For Model Calibration
US10007752B2 (en) Determining proximity effect parameters for non rectangular semiconductor structures
JPH05152239A (en) Simulation method of ion-implantation process in an inclined direction
KR100245969B1 (en) Method for impurity distribution
Mukhamedshin et al. Analysis of gamma-ray families with halos and estimation of mass composition of primary cosmic radiation at energies 1–100 PeV
US7340713B2 (en) Method and apparatus for determining a proximity correction using a visible area model
US8122387B2 (en) Optimizing integrated circuit chip designs for optical proximity correction
US20180121586A1 (en) Coupled-Domains Disturbance Matrix Generation For Fast Simulation Of Wafer Topography Proximity Effects
US6684181B1 (en) Ion implantation simulation method
Giles et al. Calculation of channeling effects during ion implantation using the Boltzmann transport equation
US6531251B2 (en) Proximity effect correction methods
US20050049839A1 (en) Methods of forming radiation-patterning tools; carrier waves and computer readable media
CN114114825B (en) Mask optimization method and transistor grid manufacturing process method
JPH11307468A (en) Method and equipment of ion implantation simulation, and recording medium for recording ion implantation simulation program
JP3102550B2 (en) Ion implantation simulation method
US7571424B2 (en) Diffused aerial image model semiconductor device fabrication
DE102021128095A9 (en) System and method for modeling damage caused by incident particles
JPH05121740A (en) Method of simulating semiconductor device
CN100590834C (en) Substrate inspection device and substrate inspection method
JPS59172722A (en) Manufacture of alignment mark
Morris et al. A two-dimensional accurate and computationally efficient model for boron implantation through oxide layers into silicon
JP5162999B2 (en) Semiconductor integrated circuit design method and design apparatus
Raptis et al. Electron Beam Lithography Simulation for Subquartermicron and High Density Patterns
JP2004079655A (en) Semiconductor simulation equipment and method