JPH0514862U - Ｒｏｍを使用したオート・ゼロ回路 - Google Patents

Abstract

(57)【要約】 【目的】 オート・ゼロ回路の動作速度を大きくすると
共にその利得の調整を簡単にする。 【構成】 オート・ゼロ回路において、増幅器を具備
し、コンパレータを具備し、コンパレータの一方の入力
は基準電圧源に接続しそして他方の入力は増幅器出力に
接続し、コンパレータの出力に接続するカウンタを具備
し、カウンタはコンパレータの出力に比例したカウント
を出力し、カウンタのカウント値をアドレスとして読み
出しを実行されるＲＯＭを具備し、ＲＯＭにはカウント
値に対応した出力されるべきオフセット電圧が重み付け
して記述されており、ＲＯＭの出力と増幅器の入力との
間に接続したディジタル・アナログ変換器を具備せしめ
た。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、ＲＯＭを使用したオート・ゼロ回路に関する。

【０００２】

【従来の技術】

光時間領域リフレクトメータにおいて使用されるオート・ゼロ回路の従来例に ついて図１、２を参照して説明する。 先ず、図１について、１は光時間領域リフレクトメータの内の受信部である。 図示されない方向性結合器のポートから送り込まれる後方反射レーザ光はホト・ ダイオード２により光電変換され、光電変換された電流は電流電圧変換器３にお いて電圧に変換されてから電圧増幅器４において電圧増幅され、受信部出力とな る。この出力は、測定期間以外の無信号時においては常に或る一定のオフセット 値をとるものでなければならない。そのために、図１において、Ｚ_s ＝Ｒ、Ｚ_f ＝Ｃとした演算増幅器よりなる積分器６により、電圧増幅器４に対してアナログ 的にフィードバックをかけている。

【０００３】 次に、図２においては、電圧増幅器４の出力をアナログ・ディジタル変換器７ によりアナログ・ディジタル変換し、この変換結果をＣＰＵ８により処理してデ ィジタル・アナログ変換器９を介してディジタル的にフィードバックをかけてい る。

【０００４】

【考案が解決しようとする課題】

しかし、図１におけるフィードバック回路は積分器６により構成されるもので あるので、時定数ＣＲの積分時間を必要とし、そのためにオフセットを高速に実 行することができない。図２のフィードバック回路は動作は高速ではあっても、 アナログ・ディジタル変換器７およびディジタル・アナログ変換器９を必要とす る上に、光時間領域リフレクトメータ本体のＣＰＵの助けを借りなければならな いという欠点を有する。

【０００５】 この考案は、上述の通りの欠点、問題を解消したオート・ゼロ回路を提供しよ うとするものである。

【０００６】

【課題を解決するための手段】

オート・ゼロ回路において、増幅器を具備し、コンパレータを具備し、コンパ レータの一方の入力は基準電圧源に接続しそして他方の入力は増幅器出力に接続 し、コンパレータの出力に接続するカウンタを具備し、カウンタはコンパレータ の出力に比例したカウントを出力し、カウンタのカウント値をアドレスとして読 み出しを実行されるＲＯＭを具備し、ＲＯＭにはカウント値に対応した出力され るべきオフセット電圧が重み付けして記述されており、ＲＯＭの出力と増幅器の 入力との間に接続したディジタル・アナログ変換器を具備せしめることにより、 オート・ゼロ回路の動作速度を大きくすると共にその利得の調整を極く簡単にし た。

【０００７】

【実施例】

この考案の実施例を図３を参照して説明する。増幅器４に対するこの考案のフ ィードバック回路、即ちオート・ゼロ回路は、図示される通り、コンパレータ１ ０、カウンタ１１、ＲＯＭ１２、ディジタル・アナログ変換器１３により構成さ れている。

【０００８】 ここで、受信部出力である増幅器４の出力はコンパレータ１０において基準電 圧と比較される。この差電圧はカウンタ１１に印加され、カウンタ１１は増幅器 ４の出力が基準電圧に一致してこの差電圧が零になる迄カウント・アップ或いは カウント・ダウンする。このカウント値をアドレスとしてこれに対応するＲＯＭ １２のプログラム内容を読み出す。ところで、ＲＯＭ１２の記述プログラム内容 は上記カウント値に対応した出力されるべきオフセット電圧である。このプログ ラム内容は重み付けして記述し、フィードバック回路の利得の調整をしている。 ＲＯＭ１２から読み出されたディジタルのオフセット電圧値はディジタル・アナ ログ変換器１３によりアナログのオフセット電圧に変換、フィードバックされて オート・ゼロが実行されるに到る。

【０００９】

【考案の効果】

この考案のフィードバック回路は、受信部出力である増幅器４の出力と基準電 圧との間の差電圧をカウンタ１１においてクロック周波数に依存する高速で検出 することができ、検出結果によるＲＯＭ１２のディジタル・オフセット電圧値の 読み出しおよびディジタル・アナログ変換器１３による変換にも格別の時間は要 せず、結局、図１におけるが如き時定数に災いされる積分器より成るフィードバ ック回路と比較して動作速度は格段に大きい。そして、図２に示されるフィード バック回路と比較して動作速度は同等でありながら、本体のＣＰＵを必要とはせ ずにオート・ゼロが実行でき、この点好都合である。また、フィードバック回路 の利得の調整はＲＯＭ１２の記述プログラム内容に重み付けするのみで済み、こ れは極く簡単である。

【図面の簡単な説明】

【図１】オート・ゼロ回路の従来例を示す図。

【図２】オート・ゼロ回路の他の従来例を示す図。

【図３】この考案のオート・ゼロ回路を示す図。

【符号の説明】

４ 増幅器 １０ コンパレータ １１ カウンタ １２ ＲＯＭ １３ ディジタル・アナログ変換器

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 増幅器を具備し、コンパレータを具備
   し、コンパレータの一方の入力は基準電圧源に接続しそ
   して他方の入力は増幅器出力に接続し、コンパレータの
   出力に接続するカウンタを具備し、カウンタはコンパレ
   ータの出力に比例したカウントを出力し、カウンタのカ
   ウント値をアドレスとして読み出しを実行されるＲＯＭ
   を具備し、ＲＯＭにはカウント値に対応した出力される
   べきオフセット電圧が重み付けして記述されており、Ｒ
   ＯＭの出力と増幅器の入力との間に接続したディジタル
   ・アナログ変換器を具備したことを特徴とするＲＯＭを
   使用したオート・ゼロ回路。