JPH0514588Y2 - - Google Patents

Info

Publication number
JPH0514588Y2
JPH0514588Y2 JP1987152682U JP15268287U JPH0514588Y2 JP H0514588 Y2 JPH0514588 Y2 JP H0514588Y2 JP 1987152682 U JP1987152682 U JP 1987152682U JP 15268287 U JP15268287 U JP 15268287U JP H0514588 Y2 JPH0514588 Y2 JP H0514588Y2
Authority
JP
Japan
Prior art keywords
circuit
level
output
power supply
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987152682U
Other languages
Japanese (ja)
Other versions
JPH0157828U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987152682U priority Critical patent/JPH0514588Y2/ja
Publication of JPH0157828U publication Critical patent/JPH0157828U/ja
Application granted granted Critical
Publication of JPH0514588Y2 publication Critical patent/JPH0514588Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は移動無線機、特に携帯電話機における
送信出力電力(以下、送信出力と称す。)の制御
回路に関するものである。
[Detailed Description of the Invention] (Field of Industrial Application) The present invention relates to a control circuit for transmitting output power (hereinafter referred to as transmitting output) in a mobile radio device, particularly a mobile phone.

(従来の技術) 第2図は従来例を示す電力制御回路のブロツク
図である。
(Prior Art) FIG. 2 is a block diagram of a power control circuit showing a conventional example.

同図において、1はアンプ回路で、例えばマイ
クロ波によるアンプ入力Aを増幅して、送信出力
Bを出力する。+Vはその電源電圧である。2は
検出回路としての検波回路で、送信出力Bを検波
して、送信出力Bのレベルに対数比例した検波出
力Cを出力する。3はレベル分割回路で、検波出
力Cのレベルを複数の抵抗R1〜R5によつて複数
のレベル信号C1〜C6に分割する。VR1,VR2は
レベル調整用の可変抵抗、R0はレベル調整用の
固定抵抗である。4はアナログマルチプレクサ
で、その入力端子INにレベル分割回路3のレベ
ル信号C1〜C6を入力し、制御コマンドDに応じ
てレベル信号C1〜C6のうち1つを適宜に選択し
て出力端子OUTに取出す。+5Vはその電源電圧、
VEは接地された0電位である。5は比較回路で、
(−)端子にアナログマルチプレクサ4の出力端
子OUTから選択されたレベル信号C1〜C6を入力
し、(+)端子は基準レベル電源6によつて基準
レベルEに設定されていて、出力端子OUTの信
号を基準レベルEと比較して、相互の偏差出力F
をアンプ回路1に負帰還する。なお、Rfは負帰
還抵抗である。7はツエナーダイードで、アンプ
回路1の過渡応答時などに起きる検波出力Cのサ
ージを吸収するためのものである。
In the figure, reference numeral 1 denotes an amplifier circuit, which amplifies an amplifier input A using microwaves, for example, and outputs a transmission output B. +V is its power supply voltage. A detection circuit 2 serves as a detection circuit, which detects the transmission output B and outputs a detection output C logarithmically proportional to the level of the transmission output B. 3 is a level dividing circuit which divides the level of the detected output C into a plurality of level signals C1 to C6 by a plurality of resistors R1 to R5. VR1 and VR2 are variable resistors for level adjustment, and R0 is a fixed resistor for level adjustment. 4 is an analog multiplexer, which inputs the level signals C1 to C6 of the level division circuit 3 to its input terminal IN, selects one of the level signals C1 to C6 as appropriate according to the control command D, and outputs it to the output terminal OUT. Take it out. +5V is the power supply voltage,
VE is a grounded 0 potential. 5 is a comparison circuit,
The level signals C1 to C6 selected from the output terminal OUT of the analog multiplexer 4 are input to the (-) terminal, and the (+) terminal is set to the reference level E by the reference level power supply 6, and the level signals C1 to C6 selected from the output terminal OUT of the analog multiplexer 4 are input. Comparing the signal with the reference level E, the mutual deviation output F
is negatively fed back to the amplifier circuit 1. Note that Rf is a negative feedback resistance. 7 is a Zener diode for absorbing a surge in the detection output C that occurs during a transient response of the amplifier circuit 1.

第2図の回路において、制御コマンドDによつ
て、レベル分割回路3のレベル信号C1〜C6を選
択することにより、アンプ回路1はその送信出力
Bのレベルが当該選択に応じた各所定のレベルと
なるように利得調整される。
In the circuit of FIG. 2, by selecting the level signals C1 to C6 of the level division circuit 3 using the control command D, the amplifier circuit 1 adjusts the level of its transmission output B to each predetermined level according to the selection. The gain is adjusted so that

(考案が解決しようとする問題点) しかしながら、上記回路を用いた装置では、検
波回路2の特性のバラツキや変動に影響を受けや
すく、そのため、バラツキや変動の少ない優れた
特性を有するものを得ようとすると、製造上の困
難性、歩留まりの低下を招くという問題点があつ
た。
(Problem to be solved by the invention) However, devices using the above circuit are easily affected by variations and fluctuations in the characteristics of the detection circuit 2, and therefore it is difficult to obtain a device that has excellent characteristics with little variation and fluctuations. However, there were problems in that it caused manufacturing difficulties and decreased yield.

本考案の目的は、上記問題点に鑑み、回路構成
が簡単で、製造時の歩留まりの向上、量産化を図
れる電力制御回路を提供することにある。
SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a power control circuit that has a simple circuit configuration, improves manufacturing yield, and facilitates mass production.

(問題点を解決するための手段) 本考案は前記問題点を解決するために、電源電
圧で駆動し、入力電力を増幅して送信出力電力を
出力するアンプ回路の出力レベルの制御をなす電
力制御回路において、前記電源電圧レベルと基準
レベルとの偏差に応じた補正出力を得る電源電圧
補正回路と、該電源電圧補正回路の出力レベルを
複数のレベルに分割するレベル分割回路と、該レ
ベル分割回路によつて分割された各レベル信号を
選択的に取出すアナログマルチプレクサと、該ア
ナログマルチプレクサから取出されたレベル信号
を増幅し、前記アンプ回路の出力制御をなすため
の制御信号を出力する駆動回路とを備えた。
(Means for Solving the Problem) In order to solve the above problem, the present invention provides a power supply that controls the output level of an amplifier circuit that is driven by a power supply voltage, amplifies input power, and outputs transmission output power. In the control circuit, a power supply voltage correction circuit that obtains a correction output according to a deviation between the power supply voltage level and a reference level, a level division circuit that divides the output level of the power supply voltage correction circuit into a plurality of levels, and the level division circuit. an analog multiplexer that selectively takes out each level signal divided by the circuit; and a drive circuit that amplifies the level signal taken out from the analog multiplexer and outputs a control signal for controlling the output of the amplifier circuit. Equipped with

(作用) 本考案によれば、電源電圧補正回路で電源電圧
と基準レベルとの偏差に応じて補正出力が得ら
れ、この出力レベルをレベル分割回路で複数のレ
ベルに分割し、これらレベル信号をアナログマル
チプレクサで選択的に取出し、取出したレベル信
号を駆動回路で増幅し、制御信号をアンプ回路に
出力することにより送信出力レベルを制御でき
る。
(Function) According to the present invention, the power supply voltage correction circuit obtains a correction output according to the deviation between the power supply voltage and the reference level, and the level division circuit divides this output level into a plurality of levels, and these level signals are The transmission output level can be controlled by selectively extracting the level signal with an analog multiplexer, amplifying the extracted level signal with the drive circuit, and outputting a control signal to the amplifier circuit.

(実施例) 第1図は本考案の一実施例を示す電力制御回路
のブロツク図であつて、従来と同一構成のものは
同一符号を以つて表す。即ち、1はアンプ回路、
3はレベル分割回路、4はアナログマルチプレク
サである。
(Embodiment) FIG. 1 is a block diagram of a power control circuit showing an embodiment of the present invention, and parts having the same structure as the conventional one are denoted by the same reference numerals. That is, 1 is an amplifier circuit,
3 is a level division circuit, and 4 is an analog multiplexer.

10はオペアンプ10a、抵抗Ra,Rb,Rc,
Rd及び負帰還抵抗Rfを構成要素とした電源電圧
補正回路で、オペアンプ10aの(+)端子には
+5Vを抵抗Raと抵抗Rbで分圧した電圧が基準電
圧Verfとして入力される。一方(−)端子には、
装置の電源電圧+Vを抵抗Rcと抵抗Rdで+5Vよ
りも小さい値に分圧した電圧が変動電圧VMとし
て入力される。オペアンプ10aは基準電圧
Verfと変動電圧VMとの偏差に応じて、増幅、補
正された補正基準出力Gを出力する。
10 is an operational amplifier 10a, resistors Ra, Rb, Rc,
In the power supply voltage correction circuit including Rd and negative feedback resistor Rf as components, a voltage obtained by dividing +5V by resistor Ra and resistor Rb is input to the (+) terminal of operational amplifier 10a as reference voltage Verf. On the other hand (-) terminal,
A voltage obtained by dividing the power supply voltage +V of the device to a value smaller than +5V by a resistor Rc and a resistor Rd is input as a fluctuating voltage V M. The operational amplifier 10a is the reference voltage
A corrected reference output G that has been amplified and corrected is output according to the deviation between Verf and the fluctuating voltage VM .

11はオペアンプ11a、トランジスタTR、
負帰還抵抗Rgを構成要素とした駆動回路で、オ
ペアンプ11aの(+)端子にはアナログマルチ
プレクサ4の出力端子OUTから選択されたレベ
ル信号C1〜C6が入力され、(−)端子にはトラン
ジスタTRのエミツタに負帰還抵抗Rfを介して接
続されている。またトランジスタTRのエミツタ
はアンプ回路1の出力制御端子に接続され、コレ
クタは電源電圧+Vに接続され、ベースにはオペ
アンプ11aの出力側が接続されており、出力制
御信号Hをアンプ回路1に出力する。このような
構成にすることにより、トランジスタTRのエミ
ツタよりの出力制御信号Hをオペアンプ11aの
(−)端子にフイードバツクさせてトランジスタ
TRの温度変動による出力制御信号Hの変動を解
消している。
11 is an operational amplifier 11a, a transistor TR,
The drive circuit includes a negative feedback resistor Rg as a component, and level signals C1 to C6 selected from the output terminal OUT of the analog multiplexer 4 are input to the (+) terminal of the operational amplifier 11a, and a transistor TR is input to the (-) terminal. is connected to the emitter of Rf via a negative feedback resistor Rf. The emitter of the transistor TR is connected to the output control terminal of the amplifier circuit 1, the collector is connected to the power supply voltage +V, and the base is connected to the output side of the operational amplifier 11a, which outputs an output control signal H to the amplifier circuit 1. . With this configuration, the output control signal H from the emitter of the transistor TR is fed back to the (-) terminal of the operational amplifier 11a to
This eliminates fluctuations in the output control signal H due to temperature fluctuations in the TR.

次に以上の構成による動作を説明する。アンプ
回路1はアンプ入力aを増幅して送信出力Bを出
力するが、この送信出力Bのレベルは、電源電圧
+Vの変動に影響される。即ち、電源電圧+Vが
低くなると、これに追従して送信出力Bも低くな
り、逆に、電源電圧+Vが高くなると送信出力B
も低くなる。
Next, the operation of the above configuration will be explained. The amplifier circuit 1 amplifies the amplifier input a and outputs the transmission output B, but the level of the transmission output B is affected by fluctuations in the power supply voltage +V. That is, when the power supply voltage +V decreases, the transmission output B also decreases accordingly, and conversely, when the power supply voltage +V increases, the transmission output B also decreases.
will also be lower.

電源電圧補正回路10は、上記電源電圧+Vを
分圧した変動電圧VMと+5Vを分圧した基準電圧
Verfとの偏差に応じて増幅して補正基準出力G
をレベル分割回路3に出力する。レベル分割回路
3では、この補正基準出力Gを複数の抵抗R1〜
R5によつて複数のレベル信号C1〜C6に分割し、
アナログマルチプレクサ4に出力する。アナログ
マルチプレクサ4に入力されたレベル信号C1〜
C6は制御部(図示せず)よりの制御コマンドD
によつて選択され、駆動回路11に出力される。
駆動回路11はオペアンプ11aで入力したレベ
ル信号を増幅し、出力制御信号Hとしてアンプ回
路1の出力制御端子に出力する。これにより、電
源電圧+Vの変動による影響を受けることなく安
定したレベルの送信出力Bを出力することができ
ることになる。
The power supply voltage correction circuit 10 uses a variable voltage V M obtained by dividing the above-mentioned power supply voltage +V and a reference voltage obtained by dividing +5V.
Amplify according to the deviation from Verf and correct the standard output G
is output to the level division circuit 3. In the level division circuit 3, this correction reference output G is connected to a plurality of resistors R1 to
Divide into multiple level signals C1 to C6 by R5,
Output to analog multiplexer 4. Level signal C1~ input to analog multiplexer 4
C6 is a control command D from the control unit (not shown)
and output to the drive circuit 11.
The drive circuit 11 amplifies the level signal inputted by the operational amplifier 11a and outputs it as an output control signal H to the output control terminal of the amplifier circuit 1. This makes it possible to output the transmission output B at a stable level without being affected by fluctuations in the power supply voltage +V.

(考案の効果) 以上説明したように、本考案によれば、電源電
圧で駆動し、入力電力を増幅して送信出力電力を
出力するアンプ回路の出力レベルの制御をなす電
力制御回路において、前記電源電圧レベルと基準
レベルとの偏差に応じた補正出力を得る電源電圧
補正回路と、該電源電圧補正回路の出力レベルを
複数のレベルに分割するレベル分割回路と、該レ
ベル分割回路によつて分割された各レベル信号を
選択的に取出すアナログマルチプレクサと、該ア
ナログマルチプレクサから取出されたレベル信号
を増幅し、前記アンプ回路の出力制御をなすため
の制御信号を出力する駆動回路とにより構成した
ので、従来の検波回路を用いることなく送信出力
レベルの制御ができる。従つて、特性のバラツキ
や変動に起因する製造上の困難や歩留まりの向上
を図れ、量産化が期待できる。
(Effects of the invention) As explained above, according to the invention, in the power control circuit that controls the output level of an amplifier circuit that is driven by a power supply voltage, amplifies input power, and outputs transmission output power, A power supply voltage correction circuit that obtains a correction output according to the deviation between the power supply voltage level and a reference level; a level division circuit that divides the output level of the power supply voltage compensation circuit into a plurality of levels; and a drive circuit that amplifies the level signal taken out from the analog multiplexer and outputs a control signal for controlling the output of the amplifier circuit. Transmission output level can be controlled without using conventional detection circuits. Therefore, manufacturing difficulties caused by variations and fluctuations in characteristics can be avoided and yields can be improved, and mass production can be expected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の実施例を示す電力制御回路の
ブロツク図、第2図は従来例を示す電力制御回路
のブロツク図である。 1……アンプ回路、2……検波回路(検出回
路)、3……レベル分割回路、4……アナログマ
ルチプレクサ、5……比較回路、10……電源電
圧補正回路、11……駆動回路。
FIG. 1 is a block diagram of a power control circuit showing an embodiment of the present invention, and FIG. 2 is a block diagram of a power control circuit showing a conventional example. DESCRIPTION OF SYMBOLS 1... Amplifier circuit, 2... Detection circuit (detection circuit), 3... Level division circuit, 4... Analog multiplexer, 5... Comparison circuit, 10... Power supply voltage correction circuit, 11... Drive circuit.

Claims (1)

【実用新案登録請求の範囲】 電源電圧で駆動し、入力電力を増幅して送信出
力電力を出力するアンプ回路の出力レベルの制御
をなす電力制御回路において、 前記電源電圧レベルと基準レベルとの偏差に応
じた補正出力を得る電源電圧補正回路と、 該電源電圧補正回路の出力レベルを複数のレベ
ルに分割するレベル分割回路と、 該レベル分割回路によつて分割された各レベル
信号を選択的に取出すアナログマルチプレクサ
と、 該アナログマルチプレクサから取出されたレベ
ル信号を増幅し、前記アンプ回路の出力制御をな
すための制御信号を出力する駆動回路とを備えた ことを特徴とする電力制御回路。
[Claims for Utility Model Registration] In a power control circuit that controls the output level of an amplifier circuit that is driven by a power supply voltage, amplifies input power, and outputs transmission output power, a deviation between the power supply voltage level and a reference level. a power supply voltage correction circuit that obtains a correction output according to the power supply voltage correction circuit; a level division circuit that divides the output level of the power supply voltage correction circuit into a plurality of levels; and a level division circuit that selectively divides each level signal divided by the level division circuit. A power control circuit comprising: an analog multiplexer for extracting the output; and a drive circuit for amplifying the level signal extracted from the analog multiplexer and outputting a control signal for controlling the output of the amplifier circuit.
JP1987152682U 1987-10-07 1987-10-07 Expired - Lifetime JPH0514588Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987152682U JPH0514588Y2 (en) 1987-10-07 1987-10-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987152682U JPH0514588Y2 (en) 1987-10-07 1987-10-07

Publications (2)

Publication Number Publication Date
JPH0157828U JPH0157828U (en) 1989-04-11
JPH0514588Y2 true JPH0514588Y2 (en) 1993-04-19

Family

ID=31427830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987152682U Expired - Lifetime JPH0514588Y2 (en) 1987-10-07 1987-10-07

Country Status (1)

Country Link
JP (1) JPH0514588Y2 (en)

Also Published As

Publication number Publication date
JPH0157828U (en) 1989-04-11

Similar Documents

Publication Publication Date Title
JPS60102028A (en) Transistorized amplifier and mixer input stage for radio frequency signal receiver
US7501893B2 (en) Variable gain amplifier circuit
JPH0514588Y2 (en)
US4743861A (en) Frequency response compensation circuit
US4593252A (en) Enhanced transconductance amplifier
JPH0661750A (en) High frequency amplifier device
KR20030086437A (en) Signal processing stage and radio frequency tuner
JPH0612861B2 (en) Over input prevention circuit of automatic output control circuit
SU881978A1 (en) Device for automatic control of amplification
JPS6233384Y2 (en)
JPS6048609A (en) Automatic level adjusting circuit
US5027015A (en) Non-linear conversion of input from a sensor to an output with two different slopes
JPH0115228Y2 (en)
JPS6034098Y2 (en) Recording frequency characteristic correction device
JPS59202502A (en) Automatic level control circuit
JPH024507Y2 (en)
JP2551653B2 (en) Transimpedance type amplifier
JP2523713B2 (en) Automatic gain control amplifier
JP3342345B2 (en) Gain control circuit
JPH01226205A (en) Amplifier with output swing limit
US3952259A (en) Gain control apparatus
JPH0339933Y2 (en)
JPS5811095Y2 (en) Television receiver volume adjustment circuit
JP3127572B2 (en) Drive circuit
JPH0485999U (en)