JP3127572B2 - Drive circuit - Google Patents
Drive circuitInfo
- Publication number
- JP3127572B2 JP3127572B2 JP04137768A JP13776892A JP3127572B2 JP 3127572 B2 JP3127572 B2 JP 3127572B2 JP 04137768 A JP04137768 A JP 04137768A JP 13776892 A JP13776892 A JP 13776892A JP 3127572 B2 JP3127572 B2 JP 3127572B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- resistance element
- base
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＣＲＴドライブ用ビデ
オ出力増幅器などに用いられるドライブ回路に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit used for a video output amplifier for a CRT drive.
【０００２】[0002]
【従来の技術】図２は、従来のドライブ回路の構成例を
示す回路図である。図中、ＡＭＰは増幅回路、ＣＲＳは
電流源回路、Ｑ1 は反転増幅用 npn形トランジスタ、Ｑ
2 は電流源用 pnp形トランジスタ、Ｑ3 はバッファ用 n
pn形トランジスタ、Ｑ4 はバッファ用 pnp形トランジス
タ、Ｒ0 〜Ｒ9 は抵抗素子、Ｃ0 〜Ｃ4 はキャパシタ、
ＰINは入力信号ＶINの入力端子、ＴINは入力端子ＰINと
接続されるバイポーラＩＣにおける接続端子、ＴV は電
源電圧Ｖ+ と接続されるバイポーラＩＣにおける接続端
子、ＴOUT はドライブ回路の出力信号ＶOUT の出力端子
となるバイポーラＩＣにおける出力端子、ＴG はグラン
ド（GROUND）と接続される接続端子である。2. Description of the Related Art FIG. 2 is a circuit diagram showing a configuration example of a conventional drive circuit. In the figure, AMP is the amplification circuit, CRS is a current source circuit, Q 1 is an npn transistor inverting amplifier, Q
2 is a pnp transistor for current source, Q 3 is for buffer n
pn type transistor, Q 4 is a pnp type transistor for buffer, R 0 to R 9 are resistance elements, C 0 to C 4 are capacitors,
P IN is an input terminal of the input signal V IN , T IN is a connection terminal in the bipolar IC connected to the input terminal P IN , T V is a connection terminal in the bipolar IC connected to the power supply voltage V + , T OUT is a drive circuit TG is an output terminal of the bipolar IC, which is an output terminal of the output signal VOUT , and TG is a connection terminal connected to the ground (GROUND).
【０００３】このドライブ回路では、抵抗素子Ｒ0 およ
びキャパシタＣ0 を除く他の各素子は一基板上に搭載さ
れて、いわゆるバイポーラＩＣを構成しており、抵抗素
子Ｒ0 およびキャパシタＣ0 のみが、いわゆる外付け
で、入力端子ＰINとバイポーラＩＣの接続端子ＴINとの
間に並列に接続されている。抵抗素子Ｒ0 は、一端が入
力端子ＰINに接続され、他端がバイポーラＩＣの接続端
子ＴINに接続され、いわゆる入力抵抗素子として機能す
る。また、この抵抗素子Ｒ0 は、増幅回路ＡＭＰの利得
を決定するためのものであり、利得の調整用として、た
とえば可変抵抗素子により構成される。キャパシタＣ0
（以下、ピーキングキャパシタＣ0 という）は、抵抗素
子Ｒ0と並列に、一方の電極が入力端子ＰINに接続さ
れ、他方の電極がバイポーラＩＣの接続端子ＴINに接続
されている。このキャパシタＣ0 は、入力抵抗素子Ｒ0
自体の固有内部容量や増幅用トランジスタＱ1 側の浮遊
容量を合成した、いわゆる入力容量を打ち消すためのも
ので、当該ドライブ回路の出力信号パルスＶOUT に発生
するリンギングやオーバシュートを最小にするため、た
とえば可変容量型のキャパシタにより構成される。特
に、出力信号パルスＶOUT の立ち下がり時間の規定に効
果を発揮する。In this drive circuit, each element other than the resistance element R 0 and the capacitor C 0 is mounted on one substrate to form a so-called bipolar IC, and only the resistance element R 0 and the capacitor C 0 are provided. This is a so-called external connection, and is connected in parallel between the input terminal P IN and the connection terminal T IN of the bipolar IC. The resistance element R 0 has one end connected to the input terminal P IN and the other end connected to the connection terminal T IN of the bipolar IC, and functions as a so-called input resistance element. Further, this resistance element R 0 is for determining the gain of the amplifier circuit AMP, and is constituted by, for example, a variable resistance element for adjusting the gain. Capacitor C 0
One electrode of the peaking capacitor C 0 (hereinafter referred to as a peaking capacitor C 0 ) is connected to the input terminal P IN and the other electrode is connected to the connection terminal T IN of the bipolar IC in parallel with the resistance element R 0 . This capacitor C 0 is connected to the input resistance element R 0
The inherent internal capacity and stray capacitance of the amplifying transistor Q 1 side itself was synthesized, intended to cancel the so-called input capacitance, to ringing or overshoot generated in the output signal pulse V OUT of the drive circuit to minimize , For example, a variable capacitance type capacitor. In particular, it is effective in defining the fall time of the output signal pulse VOUT .
【０００４】バイポーラＩＣの接続端子ＴINは、増幅用
トランジスタＱ1 のベースおよびキャパシタＣ1 （以
下、ピーキングキャパシタＣ1 という）の一方の電極に
接続されている。The connection terminal T IN of the bipolar IC is connected to the base of the amplifying transistor Q 1 and one electrode of a capacitor C 1 (hereinafter referred to as a peaking capacitor C 1 ).
【０００５】増幅用トランジスタＱ1 のベースは抵抗素
子Ｒ1 の一端および抵抗素子Ｒ2 の一端と、コレクタは
バッファ用トランジスタＱ4 のベースおよび抵抗素子Ｒ
6 の一端と、エミッタは抵抗素子Ｒ7 の一端およびキャ
パシタＣ2 の一方の電極とそれぞれ接続されている。抵
抗素子Ｒ1 およびＲ7 の他端、並びにキャパシタＣ2の
他方の電極は接続端子ＴG にそれぞれ接続されている。
バッファ用トランジスタＱ4 のコレクタは接続端子ＴG
に接続され、エミッタは抵抗素子Ｒ9 の一端に接続され
ている。抵抗素子Ｒ9 の他端は、抵抗素子Ｒ2の他端お
よび抵抗素子Ｒ8 の一端並びに出力端子ＴOUT にそれぞ
れ接続されている。これら増幅用トランジスタＱ1 、バ
ッファ用トランジスタＱ4 、抵抗素子Ｒ1，Ｒ2 ，
Ｒ7 ，Ｒ9 およびキャパシタＣ2 により増幅回路ＡＭＰ
が構成されており、増幅用トランジスタＱ1 のベースと
出力側との間に設けられた抵抗素子Ｒ2が負帰還抵抗素
子として機能する。この増幅回路ＡＭＰの利得は、負帰
還抵抗素子Ｒ2 と入力抵抗素子Ｒ0 との抵抗値比（Ｒ2
／Ｒ0 ）により決定される。通常、この利得は１０倍〜
２０倍程度に選定される。The base of the amplifying transistor Q 1 is connected to one end of the resistor R 1 and one end of the resistor R 2 , and the collector is connected to the base of the buffer transistor Q 4 and the resistor R
6 one end of the emitter are respectively connected to one electrode of one and the capacitor C 2 of the resistance element R 7. The other end of the resistance element R 1 and R 7, and the other electrode of the capacitor C 2 is connected respectively to the connection terminals T G.
The collector of the buffer transistor Q 4 is connected to the terminal T G
Is connected to the emitter is connected to one end of the resistance element R 9. The other end of the resistance element R 9 is connected to one end and an output terminal T OUT of the other end and a resistor R 8 of the resistance element R 2. These amplifying transistor Q 1 , buffer transistor Q 4 , resistance elements R 1 , R 2 ,
Amplifying circuit AMP by R 7 , R 9 and capacitor C 2
There is configured, the resistance element R 2 provided between the base of the amplifying transistor Q 1 and the output side serves as a negative feedback resistor elements. The gain of the amplifier circuit AMP is determined by the resistance value ratio (R 2) between the negative feedback resistance element R 2 and the input resistance element R 0.
/ R 0 ). Usually this gain is 10 times
It is selected to be about 20 times.
【０００６】一方の電極が接続端子ＴINに接続されたピ
ーキングキャパシタＣ1 の他方の電極は、電流源用トラ
ンジスタＱ2 のベースに接続されており、入力信号ＶIN
のたとえば１００ＭＨｚ程度の高周波交流成分を電流源
用トランジスタＱ2 のベースに印加する機能を有し、特
に、出力信号パルスＶOUT の立ち上がり時間の規定に寄
与する。[0006] One electrode is the other electrode of the peaking capacitor C 1 which is connected to the connection terminal T IN is connected to the base of current source transistor Q 2, the input signal V IN
For example, has a function of applying a high-frequency AC component of approximately 100MHz to the base of current source transistor Q 2, in particular, it contributes to the provision of the rise time of the output signal pulse V OUT.
【０００７】電流源用トランジスタＱ2 のベースは抵抗
素子Ｒ3 およびＲ4 の一端に接続され、コレクタは抵抗
素子Ｒ6 の他端およびバッファ用トランジスタＱ3 のベ
ースにそれぞれ接続され、エミッタは抵抗素子Ｒ5 の一
端およびキャパシタＣ4 の一方の電極にそれぞれ接続さ
れている。抵抗素子Ｒ3 の他端は接地され、抵抗素子Ｒ
4 およびＲ5 の他端、並びにキャパシタＣ4 の他方の電
極は電源電圧Ｖ+ との接続端子ＴV およびキャパシタＣ
3の一方の電極に接続され、キャパシタＣ3 の他方の電
極は接地されている。また、バッファ用トランジスタＱ
3 のコレクタは接続端子ＴV に接続され、エミッタは抵
抗素子Ｒ8 の他端に接続されている。以上の各素子のう
ち、電流源用トランジスタＱ2 ，抵抗素子Ｒ3 ，Ｒ4 お
よびＲ5 により電流源回路ＣＲＳが構成されている。ま
た、抵抗素子Ｒ6 は、バッファ用トランジスタＱ3 およ
びＱ4 のバイアス抵抗として機能する。The base of current source transistor Q 2 is connected to one end of resistance elements R 3 and R 4 , the collector is connected to the other end of resistance element R 6 and the base of buffer transistor Q 3 , and the emitter is a resistance. They are respectively connected to one electrode of one end and the capacitor C 4 of the element R 5. The other end of the resistance element R 3 is grounded, a resistor R
4 and the other end of R 5, as well as the connection terminals T V and the capacitor C of the other electrode of the capacitor C 4 and the power supply voltage V +
Is connected to one electrode of 3, the other electrode of the capacitor C 3 is grounded. The buffer transistor Q
3 of the collector is connected to the connection terminals T V, the emitter is connected to the other end of the resistance element R 8. Among the above elements, the current source transistor C 2 and the resistance elements R 3 , R 4 and R 5 constitute a current source circuit CRS. Further, the resistance element R 6 functions as a bias resistance of the buffer transistors Q 3 and Q 4 .
【０００８】このような構成を有するドライブ回路で
は、入力端子ＰINに入力された入力信号ＶINは、入力抵
抗素子Ｒ0 を介して増幅回路ＡＭＰの増幅用トランジス
タＱ1のベースおよびピーキングキャパシタＣ1 を介し
て電流源用トランジスタＱ2 のベースに印加される。こ
れにより、各トランジスタが作動し、入力信号ＶINは、
増幅回路ＡＭＰにおいて負帰還抵抗素子Ｒ2 と入力抵抗
素子Ｒ0 との比によって決まる利得をもって反転増幅さ
れ、たとえば５．６ＶP-P の入力信号ＶINが５６ＶP-P
に増幅されて出力端子ＴINから出力信号パルスＶOUT と
して出力される。In the drive circuit having such a configuration, the input signal V IN input to the input terminal P IN is applied to the base of the amplifying transistor Q 1 of the amplifier circuit AMP and the peaking capacitor C via the input resistance element R 0. It is applied to the base of current source transistor Q 2 through a 1. As a result, each transistor operates, and the input signal V IN becomes
In the amplifier circuit AMP with the gain determined by the ratio of the negative feedback resistor element R 2 and the input resistance element R 0 is inverted and amplified, for example, the input signal V IN of 5.6 V PP is 56V PP
And output from the output terminal T IN as an output signal pulse V OUT .
【０００９】[0009]
【発明が解決しようとする課題】ところで、このドライ
ブ回路における増幅回路ＡＭＰでは、入力信号ＶINは反
転増幅され、出力信号ＶOUT として出力されるが、この
際入力信号ＶINと出力信号ＶOUT とは極性が逆で互いに
逆位相となっている。そのため、負帰還抵抗素子Ｒ2 を
介して出力が増幅用トランジスタＱ1 のベースに負帰還
されるこの構成では、たとえ入力信号ＶINが所定のレベ
ル、たとえば５．６ＶP-P 〜２．８ＶP-Pで入力されて
も、増幅用トランジスタＱ1 のベースには電圧波形はほ
とんど現れないことになる。したがって、従来のドライ
ブ回路のように、高域ドライブ用ピーキングキャパシタ
Ｃ1 を増幅用トランジスタＱ1 のベースと接続した構成
では、高域ドライブ用ピーキングキャパシタＣ1 の効果
を十分に発揮させることができず、パルス応答の立ち上
がりが立ち下がりに比べて遅くなるという欠点があっ
た。In the amplifier circuit AMP of the drive circuit, the input signal V IN is inverted and amplified and output as the output signal V OUT . At this time, the input signal V IN and the output signal V OUT Have opposite polarities and opposite phases to each other. Therefore, in this configuration the output via a negative feedback resistor element R 2 is negatively fed back to the base of the amplifying transistor Q 1, if the input signal V IN is a predetermined level, for example at 5.6V PP ~2.8V PP It is entered, so that no voltage waveform almost appear to the base of amplifying transistor Q 1. Therefore, as in the conventional drive circuit, in the configuration of connecting the peaking capacitor C 1 for high-range drive base of the amplifying transistor Q 1 and can be sufficiently effective in high-frequency drive for peaking capacitor C 1 However, there is a disadvantage that the rise of the pulse response is delayed as compared with the fall.
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、出力信号パルスの立ち上がり立
ち下がりのバランスが取り易く、立ち上がり時間の改善
を図れるドライブ回路を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a drive circuit that can easily balance the rise and fall of an output signal pulse and can improve the rise time.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するた
め、本発明のドライブ回路では、増幅用トランジスタ
と、この増幅用トランジスタのベースと出力側との間に
設けられた負帰還抵抗素子とを有する増幅回路と、上記
トランジスタのベースに接続され、上記負帰還抵抗素子
と協働して上記増幅回路の利得を決定する入力抵抗素子
と、トランジスタを含み上記増幅回路の負荷側に接続さ
れた電流源回路と、上記入力抵抗素子に印加される入力
信号を直接受け入れ、上記電流源回路内のトランジスタ
のベースに上記入力信号の高周波交流成分を印加するキ
ャパシタンス素子とを有するようにした。In order to achieve the above object, in a drive circuit according to the present invention, an amplifying transistor and a negative feedback resistor provided between a base of the amplifying transistor and an output side are provided. An amplifier circuit having an input resistor connected to the base of the transistor and determining the gain of the amplifier circuit in cooperation with the negative feedback resistor; and a current connected to the load side of the amplifier circuit including the transistor. A source circuit and a capacitance element for directly receiving an input signal applied to the input resistance element and applying a high-frequency AC component of the input signal to a base of a transistor in the current source circuit.
【００１２】本発明のドライブ回路では、上記入力抵抗
素子と並列にピーキングキャパシタンス素子を接続し、
このピーキングキャパシタンス素子の値を出力パルスの
立ち下がり時間を規定する値に設定し、かつ、上記高周
波交流成分を印加するキャパシタンス素子の値を出力パ
ルスの立ち上がり時間を規定する値に設定した。In the drive circuit of the present invention, a peaking capacitance element is connected in parallel with the input resistance element,
The value of the peaking capacitance element was set to a value that specifies the fall time of the output pulse, and the value of the capacitance element that applies the high-frequency AC component was set to a value that specified the rise time of the output pulse.
【００１３】[0013]
【作用】本発明によれば、入力信号は、入力抵抗素子を
介して増幅回路の増幅用トランジスタのベースに印加さ
れる。同様に、入力信号は、キャパシタンス素子を介し
て電流源回路の電流源用トランジスタのベースに印加さ
れる。これにより、増幅用トランジスタおよび電流源用
トランジスタが作動し、入力信号は、増幅回路において
負帰還抵抗素子と入力抵抗素子との比によって決まる利
得をもって反転増幅され、出力信号パルスとして出力さ
れる。このドライブ回路における増幅回路において、入
力信号は反転増幅され、この際入力信号と出力信号とは
極性が逆で互いに逆位相となっており、負帰還抵抗素子
を介して出力が増幅用トランジスタのベースに負帰還さ
れる。したがって、たとえ入力信号が所定のレベルで入
力されても、増幅用トランジスタのベースには電圧波形
はほとんど現れない。しかし、増幅用トランジスタのベ
ースにはキャパシタンス素子が接続されておらず、入力
信号はキャパシタンス素子を介して直接電流源用トラン
ジスタのベースに印加されるので、上記負帰還による増
幅用トランジスタのベース電圧の影響を受けない。した
がって、電流源用トランジスタの高周波域におけるドラ
イブ用信号のレベル低下が防止される。このため、パル
ス応答出力の立ち上がりが立ち下がりに比べて遅れるこ
とがない。According to the present invention, the input signal is applied to the base of the amplifying transistor of the amplifier circuit via the input resistance element. Similarly, the input signal is applied to the base of the current source transistor of the current source circuit via the capacitance element. As a result, the amplifying transistor and the current source transistor operate, and the input signal is inverted and amplified in the amplifier circuit with a gain determined by the ratio between the negative feedback resistance element and the input resistance element, and is output as an output signal pulse. In the amplifier circuit in this drive circuit, the input signal is inverted and amplified. At this time, the input signal and the output signal have opposite polarities and opposite phases to each other. Negative feedback. Therefore, even if the input signal is input at a predetermined level, almost no voltage waveform appears at the base of the amplifying transistor. However, no capacitance element is connected to the base of the amplification transistor, and the input signal is directly applied to the base of the current source transistor via the capacitance element. Not affected. Therefore, the level of the drive signal in the high frequency range of the current source transistor is prevented from lowering. Therefore, the rise of the pulse response output is not delayed as compared with the fall.
【００１４】また、本発明によれば、ピーキングキャパ
シタンス素子により入力抵抗素子自体の固有内部容量や
増幅用トランジスタ側の浮遊容量を合成した、いわゆる
入力容量が打ち消される。このピーキングキャパシタン
ス素子により、パルス応答出力の立ち下がり時間が規定
され、高周波交流成分を印加するキャパシタンス素子に
より、パルス応答出力の立ち上がり時間が規定される。According to the present invention, the so-called input capacitance obtained by combining the intrinsic internal capacitance of the input resistance element itself and the floating capacitance on the amplification transistor side by the peaking capacitance element is cancelled. The falling time of the pulse response output is defined by the peaking capacitance element, and the rising time of the pulse response output is defined by the capacitance element that applies the high-frequency AC component.
【００１５】[0015]
【実施例】図１は、たとえばビデオテープレコーダに適
用された本発明に係るドライブ回路の一実施例を示す回
路図であって、従来例を示す図２と同一構成部分は同一
符号をもって表す。すなわち、ＡＭＰは増幅回路、ＣＲ
Ｓは電流源回路、Ｑ1 は反転増幅用 npn形トランジス
タ、Ｑ2 は電流源用 pnp形トランジスタ、Ｑ3 はバッフ
ァ用 npn形トランジスタ、Ｑ4 はバッファ用 pnp形トラ
ンジスタ、Ｒ0 〜Ｒ10は抵抗素子、Ｃ0 〜Ｃ4 はキャパ
シタ、ＰINは信号ＶINの入力端子、ＴIN1 ，ＴIN2 は入
力端子ＰINと接続されるバイポーラＩＣにおける接続端
子、ＴV は電源電圧Ｖ+ と接続されるバイポーラＩＣに
おける接続端子、ＴOUT はドライブ回路の出力信号Ｖ
OUT の出力端子となるバイポーラＩＣにおける出力端
子、ＴG はグランド（GROUND）と接続される接続端子で
ある。FIG. 1 is a circuit diagram showing an embodiment of a drive circuit according to the present invention applied to, for example, a video tape recorder. The same components as those in FIG. 2 showing a conventional example are denoted by the same reference numerals. That is, AMP is an amplifier circuit, CR
S is a current source circuit, Q 1 is an npn transistor for inverting amplification, Q 2 is a pnp transistor for current source, Q 3 is an npn transistor for buffer, Q 4 is a pnp transistor for buffer, and R 0 to R 10 A resistance element, C 0 to C 4 are capacitors, P IN is an input terminal of a signal V IN , T IN1 and T IN2 are connection terminals of a bipolar IC connected to the input terminal P IN, and T V is connected to a power supply voltage V + Terminal TOUT is the output signal V of the drive circuit.
An output terminal of the bipolar IC serving as an output terminal of OUT , and TG is a connection terminal connected to ground (GROUND).
【００１６】このドライブ回路では、抵抗素子Ｒ0 およ
ピーキングキャパシタＣ0 並びに抵抗素子Ｒ10およびピ
ーキングキャパシタＣ1 を除く他の各素子は一基板上に
搭載されて、いわゆるバイポーラＩＣを構成しており、
抵抗素子Ｒ0 およびピーキングキャパシタＣ0 、並びに
抵抗素子Ｒ10およびピーキングキャパシタＣ1 のみが、
いわゆる外付けで接続されている。具体的には、抵抗素
子Ｒ0 およびピーキングキャパシタＣ0 が入力端子ＰIN
とバイポーラＩＣの接続端子ＴIN1 との間に並列に接続
され、抵抗素子Ｒ10およびピーキングキャパシタＣ1 が
入力端子ＰINとバイポーラＩＣの接続端子ＴIN2 との間
に直列に接続されている。In this drive circuit, each element other than the resistance element R 0 and the peaking capacitor C 0 and the resistance element R 10 and the peaking capacitor C 1 is mounted on one substrate to form a so-called bipolar IC. Yes,
Only the resistance element R 0 and the peaking capacitor C 0 and the resistance element R 10 and the peaking capacitor C 1
It is connected by a so-called external connection. Specifically, the resistance element R 0 and the peaking capacitor C 0 are connected to the input terminal P IN
And are connected in parallel between the connecting terminal T IN1 bipolar IC, resistance elements R 10 and peaking capacitor C 1 are connected in series between the connection terminals T IN2 input terminal P IN and a bipolar IC.
【００１７】抵抗素子Ｒ0 は、一端が入力端子ＰINに接
続され、他端がバイポーラＩＣの接続端子ＴIN1 に接続
され、いわゆる入力抵抗素子として機能する。また、こ
の抵抗素子Ｒ0 は、増幅回路ＡＭＰの利得を決定するた
めのものであり、利得の調整用として、たとえば可変抵
抗素子により構成される。ピーキングキャパシタＣ
0 は、抵抗素子Ｒ0 と並列に、一方の電極が入力端子Ｐ
INに接続され、他方の電極がバイポーラＩＣの接続端子
ＴIN1 と接続されている。このピーキングキャパシタＣ
0 は、入力抵抗素子Ｒ0 自体の固有内部容量や増幅用ト
ランジスタＱ1 側の浮遊容量を合成した、いわゆる入力
容量を打ち消すためのもので、当該ドライブ回路の出力
信号パルスＶOUT に発生するリンギングやオーバシュー
トを最小にするため、たとえば可変容量型のキャパシタ
により構成される。特に、出力信号パルスＶOUT の立ち
下がり時間の規定に効果を発揮する。ピーキングキャパ
シタＣ0 の容量は、たとえば１００ｐＦ程度に設定され
る。The resistance element R 0 has one end connected to the input terminal P IN and the other end connected to the connection terminal T IN1 of the bipolar IC, and functions as a so-called input resistance element. Further, this resistance element R 0 is for determining the gain of the amplifier circuit AMP, and is constituted by, for example, a variable resistance element for adjusting the gain. Peaking capacitor C
0 is in parallel with the resistance element R 0, and one electrode is connected to the input terminal P
The other electrode is connected to the connection terminal T IN1 of the bipolar IC. This peaking capacitor C
0, was synthesized inherent internal capacity and stray capacitance of the amplifying transistor Q 1 side of the input resistance element R 0 itself, it intended to cancel the so-called input capacitance, generated in the output signal pulse V OUT of the drive circuit ringing In order to minimize overshoot and overshoot, it is constituted by, for example, a variable capacitor. In particular, it is effective in defining the fall time of the output signal pulse VOUT . Capacity of the peaking capacitor C 0 is set, for example, approximately 100 pF.
【００１８】抵抗素子Ｒ10は、一端が入力端子ＰINに接
続され、他端がピーキングキャパシタＣ1 の一方の電極
に接続され、電流源用の入力抵抗素子として機能する。
ピーキングキャパシタＣ1 の他方の電極はバイポーラＩ
Ｃの接続端子ＴIN2 と接続されている。このピーキング
キャパシタＣ1 は、入力信号ＶINのたとえば１００ＭＨ
ｚ程度の高周波交流成分を電流源用トランジスタＱ2 の
ベースに印加する機能を有し、特に、出力信号パルスＶ
OUT の立ち上がり時間の規定に寄与し、その効果を発揮
する。このピーキングキャパシタＣ1 も、たとえば可変
容量型のキャパシタにより構成され、その容量は、たと
えば１０００ｐＦ程度に設定される。The resistive element R 10 has one end connected to the input terminal P IN, and the other end is connected to one electrode of the peaking capacitor C 1, and functions as an input resistance element for current source.
The other electrode of the peaking capacitor C 1 is bipolar I
It is connected to the connection terminal T IN2 of C. This peaking capacitor C 1 is, for example, 100 MH of the input signal V IN .
has a function of applying a z about high-frequency AC component to the base of current source transistor Q 2, in particular, the output signal pulse V
It contributes to the regulation of the rise time of OUT and exerts its effect. The peaking capacitor C 1 is also constructed by, for example, a variable displacement type capacitor, the capacitance is set, for example, about 1000pF.
【００１９】バイポーラＩＣの接続端子ＴIN1 は、増幅
用トランジスタＱ1 のベースに接続されている。The bipolar IC connection terminals T IN1 is connected to the base of the amplifying transistor Q 1.
【００２０】増幅用トランジスタＱ1 のベースは抵抗素
子Ｒ1 の一端および負帰還抵抗素子Ｒ2 の一端と、コレ
クタはバッファ用トランジスタＱ4 のベースおよびバイ
アス抵抗素子Ｒ6 の一端と、エミッタは抵抗素子Ｒ7 の
一端およびキャパシタＣ2 の一方の電極とそれぞれ接続
されている。抵抗素子Ｒ1 およびＲ7 の他端、並びにキ
ャパシタＣ2 の他方の電極は接続端子ＴG にそれぞれ接
続されている。バッファ用トランジスタＱ4 のコレクタ
は接続端子ＴG に接続され、エミッタは抵抗素子Ｒ9 の
一端に接続されている。抵抗Ｒ9 の他端は、抵抗素子Ｒ
2 の他端および抵抗素子Ｒ8 の一端並びに出力端子Ｔ
OUT にそれぞれ接続されている。これら増幅用トランジ
スタＱ1 、バッファ用トランジスタＱ4 、抵抗素子
Ｒ1，Ｒ2 ，Ｒ7 ，Ｒ9 およびキャパシタＣ2 により増
幅回路ＡＭＰが構成されている。また、負帰還抵抗素子
Ｒ2 の抵抗値は、たとえば５７００Ωに設定される。こ
の増幅回路ＡＭＰの利得は、負帰還抵抗素子Ｒ2 と入力
抵抗素子Ｒ0 との抵抗値比（Ｒ2 ／Ｒ0 ）により決定さ
れる。通常、この利得は、たとえば１０倍〜２０倍程度
となるように、入力抵抗素子Ｒ0 により調整される。The base of the amplifying transistor Q 1 is connected to one end of the resistor R 1 and one end of the negative feedback resistor R 2 , the collector is set to the base of the buffer transistor Q 4 and one end of the bias resistor R 6 , and the emitter is connected to a resistor. They are respectively connected to one electrode of one and the capacitor C 2 of the element R 7. The other end of the resistance element R 1 and R 7, and the other electrode of the capacitor C 2 is connected respectively to the connection terminals T G. The collector of the buffer transistor Q 4 is connected to the connection terminal T G, the emitter is connected to one end of the resistance element R 9. The other end of the resistor R 9 is resistor R
One end and the output terminal T 2 of the other end and a resistor R 8
Each is connected to OUT . An amplification circuit AMP is composed of the amplification transistor Q 1 , the buffer transistor Q 4 , the resistance elements R 1 , R 2 , R 7 , R 9 and the capacitor C 2 . The resistance value of the negative feedback resistance element R 2 is set, for example, 5700Omu. The gain of the amplifier circuit AMP is determined by the resistance value ratio between the negative feedback resistor element R 2 and the input resistance element R 0 (R 2 / R 0 ). Usually, this gain is adjusted by input resistance element R 0 so that it becomes, for example, about 10 to 20 times.
【００２１】バイポーラＩＣの接続端子ＴIN2 は、増幅
用トランジスタＱ2 のベースに接続されている。The bipolar IC connection terminals T IN2 is connected to the base of the amplifying transistor Q 2.
【００２２】電流源用トランジスタＱ2 のベースは抵抗
素子Ｒ3 およびＲ4 の一端に接続され、コレクタは抵抗
素子Ｒ6 の他端およびバッファ用トランジスタＱ3 のベ
ースにそれぞれ接続され、エミッタは抵抗素子Ｒ5 の一
端およびキャパシタＣ4 の一方の電極にそれぞれ接続さ
れている。抵抗素子Ｒ3 の他端は接地され、抵抗素子Ｒ
4 およびＲ5 の他端、並びにキャパシタＣ4 の他方の電
極は電源電圧Ｖ+ との接続端子ＴV およびキャパシタＣ
3の一方の電極に接続され、キャパシタＣ3 の他方の電
極は接地されている。また、バッファ用トランジスタＱ
3 のコレクタは接続端子ＴV に接続され、エミッタは抵
抗素子Ｒ8 の他端に接続されている。以上の各素子のう
ち、電流源用トランジスタＱ2 ，抵抗素子Ｒ3 ，Ｒ4 お
よびＲ5 により電流源回路ＣＲＳが構成されている。The base of the current source transistor Q 2 is connected to one end of the resistance elements R 3 and R 4 , the collector is connected to the other end of the resistance element R 6 and the base of the buffer transistor Q 3 , and the emitter is a resistance. They are respectively connected to one electrode of one end and the capacitor C 4 of the element R 5. The other end of the resistance element R 3 is grounded, a resistor R
4 and the other end of R 5, as well as the connection terminals T V and the capacitor C of the other electrode of the capacitor C 4 and the power supply voltage V +
Is connected to one electrode of 3, the other electrode of the capacitor C 3 is grounded. The buffer transistor Q
3 of the collector is connected to the connection terminals T V, the emitter is connected to the other end of the resistance element R 8. Among the above elements, the current source transistor C 2 and the resistance elements R 3 , R 4 and R 5 constitute a current source circuit CRS.
【００２３】次に、上記構成による動作を説明する。こ
のような構成を有するドライブ回路では、入力端子ＰIN
に入力された入力信号ＶINは、入力抵抗素子Ｒ0 を介し
て増幅回路ＡＭＰの増幅用トランジスタＱ1のベースに
印加される。同様に、入力端子ＰINに入力された入力信
号ＶINは、入力抵抗素子Ｒ10およびピーキングキャパシ
タＣ1 を介して電流源回路ＣＲＳの電流源用トランジス
タＱ2 のベースに印加される。これにより、増幅用トラ
ンジスタＱ1 および電流源用トランジスタＱ2 が作動
し、入力信号ＶINは、増幅回路ＡＭＰにおいて負帰還抵
抗素子Ｒ2 と入力抵抗素子Ｒ0 との比によって決まる利
得をもって反転増幅され、たとえば５．６ＶP-Pの入力
信号ＶINが５６ＶP-P に増幅されて出力端子ＴINから出
力信号パルスＶOUT として出力される。Next, the operation of the above configuration will be described. In the drive circuit having such a configuration, the input terminal P IN
Input signal V IN input is applied to the base of the amplifying transistor to Q 1 amplifier AMP through an input resistor elements R 0 to. Similarly, input signal V IN input to the input terminal P IN is applied to the base of current source transistor Q 2 of the current source circuit CRS through the input resistor element R 10 and peaking capacitor C 1. Thus, the transistor Q 2 is activated for amplifying transistor Q 1 and the current source, the input signal V IN is inverted and amplified with a gain determined by the ratio of the amplifier circuit AMP and the negative feedback resistor element R 2 and the input resistance element R 0 is, for example, the input signal V iN of 5.6 V PP is output as an output signal pulse V OUT from the output terminal T iN is amplified to 56V PP.
【００２４】このドライブ回路における増幅回路ＡＭＰ
においても、図２の従来回路と同様に、入力信号ＶINは
反転増幅され、この際入力信号ＶINと出力信号ＶOUT と
は極性が逆で互いに逆位相となっており、負帰還抵抗素
子Ｒ2 を介して出力が増幅用トランジスタＱ1 のベース
に負帰還される。このため、たとえ入力信号ＶINが所定
のレベル、たとえば５．６ＶP-P 〜２．８ＶP-P で入力
されても、増幅用トランジスタＱ1 のベースには電圧波
形はほとんど現れない。しかし、本ドライブ回路では、
増幅用トランジスタＱ1 のベースに高域ドライブ用ピー
キングキャパシタＣ1 が接続されておらず、入力信号Ｖ
INを抵抗素子Ｒ10およびピーキングキャパシタＣ1 を介
して直接電流源用トランジスタＱ2 のベースに印加する
ように構成していることから、上記負帰還による増幅用
トランジスタＱ1 のベース電圧の影響を受けない。した
がって、電流源用トランジスタＱ2 の高周波域における
ドライブ用信号のレベル低下が防止され、高いレベルで
電流源用トランジスタＱ2 が駆動される。このため、パ
ルス応答出力の立ち上がりが立ち下がりに比べて遅れる
ことがない。なお、パルス応答出力の立ち下がりについ
ては、ピーキングキャパシタＣ0 がその規定に寄与す
る。Amplifier circuit AMP in this drive circuit
2, the input signal V IN is inverted and amplified as in the conventional circuit of FIG. 2. At this time, the input signal V IN and the output signal V OUT have opposite polarities and opposite phases to each other. output via the R 2 is negatively fed back to the base of the amplifying transistor Q 1. Therefore, even if the input signal V IN is a predetermined level, for example, it is entered by 5.6V PP ~2.8V PP, the base of the amplifying transistor Q 1 is the voltage waveform hardly appear. However, in this drive circuit,
Amplifying the high frequency drive for peaking capacitor C 1 to the base of the transistor Q 1 is not connected, the input signal V
Because it is configured to apply directly to the base of current source transistor Q 2 through a resistive element R 10 and peaking capacitor C 1 to IN, the influence of the base voltage of the amplifying transistor Q 1 by the negative feedback I do not receive. Thus, reduced levels of the drive signal can be prevented in the high frequency range of the current source transistor Q 2, the current source transistor Q 2 is driven at a higher level. Therefore, the rise of the pulse response output is not delayed as compared with the fall. Note that the peaking capacitor C 0 contributes to the fall of the pulse response output.
【００２５】以上説明したように、本実施例によれば、
パルス応答出力の立ち下がり時間の規定に効果があるピ
ーキングキャパシタＣ0 と、特に立ち上がり時間の規定
に効果があるピーキングキャパシタＣ1 との接続ライン
を分離したので、パルス応答出力の立ち上がり・立ち下
がりのバランスが取り易くなる上、立ち上がり時間の立
ち下がり時間に対する遅れを防止することができる。す
なわち、立ち上がり時間の改善を図ることができる。ま
た、本実施例では、ピーキングキャパシタＣ0 とピーキ
ングキャパシタＣ1との接続ラインを分離したことか
ら、ピーキングキャパシタＣ1 をバイポーラＩＣに組み
込むことなく外付け構成にし易くなった。このため、ピ
ーキングキャパシタＣ1 として容量可変型のものを用い
ることができ、パルス応答出力の立ち上がりの調整を行
うことが容易となり、十分な立ち上がりを規定できる利
点がある。As described above, according to this embodiment,
A peaking capacitor C 0 that is falling effect to the provision of time of the pulse response output, since the separation of the connecting line between the peaking capacitor C 1 which is effective in particular rise time prescribed, the pulse response output rise and fall The balance can be easily obtained, and the delay of the rise time from the fall time can be prevented. That is, the rise time can be improved. Further, in this embodiment, since the separation of the connecting line between the peaking capacitor C 0 and peaking capacitor C 1, it was liable to external configuration without incorporating a peaking capacitor C 1 to the bipolar IC. Therefore, it is possible to use a variable displacement as peaking capacitor C 1, it is easy to perform rise of the adjustment of the pulse response output, there is an advantage of defining a sufficient rise.
【００２６】さらに、本実施例では、ピーキングキャパ
シタＣ0 とピーキングキャパシタＣ1 とを独立に設けた
ので、パルス応答出力の立ち上がり特性と立ち下がり特
性とを独立に、かつ、バランス良く設定できる。さらに
また、本実施例においは、増幅用トランジスタＱ1 およ
びバッファ用トランジスタＱ3 を npn形トランジスタに
より構成し、電流源用トランジスタＱ2およびバッファ
用トランジスタＱ4 を pnp形トランジスタにより構成し
たが、これに限定されるものでないことは勿論である。Furthermore, in the present embodiment, since there is provided independently and peaking capacitor C 0 and peaking capacitor C 1, independently and falling characteristics and rising characteristics of the pulse response output, and may good balance setting. Furthermore, the present embodiment smell, the amplifying transistor Q 1 and the buffer transistor Q 3 is constituted by npn type transistors, but the current source transistor Q 2 and the transistor for buffer Q 4 is constituted by a pnp transistor, which Of course, the present invention is not limited to this.
【００２７】[0027]
【発明の効果】以上説明したように、本発明によれば、
パルス応答出力の立ち上がり・立ち下がりのバランスが
取り易くなる上、立ち上がり時間の立ち下がり時間に対
する遅れを防止することができる。すなわち、立ち上が
り時間の改善を図ることができる。As described above, according to the present invention,
The rising and falling of the pulse response output can be easily balanced, and the delay of the rising time from the falling time can be prevented. That is, the rise time can be improved.
【図１】本発明に係るドライブ回路の一実施例を示す回
路図である。FIG. 1 is a circuit diagram showing one embodiment of a drive circuit according to the present invention.
【図２】従来のドライブ回路の構成例を示す回路図であ
る。FIG. 2 is a circuit diagram showing a configuration example of a conventional drive circuit.
ＡＭＰ…増幅回路 ＣＲＳ…電流源回路 Ｑ1 …反転増幅用 npn形トランジスタ Ｑ2 …電流源用 pnp形トランジスタ Ｑ3 …バッファ用 npn形トランジスタ Ｑ4 …バッファ用 pnp形トランジスタ Ｒ0 〜Ｒ10は抵抗素子 Ｒ0 …入力抵抗素子 Ｒ2 …負帰還抵抗素子 Ｃ0 〜Ｃ4 …キャパシタ Ｃ0 ，Ｃ1 …ピーキングキャパシタ ＰIN…信号ＶINの入力端子、 ＴIN1 ，ＴIN2 …入力端子ＰINと接続されるバイポーラ
ＩＣにおける接続端子 ＴV …電源電圧Ｖ+ と接続されるバイポーラＩＣにおけ
る接続端子 ＴOUT …出力信号ＶOUT の出力端子となるバイポーラＩ
Ｃにおける出力端子 ＴG …グランド（GROUND）と接続される接続端子AMP… Amplifier circuit CRS… Current source circuit Q 1 … Inverting amplification npn type transistor Q 2 … Current source pnp type transistor Q 3 … Buffer npn type transistor Q 4 … Buffer pnp type transistor R 0 to R 10 are resistors input terminal of the element R 0 ... input resistance element R 2 ... negative feedback resistor elements C 0 -C 4 ... capacitors C 0, C 1 ... peaking capacitor P iN ... signal V iN, and T IN1, T IN2 ... input terminal P iN bipolar I as the output terminal of the connection terminal T OUT ... output signal V OUT in the bipolar IC, which is connected to the connection terminals T V ... supply voltage V + in the bipolar IC, which is connected
Output terminal at C TG : Connection terminal connected to ground (GROUND)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H03K 17/00-17/70
Claims (2)
ンジスタのベースと出力側との間に設けられた負帰還抵
抗素子とを有する増幅回路と、 上記トランジスタのベースに接続され、上記負帰還抵抗
素子と協働して上記増幅回路の利得を決定する入力抵抗
素子と、 トランジスタを含み上記増幅回路の負荷側に接続された
電流源回路と、 上記入力抵抗素子に印加される入力信号を直接受け入
れ、上記電流源回路内のトランジスタのベースに上記入
力信号の高周波交流成分を印加するキャパシタンス素子
とを有することを特徴とするドライブ回路。An amplifying circuit having an amplifying transistor; a negative feedback resistor provided between a base of the amplifying transistor and an output side; a negative feedback resistor connected to a base of the transistor; An input resistor element that determines the gain of the amplifier circuit in cooperation with a current source circuit including a transistor and connected to a load side of the amplifier circuit; and directly receiving an input signal applied to the input resistor element, A drive element for applying a high-frequency AC component of the input signal to a base of a transistor in the current source circuit.
ャパシタンス素子を接続し、このピーキングキャパシタ
ンス素子の値を出力パルスの立ち下がり時間を規定する
値に設定し、かつ、上記高周波交流成分を印加するキャ
パシタンス素子の値を出力パルスの立ち上がり時間を規
定する値に設定した請求項１記載のドライブ回路。2. A capacitance for connecting a peaking capacitance element in parallel with the input resistance element, setting a value of the peaking capacitance element to a value that defines a fall time of an output pulse, and applying a high-frequency AC component to the input resistance element. 2. The drive circuit according to claim 1, wherein the value of the element is set to a value that defines the rise time of the output pulse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04137768A JP3127572B2 (en) | 1992-04-30 | 1992-04-30 | Drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04137768A JP3127572B2 (en) | 1992-04-30 | 1992-04-30 | Drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308265A JPH05308265A (en) | 1993-11-19 |
| JP3127572B2 true JP3127572B2 (en) | 2001-01-29 |
Family
ID=15206382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04137768A Expired - Fee Related JP3127572B2 (en) | 1992-04-30 | 1992-04-30 | Drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127572B2 (en) |
-
1992
- 1992-04-30 JP JP04137768A patent/JP3127572B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05308265A (en) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| JPS60102028A (en) | Transistorized amplifier and mixer input stage for radio frequency signal receiver | |
| US4517525A (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
| US4088963A (en) | Gain control circuit | |
| JP3127572B2 (en) | Drive circuit | |
| JP3453918B2 (en) | Broadband amplifier circuit | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| JPH0141045B2 (en) | ||
| EP0129936B1 (en) | Current source circuit arrangement | |
| US4112387A (en) | Bias circuit | |
| US3519946A (en) | Class a audio amplifier | |
| JP2765257B2 (en) | Amplifier circuit | |
| US4859962A (en) | Videoamplifier | |
| US4006369A (en) | Current generator including a rate discriminator | |
| JPS63184408A (en) | Transistor bias circuit | |
| JP2523713B2 (en) | Automatic gain control amplifier | |
| JP2652991B2 (en) | DC feedback amplifier | |
| JP2747335B2 (en) | Amplifier device for amplifying digital signals | |
| JPH04369907A (en) | High frequency amplifier circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0326565B2 (en) | ||
| JP2715582B2 (en) | Power control device | |
| JP2614272B2 (en) | Filter circuit | |
| US4132963A (en) | Gain controlled signal amplifier | |
| JPS6127211Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |