JPH05143054A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH05143054A JPH05143054A JP3304438A JP30443891A JPH05143054A JP H05143054 A JPH05143054 A JP H05143054A JP 3304438 A JP3304438 A JP 3304438A JP 30443891 A JP30443891 A JP 30443891A JP H05143054 A JPH05143054 A JP H05143054A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- register
- frame memory
- memory unit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 フレームメモリにグラフィックデータを書き
込む描画処理部に対し、複数の描画要求が発生した場合
にも、正しいデータの書き込みを実現する。 【構成】 描画処理部１０５に、第１レジスタ１０３、
第２レジスタ１０４と、複数のレジスタを設ける。描画
要求部１０２からの複数の描画要求に対して、これらの
レジスタがそれぞれの環境データを保持する。アドレス
デコード部１０６が、描画要求の発生しているアドレス
により、描画処理部１０５がフレームメモリ部１０１に
書き込む環境を示すレジスタを選択させる。
込む描画処理部に対し、複数の描画要求が発生した場合
にも、正しいデータの書き込みを実現する。 【構成】 描画処理部１０５に、第１レジスタ１０３、
第２レジスタ１０４と、複数のレジスタを設ける。描画
要求部１０２からの複数の描画要求に対して、これらの
レジスタがそれぞれの環境データを保持する。アドレス
デコード部１０６が、描画要求の発生しているアドレス
により、描画処理部１０５がフレームメモリ部１０１に
書き込む環境を示すレジスタを選択させる。
Description
【０００１】
【産業上の利用分野】本発明は計算機システムにおい
て、マルチウインドウ等の表示を行なう表示制御装置に
関する。
て、マルチウインドウ等の表示を行なう表示制御装置に
関する。
【０００２】
【従来の技術】図４は従来の表示制御装置の構成図であ
る。図中、２０１はフレームメモリ部であり、描画され
る描画データを格納するものである。２０２は描画要求
部であり、オペレータの操作または適用業務プログラム
内に記述されたコマンドに従ってフレームメモリ部２０
１のアドレスと描画情報を出力することにより描画の要
求を行なうものである。２０３はレジスタであり、描画
要求部２０２の出力である描画情報を格納する。２０４
は描画処理部であり、レジスタ２０３を有し、処理起動
信号を入力した場合に描画要求部２０２の出力である描
画情報をレジスタ２０３に格納し、この描画情報に基づ
いてフレームメモリ部２０１に描画するものである。２
０５はアドレスデコード部であり、描画要求部２０２の
出力であるアドレスをデコードして描画処理部２０２に
対して処理起動信号を出力する。２０６は表示部であ
り、フレームメモリ部２０１に格納されている描画デー
タを読みだし表示する。実際には、これ以外にもウイン
ドウを生成する機能等種々の構成要素を必要とするが、
本発明の主眼ではないので省略する。前述のように構さ
れた従来の表示制御装置の動作を以下に説明する。 （１）オペレータは描画を行なうための操作を行なう。
または、適用業務プログラムはその内部に記述された描
画を行なうためのコマンドを実行する。 （２）これに対し、描画要求部２０２は描画情報とフレ
ームメモリ部２０１内のアドレスを出力することによっ
て描画の要求を行なう。 （３）レジスタ２０３では、描画要求部２０２から出力
された描画情報を保持する。 （４）アドレスデコード部２０５では、描画要求部２０
２から出力されたアドレスをデコードし、当該アドレス
がフレームメモリ部２０１内にあれば描画処理部２０４
に対して処理起動信号を出力する。 （５）描画処理部２０４では、処理起動信号を入力した
場合に描画要求部２０２の出力である描画情報に基づい
てフレームメモリ部２０１内の描画要求部２０２で指定
されたアドレスに描画を行なう。 （６）フレームメモリ部２０１では、描画処理部２０４
によって描画された描画データを保持する。 （７）表示部２０６では、フレームメモリ部２０１に格
納された描画データを提起的に読み出すことにより表示
を行なう。（おわり）
る。図中、２０１はフレームメモリ部であり、描画され
る描画データを格納するものである。２０２は描画要求
部であり、オペレータの操作または適用業務プログラム
内に記述されたコマンドに従ってフレームメモリ部２０
１のアドレスと描画情報を出力することにより描画の要
求を行なうものである。２０３はレジスタであり、描画
要求部２０２の出力である描画情報を格納する。２０４
は描画処理部であり、レジスタ２０３を有し、処理起動
信号を入力した場合に描画要求部２０２の出力である描
画情報をレジスタ２０３に格納し、この描画情報に基づ
いてフレームメモリ部２０１に描画するものである。２
０５はアドレスデコード部であり、描画要求部２０２の
出力であるアドレスをデコードして描画処理部２０２に
対して処理起動信号を出力する。２０６は表示部であ
り、フレームメモリ部２０１に格納されている描画デー
タを読みだし表示する。実際には、これ以外にもウイン
ドウを生成する機能等種々の構成要素を必要とするが、
本発明の主眼ではないので省略する。前述のように構さ
れた従来の表示制御装置の動作を以下に説明する。 （１）オペレータは描画を行なうための操作を行なう。
または、適用業務プログラムはその内部に記述された描
画を行なうためのコマンドを実行する。 （２）これに対し、描画要求部２０２は描画情報とフレ
ームメモリ部２０１内のアドレスを出力することによっ
て描画の要求を行なう。 （３）レジスタ２０３では、描画要求部２０２から出力
された描画情報を保持する。 （４）アドレスデコード部２０５では、描画要求部２０
２から出力されたアドレスをデコードし、当該アドレス
がフレームメモリ部２０１内にあれば描画処理部２０４
に対して処理起動信号を出力する。 （５）描画処理部２０４では、処理起動信号を入力した
場合に描画要求部２０２の出力である描画情報に基づい
てフレームメモリ部２０１内の描画要求部２０２で指定
されたアドレスに描画を行なう。 （６）フレームメモリ部２０１では、描画処理部２０４
によって描画された描画データを保持する。 （７）表示部２０６では、フレームメモリ部２０１に格
納された描画データを提起的に読み出すことにより表示
を行なう。（おわり）
【０００３】
【発明が解決しようとする課題】従来の表示制御装置に
おいては前述の具体例で示したように、ラスタオペレー
ション格納部にラスタオペレーションの種類を格納して
おき、その後で描画データと当該描画データを描画する
フレームメモリ部内のアドレスを出力することにより描
画処理を起動する。しかしこのような構成においては、
ある描画要求に対する描画処理を行なっている時に、タ
スクスイッチにより異なる描画要求に対する描画処理が
起動されるということが生じ、異なる描画処理の中で設
定されたラスタオペレーションの指定を使用してしま
い、意図しない描画結果が得られるという問題点があっ
た。
おいては前述の具体例で示したように、ラスタオペレー
ション格納部にラスタオペレーションの種類を格納して
おき、その後で描画データと当該描画データを描画する
フレームメモリ部内のアドレスを出力することにより描
画処理を起動する。しかしこのような構成においては、
ある描画要求に対する描画処理を行なっている時に、タ
スクスイッチにより異なる描画要求に対する描画処理が
起動されるということが生じ、異なる描画処理の中で設
定されたラスタオペレーションの指定を使用してしま
い、意図しない描画結果が得られるという問題点があっ
た。
【０００４】本発明は、従来の表示制御装置が有してい
た前記の問題点に鑑み、同時に複数の描画要求が発生し
たような場合においても、それぞれの描画要求の中で指
定された描画情報を使用して描画処理を行なうことが可
能な表示制御装置を提供することを目的とする。
た前記の問題点に鑑み、同時に複数の描画要求が発生し
たような場合においても、それぞれの描画要求の中で指
定された描画情報を使用して描画処理を行なうことが可
能な表示制御装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、前記の目的を
達成するために、描画される描画データを格納するフレ
ームメモリ部と、描画を行なうために前記フレームメモ
リ部のアドレスと描画情報を出力する描画要求部と、前
記描画要求部の出力である描画情報を格納する複数のレ
ジスタを有するレジスタ部と、前記レジスタ部を有しレ
ジスタ選択信号を入力した場合にレジスタ選択信号によ
って選択される前記レジスタ部のレジスタに対して前記
描画要求部の出力である描画情報を格納し選択された前
記レジスタ部のレジスタに格納されている描画情報に基
づいて前記フレームメモリ部に描画を行なう描画処理部
と、前記描画要求部の出力である前記フレームメモリ部
のアドレスをデコードして前記レジスタ部のレジスタを
選択する前記レジスタ選択信号を出力するアドレスデコ
ード部と、前記フレームメモリ部に格納されている描画
データを読みだし表示する表示部を有することを特徴と
する表示制御装置を構成する。
達成するために、描画される描画データを格納するフレ
ームメモリ部と、描画を行なうために前記フレームメモ
リ部のアドレスと描画情報を出力する描画要求部と、前
記描画要求部の出力である描画情報を格納する複数のレ
ジスタを有するレジスタ部と、前記レジスタ部を有しレ
ジスタ選択信号を入力した場合にレジスタ選択信号によ
って選択される前記レジスタ部のレジスタに対して前記
描画要求部の出力である描画情報を格納し選択された前
記レジスタ部のレジスタに格納されている描画情報に基
づいて前記フレームメモリ部に描画を行なう描画処理部
と、前記描画要求部の出力である前記フレームメモリ部
のアドレスをデコードして前記レジスタ部のレジスタを
選択する前記レジスタ選択信号を出力するアドレスデコ
ード部と、前記フレームメモリ部に格納されている描画
データを読みだし表示する表示部を有することを特徴と
する表示制御装置を構成する。
【０００６】
【作用】本発明の表示制御装置は前記した構成により、
描画要求部がフレームメモリ部のアドレスと描画情報を
出力することにより描画の要求を行なうと、アドレスデ
コード部においてフレームメモリ部のアドレスから描画
情報を格納すべきレジスタ部内レジスタを決定して描画
処理部へ処理起動信号を出力し、処理起動信号を入力し
た描画処理部において描画要求部の出力である描画情報
をレジスタ選択信号によって選択されるレジスタ部内レ
ジスタに格納し、選択されたレジスタに格納されている
描画情報に基づいてフレームメモリ部に描画し、表示部
においてフレームメモリ部に格納されている描画データ
を読みだし表示する。
描画要求部がフレームメモリ部のアドレスと描画情報を
出力することにより描画の要求を行なうと、アドレスデ
コード部においてフレームメモリ部のアドレスから描画
情報を格納すべきレジスタ部内レジスタを決定して描画
処理部へ処理起動信号を出力し、処理起動信号を入力し
た描画処理部において描画要求部の出力である描画情報
をレジスタ選択信号によって選択されるレジスタ部内レ
ジスタに格納し、選択されたレジスタに格納されている
描画情報に基づいてフレームメモリ部に描画し、表示部
においてフレームメモリ部に格納されている描画データ
を読みだし表示する。
【０００７】
【実施例】以下、本発明の表示制御装置の一実施例を図
面を用いて説明する。
面を用いて説明する。
【０００８】図１は本発明の一実施例における表示制御
装置の構成図である。図中、１０１はフレームメモリ部
であり、描画される描画データを格納するものである。
１０２は描画要求部であり、オペレータの操作または適
用業務プログラム内に記述されたコマンドに従ってフレ
ームメモリ部１０１のアドレスと描画情報を出力するこ
とにより描画の要求を行なうものである。１０３は第１
レジスタであり、描画要求部１０２の出力である描画情
報を格納する。１０４は第２レジスタであり、描画要求
部１０２の出力である描画情報を格納する。１０５は描
画処理部であり、第１レジスタ１０３と第２レジスタ１
０４を有し、レジスタ選択信号を入力した場合に描画要
求部１０２の出力である描画情報をレジスタ選択信号に
よって指定されるレジスタに格納し、選択されたレジス
タに格納されている描画情報に基づいてフレームメモリ
部１０１に描画するものである。
装置の構成図である。図中、１０１はフレームメモリ部
であり、描画される描画データを格納するものである。
１０２は描画要求部であり、オペレータの操作または適
用業務プログラム内に記述されたコマンドに従ってフレ
ームメモリ部１０１のアドレスと描画情報を出力するこ
とにより描画の要求を行なうものである。１０３は第１
レジスタであり、描画要求部１０２の出力である描画情
報を格納する。１０４は第２レジスタであり、描画要求
部１０２の出力である描画情報を格納する。１０５は描
画処理部であり、第１レジスタ１０３と第２レジスタ１
０４を有し、レジスタ選択信号を入力した場合に描画要
求部１０２の出力である描画情報をレジスタ選択信号に
よって指定されるレジスタに格納し、選択されたレジス
タに格納されている描画情報に基づいてフレームメモリ
部１０１に描画するものである。
【０００９】１０６はアドレスデコード部であり、描画
要求部１０２の出力であるアドレスをデコードして、描
画要求部１０２の出力である描画情報を第１レジスタと
第２レジスタのどちらに格納すべきかを指定するレジス
タ選択信号を出力する。１０７は表示部であり、フレー
ムメモリ部１０１に格納されている描画データを読みだ
し表示する。尚、特許請求の範囲で記述したレジスタ部
は、第１レジスタ１０３と第２レジスタ１０４を指す。
実際にはこれ以外にもウインドウを生成する機能などを
実現するための種々の構成要素を必要とするが、本発明
の主眼ではないので省略する。前述のように構成された
従来の表示制御装置の動作を以下に具体的に説明する。
上記のような構成において、例えば図２で示されるよう
に１０００×１０００の解像度を有するフレームメモリ
部１０１に対して、第１描画要求と第２描画要求の２つ
の連続した描画要求が発生して描画が行なわれる場合を
考える。 （１）オペレータは描画のための操作を行なう。また
は、適用業務プログラムはその内部に記述された描画を
行なうためのコマンドを実行する。 （２）これに対し、描画要求部１０２は第１描画要求の
発行のために、図２で示される第１描画データを背景と
の排他的論理和をとって描画するという描画情報と描画
すべきアドレスを出力する。ここでは、第１描画データ
の左上点（１００，４００）をアドレスとして指定す
る。また、描画要求部１０２は第２描画要求の発行のた
めに、図２で示される第２描画データを背景との論理積
をとって描画するという描画情報と描画すべきアドレス
を出力する。ここでは、第２１描画データの左上点（７
００，１００）をアドレスとして指定する。 （３）アドレスデコード部１０６では、描画要求部１０
２で出力されたアドレスを検知し、そのアドレスのＹ座
標値が５００未満であれば第１レジスタ１０３を指定す
るレジスタ選択信号を出力し、５００以上であれば第２
レジスタ１０４を指定するレジスタ選択信号を出力す
る。したがって、第１描画要求の場合には第１レジスタ
１０３を指定するレジスタ選択信号を出力し、第２描画
要求の場合には第２レジスタ１０４を指定するレジスタ
選択信号を出力する。 （４）第１描画処理部１０５では、アドレスデコード部
１０６からレジスタ選択信号を入力した場合、描画要求
部１０２から入力した描画情報をレジスタ選択信号で指
定されたレジスタに格納し、この描画情報に基づいてフ
レームメモリ部１０１に描画を行なう。第１描画要求の
場合には、第１レジスタに描画情報を格納し、第１描画
データとフレームメモリ部１０１のデータとの間で排他
的論理和をとりながら結果をフレームメモリ部１０１に
描画する。第２描画要求の場合には第２レジスタに描画
情報を格納し、第２描画データとフレームメモリ部１０
１のデータとの間で論理積をとりながら結果をフレーム
メモリ部１０１に描画する。 （５）表示部１０７では、フレームメモリ部１０１に格
納されている描画データを定期的に読みだし、ＣＲＴ等
の表示装置に図３のように表示を行なう。（おわり）
要求部１０２の出力であるアドレスをデコードして、描
画要求部１０２の出力である描画情報を第１レジスタと
第２レジスタのどちらに格納すべきかを指定するレジス
タ選択信号を出力する。１０７は表示部であり、フレー
ムメモリ部１０１に格納されている描画データを読みだ
し表示する。尚、特許請求の範囲で記述したレジスタ部
は、第１レジスタ１０３と第２レジスタ１０４を指す。
実際にはこれ以外にもウインドウを生成する機能などを
実現するための種々の構成要素を必要とするが、本発明
の主眼ではないので省略する。前述のように構成された
従来の表示制御装置の動作を以下に具体的に説明する。
上記のような構成において、例えば図２で示されるよう
に１０００×１０００の解像度を有するフレームメモリ
部１０１に対して、第１描画要求と第２描画要求の２つ
の連続した描画要求が発生して描画が行なわれる場合を
考える。 （１）オペレータは描画のための操作を行なう。また
は、適用業務プログラムはその内部に記述された描画を
行なうためのコマンドを実行する。 （２）これに対し、描画要求部１０２は第１描画要求の
発行のために、図２で示される第１描画データを背景と
の排他的論理和をとって描画するという描画情報と描画
すべきアドレスを出力する。ここでは、第１描画データ
の左上点（１００，４００）をアドレスとして指定す
る。また、描画要求部１０２は第２描画要求の発行のた
めに、図２で示される第２描画データを背景との論理積
をとって描画するという描画情報と描画すべきアドレス
を出力する。ここでは、第２１描画データの左上点（７
００，１００）をアドレスとして指定する。 （３）アドレスデコード部１０６では、描画要求部１０
２で出力されたアドレスを検知し、そのアドレスのＹ座
標値が５００未満であれば第１レジスタ１０３を指定す
るレジスタ選択信号を出力し、５００以上であれば第２
レジスタ１０４を指定するレジスタ選択信号を出力す
る。したがって、第１描画要求の場合には第１レジスタ
１０３を指定するレジスタ選択信号を出力し、第２描画
要求の場合には第２レジスタ１０４を指定するレジスタ
選択信号を出力する。 （４）第１描画処理部１０５では、アドレスデコード部
１０６からレジスタ選択信号を入力した場合、描画要求
部１０２から入力した描画情報をレジスタ選択信号で指
定されたレジスタに格納し、この描画情報に基づいてフ
レームメモリ部１０１に描画を行なう。第１描画要求の
場合には、第１レジスタに描画情報を格納し、第１描画
データとフレームメモリ部１０１のデータとの間で排他
的論理和をとりながら結果をフレームメモリ部１０１に
描画する。第２描画要求の場合には第２レジスタに描画
情報を格納し、第２描画データとフレームメモリ部１０
１のデータとの間で論理積をとりながら結果をフレーム
メモリ部１０１に描画する。 （５）表示部１０７では、フレームメモリ部１０１に格
納されている描画データを定期的に読みだし、ＣＲＴ等
の表示装置に図３のように表示を行なう。（おわり）
【００１０】
【発明の効果】本発明の表示制御装置においては、描画
処理部内に描画情報を格納するための複数のレジスタを
有しているので、タスクスイッチにより１つの描画要求
が完結する前に別の描画要求が起動されるような状況に
おいても、確実に描画情報を保持し正確に要求された描
画を行なうことが可能であるので実用的効果は大きい。
処理部内に描画情報を格納するための複数のレジスタを
有しているので、タスクスイッチにより１つの描画要求
が完結する前に別の描画要求が起動されるような状況に
おいても、確実に描画情報を保持し正確に要求された描
画を行なうことが可能であるので実用的効果は大きい。
【図１】本発明の一実施例の表示制御装置の構成図
【図２】本発明の一実施例の表示制御装置に入力される
描画要求を示す説明図
描画要求を示す説明図
【図３】本発明の一実施例の表示制御装置の表示結果を
示す説明図
示す説明図
【図４】従来の表示制御装置の構成図
１０１ フレームメモリ部 １０２ 描画要求部 １０３ 第１レジスタ １０４ 第２レジスタ １０５ 描画処理部 １０６ アドレスデコード部 １０７ 表示部
Claims (1)
- 【請求項１】 描画される描画データを格納するフレー
ムメモリ部と、描画を行なうために前記フレームメモリ
部のアドレスと描画情報を出力する描画要求部と、前記
描画要求部の出力である描画情報を格納する複数のレジ
スタを有するレジスタ部と、前記レジスタ部を有しレジ
スタ選択信号を入力した場合にレジスタ選択信号によっ
て選択される前記レジスタ部のレジスタに対して前記描
画要求部の出力である描画情報を格納し選択された前記
レジスタ部のレジスタに格納されている描画情報に基づ
いて前記フレームメモリ部に描画を行なう描画処理部
と、前記描画要求部の出力である前記フレームメモリ部
のアドレスをデコードして前記レジスタ部のレジスタを
選択する前記レジスタ選択信号を出力するアドレスデコ
ード部と、前記フレームメモリ部に格納されている描画
データを読みだし表示する表示部を有することを特徴と
する表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304438A JPH05143054A (ja) | 1991-11-20 | 1991-11-20 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304438A JPH05143054A (ja) | 1991-11-20 | 1991-11-20 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143054A true JPH05143054A (ja) | 1993-06-11 |
Family
ID=17933012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304438A Pending JPH05143054A (ja) | 1991-11-20 | 1991-11-20 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143054A (ja) |
-
1991
- 1991-11-20 JP JP3304438A patent/JPH05143054A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0355832B2 (ja) | ||
| JPS6267632A (ja) | コンピュータ表示装置 | |
| JPS6015777A (ja) | 連続した直線の作図方式 | |
| JPH05143054A (ja) | 表示制御装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3874781B2 (ja) | イメージデータをモニタへ供給する方法及び図形メモリ制御装置 | |
| JPH0588658A (ja) | 表示制御装置 | |
| JPH0310294A (ja) | 画像表示装置 | |
| JPH0550013B2 (ja) | ||
| JP3815316B2 (ja) | メモリ制御装置 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JP3024175B2 (ja) | マルチウインドウ表示装置 | |
| JPH0352105B2 (ja) | ||
| JPH04342294A (ja) | ダブルバッファ制御方式 | |
| JPH01184525A (ja) | 表示制御方式及び表示制御方法 | |
| JPH11184456A (ja) | 描画表示方法および装置とナビゲーションシステム | |
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JPH06208354A (ja) | メニュー表示システム | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPH11120376A (ja) | 三次元画像処理装置及び方法 | |
| JPH06110837A (ja) | 携帯型電子機器 | |
| JPH10334251A (ja) | 高速描画装置 | |
| JPS6367689A (ja) | マルチウインド−画像表示装置 | |
| JPH05257629A (ja) | メッセージ表示方式 | |
| JPS60160466A (ja) | 階層形シ−ケンス制御装置 |