JPH0514155A - Drive control circuit for n-channel fet - Google Patents

Drive control circuit for n-channel fet

Info

Publication number
JPH0514155A
JPH0514155A JP3189131A JP18913191A JPH0514155A JP H0514155 A JPH0514155 A JP H0514155A JP 3189131 A JP3189131 A JP 3189131A JP 18913191 A JP18913191 A JP 18913191A JP H0514155 A JPH0514155 A JP H0514155A
Authority
JP
Japan
Prior art keywords
source
fet
gate
diode
fet10
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3189131A
Other languages
Japanese (ja)
Other versions
JP3036556B2 (en
Inventor
Katsumi Inukai
勝巳 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP3189131A priority Critical patent/JP3036556B2/en
Publication of JPH0514155A publication Critical patent/JPH0514155A/en
Application granted granted Critical
Publication of JP3036556B2 publication Critical patent/JP3036556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To drive an inexpensive N-channel FET with simple circuit configuration. CONSTITUTION:A drain of an N-channel FET10 is connected to a positive power supply and a load (piezoelectric element) L is connected to the source via a diode D10. A transistor(TR) TR1 as a switching element to switch the FET10 is connected to a gate of the FET10. A resistor R1 is connected to the collector of the TR1, and the other terminal of the resistor R1 is connected to a power supply E2 via a diode D20. Then a capacitor C is connected between the source of the FET10 and a connection section between the resistor R1 and the diode D20. Furthermore, a diode D30 (D40) is connected between the gate and source of the FET10 (between source of the FET10 and ground). When the TR1 is nonconductive, the FET10 is conductive by the charge stored in the capacitor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、Nチャンネル形の電界
効果トランジスタ(FET)の駆動制御回路に関し、更
に詳細には、ゲート・ソース間の充放電制御によりオン
オフ状態を駆動制御できるNチャンネル形FETの駆動
制御回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive control circuit for an N-channel field effect transistor (FET), and more particularly to an N-channel drive controllable by charge / discharge control between a gate and a source. The present invention relates to an FET drive control circuit.

【0002】[0002]

【従来の技術】従来、Nチャンネル形FETは入力イン
ピーダンスが高い、バイポーラトランジスタのようなオ
フセット電圧が存在しないから高速スイッチ特性に優れ
る、雑音特性も良い等の理由によりバイポーラトランジ
スタに代えて利用される場合が多い。またPチャンネル
形よりも安価であるという利点がある。
2. Description of the Related Art Conventionally, N-channel FETs have been used in place of bipolar transistors because of their high input impedance, excellent high-speed switching characteristics due to the absence of offset voltage, unlike bipolar transistors, and good noise characteristics. In many cases. Further, there is an advantage that it is cheaper than the P-channel type.

【0003】ところでこのNチャンネル形FETをその
ソース側がグランドにアースされていない状態で駆動制
御する回路が、例えば、チャージポンプ回路あるいはブ
ーストラップ回路などの例として知られている。これら
の回路は、例えばチャージポンプ回路は、図3に示すよ
うに、Nチャンネル形FET1のゲート側に接続される
制御回路2にオンオフ信号が入力されると、発振器3が
それに応答し、チャージポンプ電圧制御器4が作動して
前記FET1のゲートにH又はLのゲート電圧が印加さ
れる。そのためにこのFET1のドレイン・ソース間が
導通したり切られたりして直流電源VDDの電圧がこのF
ET1を介して負荷Lに印加されたり切られたりすると
いう構成のものである。この回路には更に前記制御回路
2からの指令信号に基づき前記FET1の充放電を切り
換え制御するスイッチとしてのFET2や前記FET1
のゲート・ソース間の整流作用を行うダイオードD1 な
ども設けられている。
By the way, a circuit for driving and controlling the N-channel FET in a state where the source side thereof is not grounded is known as an example of a charge pump circuit or a bootstrap circuit. In these circuits, for example, the charge pump circuit, as shown in FIG. 3, when an ON / OFF signal is input to the control circuit 2 connected to the gate side of the N-channel FET 1, the oscillator 3 responds to the ON / OFF signal, and the charge pump circuit. The voltage controller 4 operates to apply an H or L gate voltage to the gate of the FET 1. Therefore, the drain and source of the FET1 are electrically connected or disconnected, and the voltage of the DC power supply VDD is F
It is configured to be applied to or disconnected from the load L via ET1. This circuit further includes FET2 and FET1 as switches for switching charge / discharge of the FET1 based on a command signal from the control circuit 2.
There is also a diode D1 for rectifying the gate and source of the device.

【0004】一方、ブーストラップ回路は図4に示すよ
うに、いま入力信号によりトランジスタTRがオンから
オフ状態に変わるとFET3、FET4が直流電源VS
からの電流がダイオードD2 、リアクタンスRおよびF
ET3を介してグランドへ流れると同時にコンデンサC
も充電される。その間FET5は遮断状態にあり、抵抗
負荷RL には直流電源VS の電圧が印加されない。一
方、トランジスタTRをオン状態に切り換えるとFET
3、FET4はオフされるが、コンデンサCに蓄えられ
ていた電荷がFET5のゲート側に流れ、FET5のゲ
ート・ソース間に放電されてFET5のドレイン・ソー
ス間を導通状態とする。これにより直流電源VS の電圧
が抵抗負荷RL に印加される。
On the other hand, in the bootstrap circuit, as shown in FIG. 4, when the transistor TR is changed from the on state to the off state by the input signal, the FET 3 and the FET 4 are connected to the DC power source VS.
The current from the diode D2, reactance R and F
At the same time as flowing to the ground via ET3, the capacitor C
Is also charged. During that time, the FET 5 is in the cutoff state, and the voltage of the DC power source VS is not applied to the resistance load RL. On the other hand, if the transistor TR is switched on, the FET
3, the FET4 is turned off, but the electric charge stored in the capacitor C flows to the gate side of the FET5 and is discharged between the gate and source of the FET5 to make the drain and source of the FET5 conductive. As a result, the voltage of the DC power source VS is applied to the resistance load RL.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、チャー
ジポンプ回路もブーストラップ回路も複雑で、多くのス
イッチング素子を使うなど部品点数が多く、また各スイ
ッチング素子のオンオフのタイミングを図る上で信頼性
が低く、さらにはコストや製作コストを低く抑えること
も困難であった。
However, both the charge pump circuit and the bootstrap circuit are complicated, the number of components is large, for example, many switching elements are used, and the reliability is low in order to turn on / off each switching element. Moreover, it was difficult to keep the cost and production cost low.

【0006】本発明は、上述した問題点を解決するため
になされたものであり、安価でかつ安易な回路構成にて
オンオフの駆動制御の信頼性の高いNチャンネル形FE
Tの駆動制御回路を提供することを目的としている。
The present invention has been made in order to solve the above-mentioned problems, and is an N-channel type FE which has a reliable on / off drive control with an inexpensive and easy circuit configuration.
It is intended to provide a drive control circuit of T.

【0007】[0007]

【課題を解決するための手段】この目的を達成するため
に本発明のNチャンネル形FETの駆動制御回路は、N
チャンネル形FETのソース側に負荷が付与され、この
FETのドレイン・ソース間の導通または遮断によりド
レイン側の電源電圧が前記負荷に印加され、または切ら
れるようにしたNチャンネル形FETの駆動制御回路で
あって、前記FETのゲート・ソース間に電荷を供給す
るためのコンデンサと、前記コンデンサの充放電および
前記ゲート・ソース間の電荷の充放電を切り換えるため
のスイッチング素子とを備えることを特徴とする。
In order to achieve this object, a drive control circuit for an N-channel type FET according to the present invention is an N-channel FET.
A drive control circuit for an N-channel FET, in which a load is applied to the source side of the channel FET, and a power supply voltage on the drain side is applied to or cut off from the load by conduction or interruption between the drain and source of the FET. And a capacitor for supplying an electric charge between the gate and the source of the FET, and a switching element for switching between charging and discharging of the capacitor and charging and discharging of the electric charge between the gate and the source. To do.

【0008】[0008]

【作用】上記の構成を有する本発明のNチャンネル形F
ETの駆動制御回路によれば、スイッチング素子がオン
されると、コンデンサに電荷が蓄えられると共に、FE
Tのゲート・ソース間の電荷が放電される。そのために
FETのドレイン・ソース間は遮断状態にある。一方、
そのあとスイッチング素子がオフされると、前述のコン
デンサに蓄えられていた電荷がFETのゲートに供給さ
れ、FETのゲート・ソース間に放電される。それによ
ってFETのドレイン・ソース間は導通され、電源電圧
がそのFETを介してロードに印加される。このように
スイッチング素子のオンオフに応答してFET(これも
スイッチング素子であるが)が遮断導通制御される。
The N-channel type F of the present invention having the above construction
According to the drive control circuit of ET, when the switching element is turned on, the electric charge is stored in the capacitor and the FE
The charge between the gate and the source of T is discharged. Therefore, the drain and source of the FET are cut off. on the other hand,
After that, when the switching element is turned off, the electric charge stored in the capacitor is supplied to the gate of the FET and discharged between the gate and the source of the FET. As a result, conduction is established between the drain and source of the FET, and the power supply voltage is applied to the load via the FET. In this way, the FET (which is also a switching element) is cut off and conducted in response to turning on and off of the switching element.

【0009】[0009]

【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。本実施例の回路は、圧電型ドット印
字装置の駆動源である圧電素子に電圧を印加したり切っ
たりするスイッチング素子の駆動制御を行うもので、図
1に示すようにNチャンネル形FET10のドレイン側
に直流電源E1 の陽極側が接続されると共に、前記FE
T10のソース側にはダイオードD10を介して前述の圧
電素子のようなロードLに接続される。前記ダイオード
D10の向きは、前記FET10のソース側から前記ロー
ドL側に順方向をなす。このダイオードD10は、ロード
Lがコイルのインダクタンス成分を含む場合等に生じる
逆起電力がダイオードD30及び後述のトランジスタTR
1 を介してアースに流れることを防ぐ。一方前記FET
10のゲート側にはやはりスイッチング素子であるNP
N形トランジスタTR1 のコレクタ側が接続されると共
に、該トランジスタTR1 のエミッタ側はアースされ
る。そして該トランジスタTR1 のベース側には該TR
1 をオンオフ制御するトランジスタ駆動制御装置50が
接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. The circuit of this embodiment controls the driving of a switching element that applies or cuts off a voltage to a piezoelectric element which is a driving source of a piezoelectric dot printing apparatus, and as shown in FIG. Is connected to the anode side of the DC power supply E1 and the FE
The source side of T10 is connected to a load L such as the aforementioned piezoelectric element via a diode D10. The diode D10 is oriented in the forward direction from the source side of the FET 10 to the load L side. In the diode D10, the counter electromotive force generated when the load L includes the inductance component of the coil is generated in the diode D30 and the transistor TR described later.
Prevents flow to ground through 1. On the other hand, the FET
NP which is also a switching element on the gate side of 10
The collector side of the N-type transistor TR1 is connected and the emitter side of the transistor TR1 is grounded. Then, the TR is provided on the base side of the transistor TR1.
A transistor drive controller 50 for controlling ON / OFF of 1 is connected.

【0010】またトランジスタTR1 のコレクタ側には
前記FET10のゲート電圧印加用の直流電源E2 の陽
極側がダイオードD20および抵抗R1 を介して接続され
る。前記ダイオードD20の向きは直流電源E2 側からト
ランジスタTR1 のコレクタ側に向けて順方向をなす。
さらに前記抵抗R1 と並列に、コンデンサC1 およびダ
イオードD30が設けられる。該ダイオードD30の向き
は、やはり前記トランジスタTR1 のコレクタ側に向け
て順方向をなす。一方前記コンデンサC1 の前記電源E
2 側と反対側の端子は、前記FET10のソース側に接
続される。そしてその接続線にはダイオードD40のカソ
ード側が接続され、該ダイオードD40のアノード側はア
ースされている。このダイオードD40は前記トランジス
タTR1 を介してグランドへ流れる電流の閉回路を形成
するためのものである。
Further, the collector side of the transistor TR1 is connected to the anode side of the DC power source E2 for applying the gate voltage of the FET 10 via the diode D20 and the resistor R1. The diode D20 is oriented in the forward direction from the DC power source E2 side toward the collector side of the transistor TR1.
Further, a capacitor C1 and a diode D30 are provided in parallel with the resistor R1. The direction of the diode D30 is also forward toward the collector side of the transistor TR1. On the other hand, the power source E of the capacitor C1
The terminal on the side opposite to the 2 side is connected to the source side of the FET 10. The cathode side of the diode D40 is connected to the connecting line, and the anode side of the diode D40 is grounded. The diode D40 is for forming a closed circuit for the current flowing through the transistor TR1 to the ground.

【0011】次にこのNチャンネル形FETの駆動制御
回路の作動について説明する。いまトランジスタTR1
駆動制御装置50からの入力信号によりトランジスタT
R1 のベースエミッタ間にベース電圧VBEが生じ、TR
1 がオンされたとする。そうすると直流電源E2 からの
電流がダイオードD20、抵抗R1 を介してトランジスタ
TR1 に流れ、このときトランジスタTR1 は導通状態
で、そのエミッタはアースされているからFET10の
ゲート・ソース間は放電状態に保たれ、FET10のド
レイン・ソース間は遮断状態にある。したがって直流電
源E1 の電圧はロードLには印加されていない。また前
記直流電源E2 からの電流はダイオードD20を介してコ
ンデンサC1 へも流れ、該コンデンサC1 は充電され
る。一方この状態でトランジスタTR1 がオフされたと
する。そうすると前記コンデンサC1 に蓄えられていた
電荷の一部が抵抗R1 を介してFET10のゲートに流
れゲート・ソース間に放電される。そのためにFET1
0のゲート・ソース間に電荷が充電され電位差が生じる
ことから、FET10のドレイン・ソース間は導通状態
となる。そのため直流電源E1の電圧がFET10およ
びダイオードD10を介してロードLに印加される。この
ようにトランジスタTR1 をオン状態にするとFET1
0は遮断状態となり、トランジスタTR1 を遮断状態と
するとFET10は導通状態となる。
Next, the operation of the drive control circuit for the N-channel FET will be described. Now transistor TR1
The transistor T is driven by an input signal from the drive controller 50.
A base voltage VBE is generated between the base and emitter of R1 and TR
Suppose 1 is turned on. Then, the current from the DC power source E2 flows through the diode D20 and the resistor R1 to the transistor TR1. At this time, the transistor TR1 is conductive and its emitter is grounded, so that the gate and source of the FET10 are kept discharged. , The drain and source of the FET 10 are cut off. Therefore, the voltage of the DC power source E1 is not applied to the load L. The current from the DC power source E2 also flows to the capacitor C1 via the diode D20, and the capacitor C1 is charged. On the other hand, it is assumed that the transistor TR1 is turned off in this state. Then, a part of the electric charge stored in the capacitor C1 flows to the gate of the FET 10 through the resistor R1 and is discharged between the gate and the source. Therefore, FET1
Since electric charge is charged between the gate and source of 0 to cause a potential difference, the drain and source of the FET 10 become conductive. Therefore, the voltage of the DC power source E1 is applied to the load L via the FET 10 and the diode D10. When the transistor TR1 is turned on in this way, the FET1
0 is cut off, and when the transistor TR1 is cut off, the FET 10 is turned on.

【0012】図2は、そのトランジスタTR1 のオンオ
フ駆動制御信号の切り換えによってコンデンサC1 の両
端子間の電位差がどのように推移するか、またそのとき
FET10のゲート・ソース間の電圧がどのように変化
するかを示したものである。図示されるように、トラン
ジスタTR3 をオンするとコンデンサC1 は蓄電されて
いき、その間はFET10のゲート・ソース間の電圧は
オフ状態にあり、一方トランジスタTR1 をオフ状態に
切り換えるとコンデンサC1 が放電されてFET10が
オン状態にある。したがって直流電源Eの電気がFET
10のドレイン・ソース間を通り、ダイオードD10を介
してロードLに流れ、該ロードLを駆動させる。
FIG. 2 shows how the potential difference between both terminals of the capacitor C1 changes by switching the ON / OFF drive control signal of the transistor TR1 and how the voltage between the gate and source of the FET 10 changes at that time. It shows whether to do. As shown in the figure, when the transistor TR3 is turned on, the capacitor C1 is stored, and the voltage between the gate and source of the FET 10 is in the off state during that time, while when the transistor TR1 is turned off, the capacitor C1 is discharged. The FET 10 is on. Therefore, the electricity of the DC power source E is FET
It flows between the drain and source of 10 and flows to the load L through the diode D10, and drives the load L.

【0013】[0013]

【発明の効果】以上説明したことから明かなように、本
発明によれば、Nチャンネル形FETのオンオフの駆動
をゲート・ソース間の放電制御により行い、そのソース
電位、ドレイン電位の状態にとらわれず制御できるもの
である。したがって従来装置に比べ簡易な構成であり、
部品点数の低減、信頼の向上をもたらし、且つ、コスト
を低く抑えることができる。したがってこの駆動制御回
路を例えば、圧電型ドット印字装置の圧電素子の駆動用
に適用することなどは大変有益である。
As is apparent from the above description, according to the present invention, ON / OFF driving of the N-channel FET is performed by discharge control between the gate and the source, and the source potential and the drain potential are trapped. It can be controlled without using it. Therefore, it has a simpler structure than the conventional device,
The number of parts can be reduced, the reliability can be improved, and the cost can be kept low. Therefore, it is very useful to apply this drive control circuit, for example, to drive the piezoelectric element of the piezoelectric dot printing apparatus.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る電気回路図である。FIG. 1 is an electric circuit diagram according to an embodiment of the present invention.

【図2】本発明に係る、スイッチング素子のオンオフ駆
動制御信号とコンデンサ両端電位差とFET1のG−S
電圧との変化の対応を表す図である。
FIG. 2 is a diagram illustrating an ON / OFF drive control signal for a switching element, a potential difference across a capacitor, and a G-S of FET 1 according to the present invention.
It is a figure showing the correspondence of the change with a voltage.

【図3】従来例として示すチャージポンプ式回路図であ
る。
FIG. 3 is a charge pump circuit diagram shown as a conventional example.

【図4】同じく従来例として示すブーストラップ式回路
図である。
FIG. 4 is a bootstrap type circuit diagram also shown as a conventional example.

【符号の説明】[Explanation of symbols]

FET10 Nチャンネル形FET C1 コンデンサ TR1 バイポーラトランジスタ E1 ロード駆動用直流電源 E2 ゲート電圧印加用電源 FET10 N-channel FET C1 Capacitor TR1 Bipolar transistor E1 DC power supply for load drive E2 Power supply for gate voltage application

Claims (1)

【特許請求の範囲】 【請求項1】 Nチャンネル形FETのソース側に負荷
が付与され、このFETのドレイン・ソース間の導通ま
たは遮断によりドレイン側の電源電圧が前記負荷に印加
され、または切られるようにしたNチャンネル形FET
の駆動制御回路であって、 前記FETのゲート・ソース間に電荷を供給するための
コンデンサと、 前記コンデンサの充放電および前記ゲート・ソース間の
電荷の充放電を切り換えるためのスイッチング素子とを
備えることを特徴とするNチャンネル形FETの駆動制
御回路。
Claim: What is claimed is: 1. A load is applied to the source side of an N-channel type FET, and a power supply voltage on the drain side is applied to the load by turning on or off the drain-source of the FET. N-channel type FET
And a capacitor for supplying electric charge between the gate and source of the FET, and a switching element for switching between charging and discharging of the capacitor and charging and discharging of electric charge between the gate and source. A drive control circuit for an N-channel FET, which is characterized in that:
JP3189131A 1991-07-03 1991-07-03 N channel FET drive control circuit Expired - Fee Related JP3036556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3189131A JP3036556B2 (en) 1991-07-03 1991-07-03 N channel FET drive control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3189131A JP3036556B2 (en) 1991-07-03 1991-07-03 N channel FET drive control circuit

Publications (2)

Publication Number Publication Date
JPH0514155A true JPH0514155A (en) 1993-01-22
JP3036556B2 JP3036556B2 (en) 2000-04-24

Family

ID=16235926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3189131A Expired - Fee Related JP3036556B2 (en) 1991-07-03 1991-07-03 N channel FET drive control circuit

Country Status (1)

Country Link
JP (1) JP3036556B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083541A (en) * 2011-10-11 2013-05-09 Furuno Electric Co Ltd Rf pulse signal generating-switching circuit, rf pulse signal generating-circuit, and target detection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083541A (en) * 2011-10-11 2013-05-09 Furuno Electric Co Ltd Rf pulse signal generating-switching circuit, rf pulse signal generating-circuit, and target detection device

Also Published As

Publication number Publication date
JP3036556B2 (en) 2000-04-24

Similar Documents

Publication Publication Date Title
US4736121A (en) Charge pump circuit for driving N-channel MOS transistors
JP4113436B2 (en) Gate drive device
JP3607033B2 (en) Semiconductor device
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
US8040162B2 (en) Switch matrix drive circuit for a power element
JP4903214B2 (en) Method and circuit device for controlling semiconductor switch with galvanic isolation
JPS61137983A (en) Apparatus for driving car window
US6531895B1 (en) Isolated gate drive circuit having a switched input capacitor
JP3130443B2 (en) Switching regulator
JPH05252006A (en) Bootstrap circuit for driving power mos transistor with high-potential side driving constitution
KR970013619A (en) Power transistor driving circuit in single power supply
JP3036556B2 (en) N channel FET drive control circuit
JP4204119B2 (en) Switching device for switching inductive loads
JP2000089838A (en) Control circuit
JP3688163B2 (en) Control circuit
JPS60107917A (en) Compound semiconductor switch
US5166544A (en) Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on
JPH0583100A (en) Drive circuit for mosfet
KR900000644B1 (en) Fet gate driver circuit
US5936390A (en) Control circuit
JP2002528938A (en) Incorrect polarity protection circuit for a power output stage having at least one high side semiconductor switch
JP7310591B2 (en) drive
JP7413860B2 (en) Power supply control device
US5150028A (en) Two Zener diode one power supply fast turn off
JP3229545B2 (en) Switching power supply

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees