JPH0513742A - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPH0513742A JPH0513742A JP3161769A JP16176991A JPH0513742A JP H0513742 A JPH0513742 A JP H0513742A JP 3161769 A JP3161769 A JP 3161769A JP 16176991 A JP16176991 A JP 16176991A JP H0513742 A JPH0513742 A JP H0513742A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- bias
- semiconductor layer
- voltage
- bias electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ノイズが少なく、発熱が少なく、消費電力が
少なく、かつ、作製が簡単な受光用のＯＥＩＣを提供す
ることである。 【構成】 横型受光素子１２はこのバイアス電極１２
ｃに正又は負の電圧を印加することで、光吸収層内で光
生成された両キャリアをその内部に閉じ込め、或いはそ
の一方を外部に取り出すことができ、素子の感度を制御
することができる。横型受光素子１２の出力はレベル検
知回路１８に入力され、平坦化された電圧信号を得るこ
とができる。この電圧信号は、バイアスアンプ回路２０
で反転増幅されて、バイアス電圧としてバイアス電極１
２ｃに入力される。横型受光素子１２に入射する光パル
スの強度に応じて検出信号の平均レベルが上昇・下降す
ると、バイアス電極１２ｃに入力されるバイアス電圧が
減少・増加する。この結果、横型受光素子の動作特性に
基づいてその感度が増加・減少し、利得制御（ＡＧＣ）
が可能になる。
少なく、かつ、作製が簡単な受光用のＯＥＩＣを提供す
ることである。 【構成】 横型受光素子１２はこのバイアス電極１２
ｃに正又は負の電圧を印加することで、光吸収層内で光
生成された両キャリアをその内部に閉じ込め、或いはそ
の一方を外部に取り出すことができ、素子の感度を制御
することができる。横型受光素子１２の出力はレベル検
知回路１８に入力され、平坦化された電圧信号を得るこ
とができる。この電圧信号は、バイアスアンプ回路２０
で反転増幅されて、バイアス電圧としてバイアス電極１
２ｃに入力される。横型受光素子１２に入射する光パル
スの強度に応じて検出信号の平均レベルが上昇・下降す
ると、バイアス電極１２ｃに入力されるバイアス電圧が
減少・増加する。この結果、横型受光素子の動作特性に
基づいてその感度が増加・減少し、利得制御（ＡＧＣ）
が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、光ＬＡＮ（local area
network）等に用いられる光受信用の光電子集積回路
（以下、ＯＥＩＣと称す。）に関し、さらに詳しくは、
長距離および短距離の光通信に共用することができる受
光用のＯＥＩＣに関する。
network）等に用いられる光受信用の光電子集積回路
（以下、ＯＥＩＣと称す。）に関し、さらに詳しくは、
長距離および短距離の光通信に共用することができる受
光用のＯＥＩＣに関する。
【０００２】
【従来の技術】光通信に用いられるファイバは、短距離
および長距離のものが存在する。光ＬＡＮではこれらの
両方に対応しうるモジュールが必要である。この場合、
一般に短距離のファイバは強い光信号を与え、長距離の
ファイバは弱い光信号を与える。したがって、これらの
ファイバからの信号に対応するためにはＡＧＣ等の機能
が必要とされる。このＡＧＣの達成のための技術として
従来２つのものが存在する。一方は、外部に制御回路を
設けプレアンプのゲインを調節するものである（例え
ば、特願平１−２１７９６７号）。他方は、アンプ内に
この機能を持たせたもので、その内部回路で信号の平均
レベルを取り出してこの平均レベルに合わせてアンプ自
体のバイアス電圧を変化させることとしている。
および長距離のものが存在する。光ＬＡＮではこれらの
両方に対応しうるモジュールが必要である。この場合、
一般に短距離のファイバは強い光信号を与え、長距離の
ファイバは弱い光信号を与える。したがって、これらの
ファイバからの信号に対応するためにはＡＧＣ等の機能
が必要とされる。このＡＧＣの達成のための技術として
従来２つのものが存在する。一方は、外部に制御回路を
設けプレアンプのゲインを調節するものである（例え
ば、特願平１−２１７９６７号）。他方は、アンプ内に
この機能を持たせたもので、その内部回路で信号の平均
レベルを取り出してこの平均レベルに合わせてアンプ自
体のバイアス電圧を変化させることとしている。
【０００３】
【発明が解決しようとする課題】しかしながら、プレア
ンプのゲインを調節する方法では、発熱が無視できない
他、消費電力が大きくなる、ノイズが大きくなる等の問
題があった。また、アンプの内部回路でアンプ自体のバ
イアス電圧を変化させる方法では、上記の問題に加え
て、回路構成が複雑になる、ＯＥＩＣ作製の歩留まりが
低下する等の問題があった。
ンプのゲインを調節する方法では、発熱が無視できない
他、消費電力が大きくなる、ノイズが大きくなる等の問
題があった。また、アンプの内部回路でアンプ自体のバ
イアス電圧を変化させる方法では、上記の問題に加え
て、回路構成が複雑になる、ＯＥＩＣ作製の歩留まりが
低下する等の問題があった。
【０００４】そこで、本発明は、発熱が少なく、消費電
力が少なく、かつ、ノイズが少ない受光用のＯＥＩＣを
提供することを目的とする。
力が少なく、かつ、ノイズが少ない受光用のＯＥＩＣを
提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的達成のため、本
発明に係るＯＥＩＣは、（ａ）半絶縁性の半導体基板上
に形成された第１導電型の第１の半導体層と、第１の半
導体層上に形成されるとともに光を吸収する第２導電型
の第２の半導体層と、第２の半導体層上に設けられた一
対の電極と、第１の半導体層に設けられたバイアス電極
とを有する光導電型の横型受光素子と、（ｂ）横型受光
素子からの検出信号のレベルに応じてバイアス電極に加
えられるバイアス電圧に変化を与え、横型受光素子の動
作状態を制御する制御回路とを備えることとしている。
発明に係るＯＥＩＣは、（ａ）半絶縁性の半導体基板上
に形成された第１導電型の第１の半導体層と、第１の半
導体層上に形成されるとともに光を吸収する第２導電型
の第２の半導体層と、第２の半導体層上に設けられた一
対の電極と、第１の半導体層に設けられたバイアス電極
とを有する光導電型の横型受光素子と、（ｂ）横型受光
素子からの検出信号のレベルに応じてバイアス電極に加
えられるバイアス電圧に変化を与え、横型受光素子の動
作状態を制御する制御回路とを備えることとしている。
【０００６】
【作用】本発明に係るＯＥＩＣでは、横型受光素子にお
いて、半導体基板と第２の半導体層との間に形成された
第１の半導体層にバイアス電極が設けられている。この
バイアス電極に正負いずれか一方の電圧を印加すること
で、第２の半導体層内で光生成されたキャリアのうち易
動度の小さいキャリアをその内部に閉じ込めることがで
き、素子の感度（responsivity）が増加する。逆に、こ
のバイアス電極に逆の電圧を印加することで、第２の半
導体層で光生成された易動度の小さいキャリアを効率的
にバイアス電極外に取り出すことができ、素子の感度
（responsivity）が低下する。本発明に係るＯＥＩＣ
は、このような横型受光素子の特徴を利用する。つま
り、制御回路が横型受光素子からの検出信号のレベルに
応じてそのバイアス電極に加えられるバイアス電圧に変
化を与えるので、横型受光素子の感度をフィードバック
によって制御することができる。
いて、半導体基板と第２の半導体層との間に形成された
第１の半導体層にバイアス電極が設けられている。この
バイアス電極に正負いずれか一方の電圧を印加すること
で、第２の半導体層内で光生成されたキャリアのうち易
動度の小さいキャリアをその内部に閉じ込めることがで
き、素子の感度（responsivity）が増加する。逆に、こ
のバイアス電極に逆の電圧を印加することで、第２の半
導体層で光生成された易動度の小さいキャリアを効率的
にバイアス電極外に取り出すことができ、素子の感度
（responsivity）が低下する。本発明に係るＯＥＩＣ
は、このような横型受光素子の特徴を利用する。つま
り、制御回路が横型受光素子からの検出信号のレベルに
応じてそのバイアス電極に加えられるバイアス電圧に変
化を与えるので、横型受光素子の感度をフィードバック
によって制御することができる。
【０００７】
【実施例】実施例のＯＥＩＣの説明の前に、このＯＥＩ
Ｃに用いる横型受光素子の一例について簡単に説明す
る。
Ｃに用いる横型受光素子の一例について簡単に説明す
る。
【０００８】図１は、上記の横型受光素子の概略構成図
である。図示のように、半絶縁性ＧａＡｓ等からなる基
板１２ｄ上にｐ型ＧａＡｓ等からなる第１層１２ｅを結
晶成長し、さらにその上にｎ型ＧａＡｓ等からなる第２
層１２ｆとＡｌＧａＡｓ等からなるバッファ層１２ｇと
を格子整合させて結晶成長する。この後、このバッファ
層１２ｇ上に、入力電極１２ａおよび出力電極１２ｂと
なるＴｉ／Ｐｔ／Ａｕ等のショットキー電極を形成す
る。また、第１層１２ｅの一端に、バイアス電極１２ｃ
となるｐ型オーミック電極を形成する。
である。図示のように、半絶縁性ＧａＡｓ等からなる基
板１２ｄ上にｐ型ＧａＡｓ等からなる第１層１２ｅを結
晶成長し、さらにその上にｎ型ＧａＡｓ等からなる第２
層１２ｆとＡｌＧａＡｓ等からなるバッファ層１２ｇと
を格子整合させて結晶成長する。この後、このバッファ
層１２ｇ上に、入力電極１２ａおよび出力電極１２ｂと
なるＴｉ／Ｐｔ／Ａｕ等のショットキー電極を形成す
る。また、第１層１２ｅの一端に、バイアス電極１２ｃ
となるｐ型オーミック電極を形成する。
【０００９】図２は、図１の横型受光素子の動作につい
て説明した図である。バイアス電極１２ｃに電圧を印加
しない状態（零バイアス状態）では、光パルス（図２
（ａ）の実線）により第２層１２ｆ内に光生成されたキ
ャリアによって、両電極１２ａ、１２ｂ間の抵抗値が減
少し、この電極１２ａ、１２ｂ間に加えられた駆動電圧
に応じたパルス応答を得ることができる（図２（ａ）の
実線）。バイアス電極１２ｃに正電圧を印加した状態
（正バイアス状態）では、第２層１２ｆ内に閉じ込めら
れたホールの存在により、光パルス応答に長いテイルが
発生してしまうが（図２（ａ）の点線）、横型受光素子
の感度が高まる（図２（ｂ）の点線）。一方、バイアス
電極１２ｃに負電圧を印加した状態（負バイアス状態）
では、光パルスによって受光層１２ｆ内に光生成された
キャリアのうち、ホールがＩｎＰ層１２ｅに吸収されて
バイアス電極１２ｃに集められる。これにより、光パル
ス応答に長いテイルが発生しないので素子を高速動作さ
せることができるが（図２（ａ）の点線）、その半面、
横型受光素子の感度が低くなってしまう（図２（ｂ）の
点線）。
て説明した図である。バイアス電極１２ｃに電圧を印加
しない状態（零バイアス状態）では、光パルス（図２
（ａ）の実線）により第２層１２ｆ内に光生成されたキ
ャリアによって、両電極１２ａ、１２ｂ間の抵抗値が減
少し、この電極１２ａ、１２ｂ間に加えられた駆動電圧
に応じたパルス応答を得ることができる（図２（ａ）の
実線）。バイアス電極１２ｃに正電圧を印加した状態
（正バイアス状態）では、第２層１２ｆ内に閉じ込めら
れたホールの存在により、光パルス応答に長いテイルが
発生してしまうが（図２（ａ）の点線）、横型受光素子
の感度が高まる（図２（ｂ）の点線）。一方、バイアス
電極１２ｃに負電圧を印加した状態（負バイアス状態）
では、光パルスによって受光層１２ｆ内に光生成された
キャリアのうち、ホールがＩｎＰ層１２ｅに吸収されて
バイアス電極１２ｃに集められる。これにより、光パル
ス応答に長いテイルが発生しないので素子を高速動作さ
せることができるが（図２（ａ）の点線）、その半面、
横型受光素子の感度が低くなってしまう（図２（ｂ）の
点線）。
【００１０】以下、図面を参照しつつ実施例のＯＥＩＣ
について説明する。
について説明する。
【００１１】図３は、実施例のＯＥＩＣの回路構成を示
したものである。横型受光素子１２の入力電極１２ａに
は横型受光素子１２を駆動するための電圧が印加され、
出力電極１２ｂには負荷抵抗１４が接続される。横型受
光素子１２の出力電極１２ｂから取出された電流は、負
荷抵抗１４によって電圧の検出信号に変換され、プレア
ンプ回路１６で増幅されポストアンプ回路２２に入力さ
れる。ここで増幅された検出信号はＯＥＩＣ外に取り出
される。また、プレアンプ回路１６の出力は、ローパス
フィルタと基準電圧発生回路とを備える信号レベル検知
回路１８にも入力され、平均レベルの電圧信号を得るこ
とができる。この電圧信号は、ある程度の電流駆動能力
を有するバイアスアンプ回路２０で反転増幅されて、横
型受光素子１２のバイアス電極１２ｃにバイアス電圧と
して入力される。このように、平均レベルの電圧信号に
変換された検出信号を上記のバイアス電極１２ｃにフィ
ードバックすることで、詳細は後に説明するが、負荷抵
抗１４で取出される検出信号の自動的な利得制御が可能
になる。
したものである。横型受光素子１２の入力電極１２ａに
は横型受光素子１２を駆動するための電圧が印加され、
出力電極１２ｂには負荷抵抗１４が接続される。横型受
光素子１２の出力電極１２ｂから取出された電流は、負
荷抵抗１４によって電圧の検出信号に変換され、プレア
ンプ回路１６で増幅されポストアンプ回路２２に入力さ
れる。ここで増幅された検出信号はＯＥＩＣ外に取り出
される。また、プレアンプ回路１６の出力は、ローパス
フィルタと基準電圧発生回路とを備える信号レベル検知
回路１８にも入力され、平均レベルの電圧信号を得るこ
とができる。この電圧信号は、ある程度の電流駆動能力
を有するバイアスアンプ回路２０で反転増幅されて、横
型受光素子１２のバイアス電極１２ｃにバイアス電圧と
して入力される。このように、平均レベルの電圧信号に
変換された検出信号を上記のバイアス電極１２ｃにフィ
ードバックすることで、詳細は後に説明するが、負荷抵
抗１４で取出される検出信号の自動的な利得制御が可能
になる。
【００１２】以下に、図３のＯＥＩＣの動作について説
明する。
明する。
【００１３】図３のＯＥＩＣに光パルスが入射すると、
第２層１２ｆ内に光生成されたキャリアによって、両電
極１２ａ、１２ｂ間の抵抗値が減少し、この電極１２
ａ、１２ｂ間に加えられた駆動電圧に応じた電流が取り
出される。この電流は、負荷抵抗１４によって電圧の検
出信号に変換され、プレアンプ回路１６およびポストア
ンプ回路２２で増幅される。これと同時に、プレアンプ
回路１６の出力は信号レベル検知回路１８にも入力され
る。出力電極１２ｂからの検出信号は、この信号レベル
検知回路１８によって高周波成分が除去されて平坦化さ
れる。これにより、平均レベルの電圧信号を得ることが
できる。この電圧信号は、バイアスアンプ回路２０で反
転増幅されて、バイアス電圧としてバイアス電極１２ｃ
に入力される。例えば、横型受光素子１２に入射する光
パルスの強度が平均的に増加し、これに対応して得られ
る検出信号の平均レベルが上昇すると、バイアス電極１
２ｃに入力されるバイアス電圧が減少する。この結果、
横型受光素子の動作特性に基づいて、その感度が減少す
る。一方、横型受光素子１２に入射する光パルスの強度
が平均的に減少し、これに対応して得られる検出信号の
平均レベルが下降すると、バイアス電極１２ｃに入力さ
れるバイアス電圧が増加する。この結果、横型受光素子
の動作特性に基づいて、その感度が増加する。つまり、
横型受光素子１２に入射する光パルスの強度に応じた利
得制御（ＡＧＣ）が可能になる。
第２層１２ｆ内に光生成されたキャリアによって、両電
極１２ａ、１２ｂ間の抵抗値が減少し、この電極１２
ａ、１２ｂ間に加えられた駆動電圧に応じた電流が取り
出される。この電流は、負荷抵抗１４によって電圧の検
出信号に変換され、プレアンプ回路１６およびポストア
ンプ回路２２で増幅される。これと同時に、プレアンプ
回路１６の出力は信号レベル検知回路１８にも入力され
る。出力電極１２ｂからの検出信号は、この信号レベル
検知回路１８によって高周波成分が除去されて平坦化さ
れる。これにより、平均レベルの電圧信号を得ることが
できる。この電圧信号は、バイアスアンプ回路２０で反
転増幅されて、バイアス電圧としてバイアス電極１２ｃ
に入力される。例えば、横型受光素子１２に入射する光
パルスの強度が平均的に増加し、これに対応して得られ
る検出信号の平均レベルが上昇すると、バイアス電極１
２ｃに入力されるバイアス電圧が減少する。この結果、
横型受光素子の動作特性に基づいて、その感度が減少す
る。一方、横型受光素子１２に入射する光パルスの強度
が平均的に減少し、これに対応して得られる検出信号の
平均レベルが下降すると、バイアス電極１２ｃに入力さ
れるバイアス電圧が増加する。この結果、横型受光素子
の動作特性に基づいて、その感度が増加する。つまり、
横型受光素子１２に入射する光パルスの強度に応じた利
得制御（ＡＧＣ）が可能になる。
【００１４】実施例のＯＥＩＣによれば、感度可変の横
型受光素子で利得制御を行っている。このように、プレ
アンプの前段で利得制御を行っているので、プレアンプ
のゲインを調節する等の必要性がなくなり、高速で、低
雑音で、かつ、効率の良いＯＥＩＣを提供することがで
きる。また、ＯＥＩＣ全体の回路を簡略にすることがで
きる。
型受光素子で利得制御を行っている。このように、プレ
アンプの前段で利得制御を行っているので、プレアンプ
のゲインを調節する等の必要性がなくなり、高速で、低
雑音で、かつ、効率の良いＯＥＩＣを提供することがで
きる。また、ＯＥＩＣ全体の回路を簡略にすることがで
きる。
【００１５】なお、上記実施例ではプレアンプ１６回路
等をハイインピーダンス型としているが、トランスイン
ピーダンス型の回路としてもよい。また、ポストアンプ
回路２２は省略してもよい。
等をハイインピーダンス型としているが、トランスイン
ピーダンス型の回路としてもよい。また、ポストアンプ
回路２２は省略してもよい。
【００１６】図４〜図９はそれぞれ実施例に係るＯＥＩ
Ｃの具体的な作製例を示したものである。図４に示す通
り、半絶縁性のＧａＡｓ基板１０の受光素子形成領域
（図の左側）では、エッチングで形成された溝部に、バ
イアス電圧が印加されるｐ型のＧａＡｓ層１２ｅと光吸
収層となるｎ型のＧａＡｓ層１２ｆとが結晶成長され
る。そして、ｐ型のＧａＡｓ層１２ｆの上面には、信号
取出用の一対のＴｉ／Ｐｔ／Ａｕ電極１２ａ、１２ｂが
形成されている。また、ｎ型のＧａＡｓ層１２ｅの露出
した部分には、バイアス電極となるオーミック電極１２
ｃが形成される。一方、ＧａＡｓ基板１０の信号処理回
路形成領域（図の右側）には、イオン注入等によりコン
タクト領域３０および活性層３２が形成され、これらの
上に電極３４ｓ、３４ｇ、３４ｄが設けられている。こ
こで、電極３４ｓ、３４ｇ、３４ｄはそれぞれソース、
ゲートおよびドレイン電極をなし、信号処理用の回路素
子としてのＦＥＴを構成している。この信号処理回路形
成領域には、上記のＦＥＴの他、抵抗素子、容量素子等
が形成されて、プレアンプ回路、信号レベル検知回路、
バイアスアンプ回路１５を構成する。
Ｃの具体的な作製例を示したものである。図４に示す通
り、半絶縁性のＧａＡｓ基板１０の受光素子形成領域
（図の左側）では、エッチングで形成された溝部に、バ
イアス電圧が印加されるｐ型のＧａＡｓ層１２ｅと光吸
収層となるｎ型のＧａＡｓ層１２ｆとが結晶成長され
る。そして、ｐ型のＧａＡｓ層１２ｆの上面には、信号
取出用の一対のＴｉ／Ｐｔ／Ａｕ電極１２ａ、１２ｂが
形成されている。また、ｎ型のＧａＡｓ層１２ｅの露出
した部分には、バイアス電極となるオーミック電極１２
ｃが形成される。一方、ＧａＡｓ基板１０の信号処理回
路形成領域（図の右側）には、イオン注入等によりコン
タクト領域３０および活性層３２が形成され、これらの
上に電極３４ｓ、３４ｇ、３４ｄが設けられている。こ
こで、電極３４ｓ、３４ｇ、３４ｄはそれぞれソース、
ゲートおよびドレイン電極をなし、信号処理用の回路素
子としてのＦＥＴを構成している。この信号処理回路形
成領域には、上記のＦＥＴの他、抵抗素子、容量素子等
が形成されて、プレアンプ回路、信号レベル検知回路、
バイアスアンプ回路１５を構成する。
【００１７】図４に示す作製例では、ｐ型のＧａＡｓ層
１２ｅとｎ型のＧａＡｓ層１２ｆとを埋込み成長させて
形成し、信号処理用の回路素子はＧａＡｓ基板１０の表
面にイオン注入などして形成しているため、表面の平坦
化の点で優れている。また、一連の製造プロセスで作製
できる利点もある。
１２ｅとｎ型のＧａＡｓ層１２ｆとを埋込み成長させて
形成し、信号処理用の回路素子はＧａＡｓ基板１０の表
面にイオン注入などして形成しているため、表面の平坦
化の点で優れている。また、一連の製造プロセスで作製
できる利点もある。
【００１８】本発明はこの構造に限定されず、図５〜図
９のようにすることもできる。
９のようにすることもできる。
【００１９】図５の作製例は、ＧａＡｓ基板１０上に直
接ＦＥＴを形成せずに、ＧａＡｓ基板１０上にメサ形状
のＧａＡｓエピタキシャル層１１を設け、ここにＦＥＴ
等を形成した点で、図４の作製例と異なる。また、図６
の作製例は光吸収層等となるＧａＡｓ層１２ｅ、１２ｆ
をメサ構造とした点で、図５の作製例と異なっている。
これらの場合、ＦＥＴの特性向上が可能になるが、平坦
化の点で図４の作製例に劣る。図７、８の作製例は光吸
収層等となるＧａＡｓ層１２ｅ、１２ｆをメサ構造とし
たものであり、ＧａＡｓ基板１０上の全面にＧａＡｓエ
ピタキシャル層１１を形成したか否かの点で、互いに異
なっている。図９の作製例はＧａＡｓ基板１０の全面に
ＧａＡｓエピタキシャル層１１を成長した後、受光素子
形成領域に溝を形成して光吸収層等となるＧａＡｓ層１
２ｅ、１２ｆを埋込んでいる。その後、ＧａＡｓ層１２
ｆの一部を除去し、ＧａＡｓ層１２ｅが露出した部分に
オーミック電極１２ｃを形成している。このため、平坦
化に優れ、かつ、ＦＥＴの特性を良好にできる。
接ＦＥＴを形成せずに、ＧａＡｓ基板１０上にメサ形状
のＧａＡｓエピタキシャル層１１を設け、ここにＦＥＴ
等を形成した点で、図４の作製例と異なる。また、図６
の作製例は光吸収層等となるＧａＡｓ層１２ｅ、１２ｆ
をメサ構造とした点で、図５の作製例と異なっている。
これらの場合、ＦＥＴの特性向上が可能になるが、平坦
化の点で図４の作製例に劣る。図７、８の作製例は光吸
収層等となるＧａＡｓ層１２ｅ、１２ｆをメサ構造とし
たものであり、ＧａＡｓ基板１０上の全面にＧａＡｓエ
ピタキシャル層１１を形成したか否かの点で、互いに異
なっている。図９の作製例はＧａＡｓ基板１０の全面に
ＧａＡｓエピタキシャル層１１を成長した後、受光素子
形成領域に溝を形成して光吸収層等となるＧａＡｓ層１
２ｅ、１２ｆを埋込んでいる。その後、ＧａＡｓ層１２
ｆの一部を除去し、ＧａＡｓ層１２ｅが露出した部分に
オーミック電極１２ｃを形成している。このため、平坦
化に優れ、かつ、ＦＥＴの特性を良好にできる。
【００２０】
【発明の効果】以上のように本発明の光電子集積回路に
よれば、制御回路が横型受光素子からの検出信号のレベ
ルに応じてそのバイアス電極に加えられるバイアス電圧
に変化を与えるので、横型受光素子の感度をフィードバ
ックによって直接制御することができる。このため、雑
音が少なく、ダイナミックレンジが広く、かつ、消費電
力が少ない光電子集積回路を提供することができる。さ
らに、集積度を低くできるので、簡易なプロセスで光電
子集積回路を作製することができる。
よれば、制御回路が横型受光素子からの検出信号のレベ
ルに応じてそのバイアス電極に加えられるバイアス電圧
に変化を与えるので、横型受光素子の感度をフィードバ
ックによって直接制御することができる。このため、雑
音が少なく、ダイナミックレンジが広く、かつ、消費電
力が少ない光電子集積回路を提供することができる。さ
らに、集積度を低くできるので、簡易なプロセスで光電
子集積回路を作製することができる。
【図１】本発明の光電子集積回路を構成する横型受光素
子の構造を示した図である。
子の構造を示した図である。
【図２】図１の横型受光素子の動作を説明した図であ
る。
る。
【図３】本発明の光電子集積回路の一実施例の概略構成
図である。
図である。
【図４】図３の光電子集積回路の一作製例を示した図で
ある。
ある。
【図５】図３の光電子集積回路の別の作製例を示した図
である。
である。
【図６】図３の光電子集積回路の別の作製例を示した図
である。
である。
【図７】図３の光電子集積回路の別の作製例を示した図
である。
である。
【図８】図３の光電子集積回路の別の作製例を示した図
である。
である。
【図９】図３の光電子集積回路の別の作製例を示した図
である。
である。
１２…横型受光素子
１８、２０…制御回路
１２ａ、１２ｂ…一対のショットキー電極
１２ｃ…バイアス電極
１２ｄ…半導体基板
１２ｅ…第１の半導体層
１２ｆ…第２の半導体層
Claims (3)
- 【請求項１】 半絶縁性の半導体基板上に形成された第
１導電型の第１の半導体層と、該第１の半導体層上に形
成されるとともに光を吸収する第２導電型の第２の半導
体層と、該第２の半導体層上に設けられた一対の電極
と、該第１の半導体層に設けられたバイアス電極とを有
する光導電型の横型受光素子と、前記横型受光素子から
の検出信号のレベルに応じて前記バイアス電極に加えら
れるバイアス電圧に変化を与え、該横型受光素子の動作
状態を制御する制御回路と、を備える光電子集積回路。 - 【請求項２】 前記第１の半導体層は、前記一対の電極
に挟まれた前記第２の半導体層の光吸収領域と前記半導
体基板との間にのみ形成されていることを特徴とする請
求項１記載の光電子集積回路。 - 【請求項３】 前記制御回路は、前記横型受光素子から
の検出信号の平均レベルを検出し、該平均レベルに対応
するバイアス電圧を前記バイアス電極に与えることを特
徴とする請求項１記載の光電子集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161769A JPH0513742A (ja) | 1991-07-02 | 1991-07-02 | 光電子集積回路 |
| US07/840,899 US5296698A (en) | 1991-02-28 | 1992-02-26 | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device |
| EP92103475A EP0503401A1 (en) | 1991-02-28 | 1992-02-28 | Lateral photo-sensing device, opto-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161769A JPH0513742A (ja) | 1991-07-02 | 1991-07-02 | 光電子集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513742A true JPH0513742A (ja) | 1993-01-22 |
Family
ID=15741554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161769A Pending JPH0513742A (ja) | 1991-02-28 | 1991-07-02 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513742A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09282043A (ja) * | 1996-04-18 | 1997-10-31 | Nec Off Syst Ltd | 光学的クロック装置 |
| US6480042B2 (en) | 2000-07-04 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data |
| WO2007023707A1 (ja) * | 2005-08-23 | 2007-03-01 | Japan Science And Technology Agency | バイファンクション有機ダイオードによる双方向光通信方法及びそのシステム |
| JP2012064949A (ja) * | 2000-01-31 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 装置 |
-
1991
- 1991-07-02 JP JP3161769A patent/JPH0513742A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09282043A (ja) * | 1996-04-18 | 1997-10-31 | Nec Off Syst Ltd | 光学的クロック装置 |
| JP2012064949A (ja) * | 2000-01-31 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 装置 |
| US8456459B2 (en) | 2000-01-31 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
| US8830217B2 (en) | 2000-01-31 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
| US6480042B2 (en) | 2000-07-04 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data |
| WO2007023707A1 (ja) * | 2005-08-23 | 2007-03-01 | Japan Science And Technology Agency | バイファンクション有機ダイオードによる双方向光通信方法及びそのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767538A (en) | Integrated photodiode/transimpedance amplifier | |
| US20070096240A1 (en) | Doped Absorption For Enhanced Responsivity For High Speed Photodiodes | |
| US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
| Kasahara et al. | Monolithically integrated In 0.53 Ga 0.47 As-PIN/InP-MISFET photoreceiver | |
| JP2002314118A (ja) | 受光素子 | |
| EP0452801A2 (en) | Semiconductor device having light receiving element and method of producing the same | |
| US4740823A (en) | Photo-detectors | |
| US5270532A (en) | Traveling-wave photodetector | |
| JPH0513742A (ja) | 光電子集積回路 | |
| EP0625798B1 (en) | Opto-electronic integrated circuit | |
| US6730979B2 (en) | Recessed p-type region cap layer avalanche photodiode | |
| US5296698A (en) | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device | |
| CN112635453A (zh) | 一种光电探测器结构 | |
| JP3401563B2 (ja) | 高感度光検出回路 | |
| Akahori et al. | A 622 Mb/s monolithically integrated InGaAs-InP high-sensitivity transimpedance photoreceiver and a multichannel receiver array | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JPH0513805A (ja) | 光電子集積回路 | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| US20220336691A1 (en) | Avalanche photodiodes with lower excess noise and lower bandwidth variation | |
| JP2002170983A (ja) | 受光半導体デバイス | |
| Lo et al. | Monolithically integrated ln0. 53Ga0. 47As receiver with voltage-tunable transimpedance | |
| JPH06132511A (ja) | 受光集積素子 | |
| Helme et al. | Large-signal charge control modeling of photoreceivers for applications up to 40 Gb/s | |
| JPH10284750A (ja) | 半導体受光素子および光電子集積回路素子 | |
| JPS6244827B2 (ja) |