JPH05136669A - High voltage switch device - Google Patents

High voltage switch device

Info

Publication number
JPH05136669A
JPH05136669A JP32512791A JP32512791A JPH05136669A JP H05136669 A JPH05136669 A JP H05136669A JP 32512791 A JP32512791 A JP 32512791A JP 32512791 A JP32512791 A JP 32512791A JP H05136669 A JPH05136669 A JP H05136669A
Authority
JP
Japan
Prior art keywords
voltage
gate
circuit
capacitor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32512791A
Other languages
Japanese (ja)
Other versions
JP2809913B2 (en
Inventor
Akihiko Iwata
明彦 岩田
Shigeo Eguri
成夫 殖栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32512791A priority Critical patent/JP2809913B2/en
Publication of JPH05136669A publication Critical patent/JPH05136669A/en
Application granted granted Critical
Publication of JP2809913B2 publication Critical patent/JP2809913B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To provide the high voltage switch device with simple configuration. CONSTITUTION:A 1st diode 31, a capacitor 32, a reactor 34, and a 2nd diode 35 are provided in series between a drain D and a gate G of each of FETs 9 connected in series. A 1st resistor 33 is connected in parallel with the 1st capacitor 32, a 3rd diode 36 is connected between a source S and a connecting point of the capacitor 32 and the reactor 34 and a 2nd resistor 37 is connected between the gate and the source. One FET 9 is driven by an external oscillator 38 to turn ON/OFF the entire circuit. Thus, each FET is connected by using passive elements simply and the operation is made stable.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、パルスレーザ用パル
ス発生装置等に用いられる高圧スイッチ装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-voltage switch device used in a pulse generator for pulse lasers and the like.

【0002】[0002]

【従来の技術】図5は例えば特願平2−32741号お
よび特願平2−34252号に記載された従来の銅蒸気
レーザを用いたパルスレーザ用パルス発生装置を示す構
成図であり、図において、1は高圧電源、2は高圧電源
1に接続された充電用リアクトル、3は充電用リアクト
ル2に直列接続された充電用ダイオード、4は充電用ダ
イオード3に直列接続された充放電用のコンデンサ、9
はFET(電界効果トランジスタ)等から成る高速スイ
ッチ素子、8は多数の高速スイッチ素子9の直並列回路
で構成されるスイッチ回路で、充電用ダイオード3と高
圧電源1との間に接続されている。
2. Description of the Related Art FIG. 5 is a block diagram showing a pulse generator for a pulse laser using a conventional copper vapor laser described in, for example, Japanese Patent Application Nos. 2-32741 and 2-34252. In FIG. 1, 1 is a high-voltage power supply, 2 is a charging reactor connected to the high-voltage power supply 1, 3 is a charging diode connected in series with the charging reactor 2, 4 is a charging diode connected in series with the charging diode 3. Condenser, 9
Is a high-speed switching element composed of FET (field-effect transistor), etc., 8 is a switching circuit composed of a series-parallel circuit of a large number of high-speed switching elements 9, and is connected between the charging diode 3 and the high-voltage power supply 1. ..

【0003】10はコンデンサ4に直列接続された逆電
流抑制素子で、複数個のダイオード又は複数個の磁気飽
和素子の直並列回路で構成されている。11は逆電流抑
制素子10に並列接続されたバイパス抵抗、7は逆電流
抑制素子10と高圧電源1との間に接続されたレーザ放
電管、5はレーザ放電管7に並列接続された充電用抵抗
である。
A reverse current suppressing element 10 is connected in series with the capacitor 4 and is composed of a series-parallel circuit of a plurality of diodes or a plurality of magnetic saturation elements. Reference numeral 11 is a bypass resistor connected in parallel to the reverse current suppressing element 10, 7 is a laser discharge tube connected between the reverse current suppressing element 10 and the high-voltage power supply 1, and 5 is a charging connected in parallel to the laser discharge tube 7. It is resistance.

【0004】12はスイッチ回路8を駆動するゲート回
路であり、このスイッチ回路8を構成するFET等の高
速スイッチ素子9の各並列回路段の共通のゲート端子G
と共通のソース端子Sとの間に接続され、ゲート端子G
に導通信号を加えるように成されている。
Reference numeral 12 is a gate circuit for driving the switch circuit 8, and a common gate terminal G of each parallel circuit stage of the high-speed switch elements 9 such as FETs forming the switch circuit 8.
And a common source terminal S, and a gate terminal G
Is configured to apply a conduction signal to.

【0005】13は光パルスを発生する光発振器、14
は光発振器13で発生した光パルスを各ゲート回路12
内の光電変換素子に与えるための光ファイバである。
Reference numeral 13 denotes an optical oscillator for generating an optical pulse, and 14
Is an optical pulse generated by the optical oscillator 13 for each gate circuit 12
It is an optical fiber for giving to the photoelectric conversion element inside.

【0006】15はゲート回路12に電源電圧を供給す
るゲート電源回路、16は上記電源電圧を伝送するゲー
ト電源線である。
Reference numeral 15 is a gate power supply circuit for supplying a power supply voltage to the gate circuit 12, and 16 is a gate power supply line for transmitting the power supply voltage.

【0007】図6はゲート回路12の構成を示すもの
で、17は上記光ファイバ14で伝送された上記光パル
スを電気的なパルス信号に変換する光電変換素子、18
は光電変換素子17の出力側に接続されたバイアス抵
抗、19は光電変換素子17から出されるパルス信号を
波形整形して導通信号と成し、上記ゲート端子Gに加え
るバッファである。なお、上記ソース端子Sは接地され
る。20はゲート電源線16に接続されるコネクタであ
る。
FIG. 6 shows the structure of the gate circuit 12, 17 is a photoelectric conversion element for converting the optical pulse transmitted through the optical fiber 14 into an electrical pulse signal, and 18
Is a bias resistor connected to the output side of the photoelectric conversion element 17, and 19 is a buffer for shaping the pulse signal output from the photoelectric conversion element 17 into a conduction signal and adding it to the gate terminal G. The source terminal S is grounded. Reference numeral 20 is a connector connected to the gate power supply line 16.

【0008】図7は光発振器13の構成を示すもので、
21は所定周期の繰り返しパルス信号を発生する無安定
マルチバイブレータ、22は上記パルス信号を微分する
微分回路、23は微分回路22の微分パルスを波形整形
して幅狭のパルス信号と成すバッファ、24はバッファ
23からのパルス信号を光パルスに変換して光ファイバ
14に送出する電気光変換素子である。
FIG. 7 shows the structure of the optical oscillator 13.
Reference numeral 21 is an astable multivibrator that generates a repetitive pulse signal of a predetermined cycle, 22 is a differentiation circuit that differentiates the pulse signal, 23 is a buffer that shapes the differential pulse of the differentiation circuit 22 into a narrow pulse signal, 24 Is an electro-optical conversion element that converts the pulse signal from the buffer 23 into an optical pulse and sends it to the optical fiber 14.

【0009】図8はゲート電源回路15の構成を示すも
ので、25は交流電源、26は交流電源25の交流電圧
が加えられる絶縁トランス、27は絶縁トランス26の
複数の2次巻線に得られる電圧を整流平滑してゲート電
源線16に送出する整流回路である。
FIG. 8 shows the structure of the gate power supply circuit 15. 25 is an AC power supply, 26 is an insulating transformer to which an AC voltage of the AC power supply 25 is applied, and 27 is a plurality of secondary windings of the insulating transformer 26. It is a rectifier circuit that rectifies and smoothes the generated voltage and sends it to the gate power supply line 16.

【0010】次に動作について説明する。図5におい
て、高圧電源1から充電リアクトル2、充電用ダイオー
ド3、バイパス抵抗11及び充電用抵抗5を通じて、ゆ
っくりとコンデンサ4に高電圧が充電される。次にスイ
ッチ回路8がゲート回路12の導通信号により導通する
と、コンデンサ4の高電圧が逆電流抑制素子10を介し
てレーザ放電管7に数百ナノ秒間のパルス電圧を印加す
る。これによって、レーザ放電管7が放電し、その放電
電流ix が、コンデンサ4、スイッチ回路8、レーザ放
電管7、逆電流抑制素子10及びコンデンサ4の経路を
流れる。このとき逆電流抑制素子10は回路のインダク
タンスによる振動電流の逆方向電流を抑制する。
Next, the operation will be described. In FIG. 5, the high voltage is slowly charged from the high voltage power supply 1 to the capacitor 4 through the charging reactor 2, the charging diode 3, the bypass resistor 11 and the charging resistor 5. Next, when the switch circuit 8 is turned on by the turn-on signal of the gate circuit 12, the high voltage of the capacitor 4 applies a pulse voltage of several hundred nanoseconds to the laser discharge tube 7 via the reverse current suppressing element 10. As a result, the laser discharge tube 7 is discharged, and its discharge current i x flows through the path of the capacitor 4, the switch circuit 8, the laser discharge tube 7, the reverse current suppressing element 10 and the capacitor 4. At this time, the reverse current suppressing element 10 suppresses the reverse current of the oscillating current due to the inductance of the circuit.

【0011】図7の光発振器13において、無安定マル
チバイブレータ21から出力される繰り返しパルス信号
は、微分回路22により微分される。この微分パルスは
バッファ23により波形整形されて、幅狭のパルス信号
となる。
In the optical oscillator 13 of FIG. 7, the repetitive pulse signal output from the astable multivibrator 21 is differentiated by the differentiating circuit 22. The differential pulse is waveform-shaped by the buffer 23 to become a narrow pulse signal.

【0012】このパルス信号は電気光変換素子24で光
パルスに変換され、この光パルスは光ファイバ14を通
じてゲート回路12に送られる。
This pulse signal is converted into an optical pulse by the electro-optical conversion element 24, and this optical pulse is sent to the gate circuit 12 through the optical fiber 14.

【0013】図6のゲート回路12において、光ファイ
バ14を通じて送られて来た上記光パルスは光電変換素
子17で電気的なパルス信号に変換される。このパルス
信号はバッファ19で波形整形されることにより、上記
幅狭のパルス信号と同等のパルス信号から成る導通信号
としてスイッチ回路8の各FET並列回路段の共通ゲー
ト端子Gに加えられ各FETを導通させることにより、
スイッチ回路8全体を導通させる。
In the gate circuit 12 of FIG. 6, the optical pulse sent through the optical fiber 14 is converted into an electric pulse signal by the photoelectric conversion element 17. This pulse signal is waveform-shaped by the buffer 19 so that it is added to the common gate terminal G of each FET parallel circuit stage of the switch circuit 8 as a conduction signal composed of a pulse signal equivalent to the narrow pulse signal, and each FET is turned on. By making it conductive,
The entire switch circuit 8 is made conductive.

【0014】図8のゲート電源回路15において、交流
電源25の交流電圧は絶縁トランス26を介して各整流
回路27で直流電圧となる。この直流電圧はゲート電源
線16を介して各ゲート回路12のコネクタ20に電源
電圧として供給される。
In the gate power supply circuit 15 of FIG. 8, the AC voltage of the AC power supply 25 becomes a DC voltage in each rectifying circuit 27 via the insulating transformer 26. This DC voltage is supplied as a power supply voltage to the connector 20 of each gate circuit 12 via the gate power supply line 16.

【0015】[0015]

【発明が解決しようとする課題】従来のパルスレーザ用
パルス発生装置に用いられるスイッチ回路8は以上のよ
うに多数の高速スイッチ素子9の直並列回路で構成され
ているので、この直並列回路のうちの各並列回路段に対
してそれぞれゲート回路12が必要であり、また各ゲー
ト回路12に電源を供給するためのゲート電源回路15
やさらに光発振器13から並列回路の段数だけの光ファ
イバ14が必要であり、部品構成が多数で複雑であっ
た。また、ゲート回路12がバッファ19や光電気変換
素子17等の能動部品で構成されるため、特性の違いに
よる動作タイミングずれが生じることがある等の問題点
があった。
Since the switch circuit 8 used in the pulse generator for the conventional pulse laser is composed of a series-parallel circuit of a large number of high-speed switching elements 9 as described above, the series-parallel circuit of this series-parallel circuit is used. A gate circuit 12 is required for each of the parallel circuit stages, and a gate power supply circuit 15 for supplying power to each gate circuit 12.
Furthermore, the optical oscillator 13 requires as many optical fibers 14 as the number of parallel circuit stages, and the number of component configurations is large and complicated. Further, since the gate circuit 12 is composed of active components such as the buffer 19 and the photoelectric conversion element 17, there is a problem that operation timing shift may occur due to a difference in characteristics.

【0016】この発明は上記のような問題点を解決する
ためになされたもので、ゲート回路をほとんど受動部品
で構成することにより、特性の違いによる動作タイミン
グずれが生ずる可能性が少なく、また光ファイバやゲー
ト電源回路等が不要な高圧スイッチ装置を得ることを目
的とする。
The present invention has been made in order to solve the above-mentioned problems, and by configuring the gate circuit with almost passive components, there is little possibility of operation timing deviation due to the difference in characteristics, and the optical It is an object of the present invention to obtain a high-voltage switch device that does not require a fiber or a gate power supply circuit.

【0017】[0017]

【課題を解決するための手段】請求項1の発明に係る高
圧スイッチ装置は、高速スイッチ素子、例えばFETの
直列又は直並列接続で構成され、1つの直列回路のFE
Tのドレイン端子が第1のダイオード,コンデンサ,リ
アクトル及び第2のダイオードを通じて上記FETのゲ
ート端子に接続され、上記第1のコンデンサの両端には
放電用の第1の抵抗が接続され、上記リアクトルと上記
コンデンサの接続点にカソードが接続されアノードが上
記FETのソース端子に接続された第3のダイオードを
備えると共に、上記FETのゲート端子とソース端子と
の間に第2の抵抗を備え、さらに上記直列回路の1つの
FETをON・OFF制御するようにしたものである。
A high-voltage switching device according to the invention of claim 1 comprises a high-speed switching element, for example, a series or series-parallel connection of FETs, and an FE of one series circuit.
The drain terminal of T is connected to the gate terminal of the FET through the first diode, the capacitor, the reactor, and the second diode, and the first resistor for discharging is connected to both ends of the first capacitor. A third diode having a cathode connected to the connection point of the capacitor and an anode connected to the source terminal of the FET, and a second resistor provided between the gate terminal and the source terminal of the FET, and One FET of the series circuit is ON / OFF controlled.

【0018】請求項2の発明に係る高圧スイッチ装置
は、FETの両端間にスピードアップ用コンデンサとト
ランスの1次巻線とを直列に接続し、トランスの2次側
出力電圧をダイオードを介してゲート端子に加えるよう
にしたものである。
According to a second aspect of the present invention, in the high voltage switching device, a speed-up capacitor and a primary winding of a transformer are connected in series between both ends of the FET, and the secondary side output voltage of the transformer is passed through a diode. It is designed to be added to the gate terminal.

【0019】[0019]

【作用】請求項1の発明における高圧スイッチ装置は、
直列回路の1つのFET又はこのFETと並列接続され
たFETのみを駆動制御するだけで全体がON・OFF
されるので、ゲート回路,光発振器,ゲート電源回路及
びそれらの配線等が不要となる。
The high-voltage switch device according to the invention of claim 1 is
The whole is turned on / off by driving and controlling only one FET of the series circuit or the FET connected in parallel with this FET.
Therefore, the gate circuit, the optical oscillator, the gate power supply circuit, their wiring, etc. are unnecessary.

【0020】請求項2の発明における高圧スイッチ装置
は、FETのON時にスピードアップ用コンデンサによ
り、トランスの2次側から得られる電圧がゲート電圧を
上昇させ、スイッチング速度を速める。
In the high voltage switching device according to the second aspect of the present invention, the voltage obtained from the secondary side of the transformer increases the gate voltage by the speed-up capacitor when the FET is turned on, thereby increasing the switching speed.

【0021】[0021]

【実施例】実施例1.以下、請求項1の発明の一実施例
を図について説明する。図1において、30は高圧スイ
ッチ装置を全体として示す。9は高速スイッチ素子で、
この実施例ではFET9を用いている。また、この実施
例では簡単のために4個のFET9を直列接続した場合
を示している。
EXAMPLES Example 1. An embodiment of the invention of claim 1 will be described below with reference to the drawings. In FIG. 1, reference numeral 30 indicates the high-voltage switch device as a whole. 9 is a high-speed switching element,
In this embodiment, FET 9 is used. Further, in this embodiment, for simplicity, the case where four FETs 9 are connected in series is shown.

【0022】31,32,34,35はFET9の一端
のドレイン端子Dと制御端子としてのゲート端子Gとの
間に直列に接続された第1のダイオード,コンデンサ,
リアクトル,第2のダイオードである。33はコンデン
サ22に並列に接続された放電用の第1の抵抗、37は
ゲート端子GとFET9の他端のソース端子Sとの間に
接続された第2の抵抗、36は第3のダイオードで、コ
ンデンサ32、第1の抵抗33とリアクトル34の接続
点にカソードが接続され、ソース端子Sにアノードが接
続されている。
Reference numerals 31, 32, 34 and 35 denote a first diode and a capacitor connected in series between a drain terminal D at one end of the FET 9 and a gate terminal G as a control terminal.
Reactor, second diode. 33 is a first resistor for discharging connected in parallel to the capacitor 22, 37 is a second resistor connected between the gate terminal G and the source terminal S at the other end of the FET 9, and 36 is a third diode. The cathode is connected to the connection point of the capacitor 32, the first resistor 33 and the reactor 34, and the anode is connected to the source terminal S.

【0023】38は最下段のFET9を駆動するパルス
を発生する外部発振器である。ここで第1の抵抗33と
コンデンサ32で決まる時定数はが外部発振器38によ
り駆動される繰り返し周期より十分長く設定されてい
る。
An external oscillator 38 generates a pulse for driving the FET 9 at the bottom. Here, the time constant determined by the first resistor 33 and the capacitor 32 is set to be sufficiently longer than the repetition period driven by the external oscillator 38.

【0024】次に動作について説明する。今、a点にV
0 の電圧が印加されているとし、各FET9には均等に
電圧が分担されたとする。その状態では、各段のコンデ
ンサ32の両端にはほぼV0 /4の電圧が充電されてい
る。この状態から、外部発振器38により最下段のFE
T9が導通したとする。このとき、図2に示すように動
作する。すなわち、t0 時点で最下段のFET9が導通
すると、上段の各FET9に加わる電圧v2 は、最下段
の電圧v1 が低下する分の1/3だけ上昇しようとす
る。それによって、図1,図2のようにi1 電流が流
れ、図2のように各FET9のゲート電圧vG を増加さ
せる。ゲート電圧vG がしきい値電圧Vthに達すると、
上段の各FET9は導通を開始することになる。
Next, the operation will be described. Now V at point a
It is assumed that the voltage of 0 is applied and the voltage is evenly shared among the FETs 9. In this state, almost V 0/4 of the voltage being charged across the capacitor 32 of each stage. From this state, an external oscillator 38 is used to
Assume that T9 is conducting. At this time, it operates as shown in FIG. That is, when the lowermost FET 9 is turned on at time t 0 , the voltage v 2 applied to each upper FET 9 tends to increase by 1/3 of the lowering of the lowermost voltage v 1 . As a result, the i 1 current flows as shown in FIGS. 1 and 2, and the gate voltage v G of each FET 9 is increased as shown in FIG. When the gate voltage v G reaches the threshold voltage Vth,
Each upper FET 9 will start conduction.

【0025】次に、リアクトル34には電流i1 の電磁
エネルギーが蓄えられているため、v2 の電圧上昇が停
止した後も、図1に示すループWによりゲートの充電を
継続し、十分なゲート電圧vG まで上昇させる。ゲート
電圧vG が最大値に達すると、第2のダイオード35で
逆流を防止するため、ゲート電圧vG はゲート容量とゲ
ート抵抗37とで決まる時定数で放電し、やがてゼロに
復帰する。その結果、FET9は全てOFF状態とな
り、再び次の動作を待つ状態となる。
Next, since the accumulated electromagnetic energy in the current i 1 is the reactor 34, after the voltage rise of v 2 is also stopped, it continued charging of the gate by a loop W shown in FIG. 1, sufficient Raise to the gate voltage v G. When the gate voltage v G reaches the maximum value, the second diode 35 prevents backflow, so that the gate voltage v G is discharged with a time constant determined by the gate capacitance and the gate resistance 37, and eventually returns to zero. As a result, all the FETs 9 are turned off, and the state of waiting for the next operation is again set.

【0026】実施例2.図3は請求項2の発明の一実施
例を示すもので、FET9のスイッチング速度の高速化
を図るようにした場合である。図3において、39はド
レイン端子Dに接続されたスピードアップ用のコンデン
サ、40は1次巻線がコンデンサ39と直列接続されて
ソース端子Sに接続されたトランス、41はスピードア
ップ電圧をトランス40の2次巻線からゲート端子Gに
供給する第4のダイオードである。
Example 2. FIG. 3 shows an embodiment of the invention of claim 2 in which the switching speed of the FET 9 is increased. In FIG. 3, 39 is a speed-up capacitor connected to the drain terminal D, 40 is a transformer whose primary winding is connected in series with the capacitor 39 and is connected to the source terminal S, 41 is a speed-up voltage transformer 40 Is a fourth diode that is supplied from the secondary winding to the gate terminal G.

【0027】次に動作について説明する。スピードアッ
プ用のコンデンサ39に蓄えられた電荷はFET9のO
Nとともにトランス40の2次側から第4のダイオード
41を通じてゲート端子Gに供給される。この供給によ
ってさらにゲート電圧vG の上昇速度が増加するため、
極めて速いスイッチング速度が得られる。
Next, the operation will be described. The electric charge stored in the speed-up capacitor 39 is O of the FET 9.
It is supplied to the gate terminal G from the secondary side of the transformer 40 through the fourth diode 41 together with N. This supply further increases the rising speed of the gate voltage v G ,
Very fast switching speeds are obtained.

【0028】実施例3.図4は多数のFET9を直並列
接続した場合の実施例であり、スピードアップ用コンデ
ンサ39の電荷をトランス40、第4のダイオード41
を通じて、各々の並列接続されたFET9に供給してい
る。
Example 3. FIG. 4 shows an embodiment in which a large number of FETs 9 are connected in series and parallel.
Is supplied to each FET 9 connected in parallel through.

【0029】[0029]

【発明の効果】以上のように、請求項1の発明によれ
ば、高速スイッチ素子の直列回路のうちの1つの高速ス
イッチ素子を駆動制御用に用い、他の高速スイッチ素子
にダイオード,抵抗,コンデンサ,リアクトル等から成
る回路を接続する構成としたので、従来のゲート回路,
光発振器,ゲート電源回路及びそれらの間の光ファイバ
等の配線を全て省略することができ、このため、部品点
数が大幅に削減され、簡単な構成で安定な動作が得られ
る等の効果がある。
As described above, according to the first aspect of the invention, one of the series circuits of the high-speed switching elements is used for drive control, and the other high-speed switching elements include diodes, resistors, Since the circuit composed of capacitors, reactors, etc. is connected, the conventional gate circuit,
The optical oscillator, the gate power supply circuit, and the wiring such as the optical fiber between them can all be omitted, and therefore, the number of parts can be greatly reduced, and stable operation can be obtained with a simple configuration. ..

【0030】また、請求項2の発明によれば、高速スイ
ッチ素子にスピードアップコンデンサとトランスを接続
する構成としたので、スイッチング速度を高速化できる
効果がある。
According to the second aspect of the invention, since the speed-up capacitor and the transformer are connected to the high-speed switching element, the switching speed can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1の発明の一実施例による高圧スイッチ
装置の構成図である。
FIG. 1 is a configuration diagram of a high-voltage switch device according to an embodiment of the present invention.

【図2】同装置の動作を示すタイミングチャートであ
る。
FIG. 2 is a timing chart showing the operation of the device.

【図3】請求項2の発明の一実施例による高圧スイッチ
装置の構成図である。
FIG. 3 is a configuration diagram of a high voltage switch device according to an embodiment of the invention of claim 2;

【図4】同装置の他の実施例を示す構成図である。FIG. 4 is a configuration diagram showing another embodiment of the same device.

【図5】従来のパルスレーザ用パルス発生装置の構成図
である。
FIG. 5 is a configuration diagram of a conventional pulse generator for a pulse laser.

【図6】同装置におけるゲート回路の構成図である。FIG. 6 is a configuration diagram of a gate circuit in the device.

【図7】同装置における光発振器の構成図である。FIG. 7 is a configuration diagram of an optical oscillator in the same device.

【図8】同装置におけるゲート電源回路の構成図であ
る。
FIG. 8 is a configuration diagram of a gate power supply circuit in the device.

【符号の説明】[Explanation of symbols]

9 高速スイッチ素子 31 第1のダイオード 32 コンデンサ 33 第1の抵抗 34 リアクトル 35 第2のダイオード 36 第3のダイオード 37 第2の抵抗 39 スピードアップ用コンデンサ 40 トランス 41 第4のダイオード 9 High-speed switch element 31 1st diode 32 Capacitor 33 1st resistance 34 Reactor 35 2nd diode 36 3rd diode 37 2nd resistance 39 Speedup capacitor 40 Transformer 41 4th diode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の高速スイッチ素子の直列回路又は
この直列回路の複数個が並列接続された直並列回路と、
1つの直列回路のうちの1つの高速スイッチ素子を除く
他の高速スイッチ素子の一端とその高速スイッチ素子の
制御端子との間に直列に設けられた第1のダイオード,
コンデンサ,リアクトル及び第2のダイオードと、上記
コンデンサと並列接続された第1の抵抗と、上記他の高
速スイッチ素子の他端と上記制御端子との間に接続され
た第2の抵抗と、上記コンデンサと上記リアクトルとの
接続点にカソードが接続され上記他端にアノードが接続
された第3のダイオードとを備えた高圧スイッチ装置。
1. A series circuit of a plurality of high-speed switching elements or a series-parallel circuit in which a plurality of the series circuits are connected in parallel,
A first diode provided in series between one end of the other high-speed switching element other than one high-speed switching element of one series circuit and a control terminal of the high-speed switching element,
A capacitor, a reactor and a second diode, a first resistor connected in parallel with the capacitor, a second resistor connected between the other end of the other high speed switching element and the control terminal, A high-voltage switch device comprising a third diode having a cathode connected to a connection point between a capacitor and the reactor and an anode connected to the other end.
【請求項2】 上記他の高速スイッチ素子の一端と他端
との間にスピードアップ用のコンデンサとトランスの1
次巻線とを直列に接続すると共に、上記トランスの2次
側電圧を第4のダイオードを通じて上記他の高速スイッ
チ素子の制御端子又はこの他の高速スイッチ素子と並列
接続された高速スイッチ素子の制御端子に供給するよう
にした請求項1記載の高圧スイッチ装置。
2. A speed-up capacitor and a transformer 1 between one end and the other end of the other high-speed switching element.
A secondary winding voltage is connected in series with the secondary winding, and the secondary side voltage of the transformer is controlled through a fourth diode to a control terminal of the other high speed switching element or a high speed switching element connected in parallel with the other high speed switching element. The high-voltage switch device according to claim 1, wherein the high-voltage switch device is supplied to a terminal.
JP32512791A 1991-11-14 1991-11-14 High pressure switch device Expired - Lifetime JP2809913B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32512791A JP2809913B2 (en) 1991-11-14 1991-11-14 High pressure switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32512791A JP2809913B2 (en) 1991-11-14 1991-11-14 High pressure switch device

Publications (2)

Publication Number Publication Date
JPH05136669A true JPH05136669A (en) 1993-06-01
JP2809913B2 JP2809913B2 (en) 1998-10-15

Family

ID=18173381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32512791A Expired - Lifetime JP2809913B2 (en) 1991-11-14 1991-11-14 High pressure switch device

Country Status (1)

Country Link
JP (1) JP2809913B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037936A (en) * 2007-08-03 2009-02-19 Hitachi Medical Corp High voltage switch control circuit, and x-ray device using the same
DE102008034688A1 (en) * 2008-07-25 2010-01-28 Siemens Aktiengesellschaft Switching device for switching during high operating voltage, has controlled switching element with control port and two main connections for forming switching line
JP2013232404A (en) * 2012-03-26 2013-11-14 General Electric Co <Ge> Switching component, and switch system including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037936A (en) * 2007-08-03 2009-02-19 Hitachi Medical Corp High voltage switch control circuit, and x-ray device using the same
DE102008034688A1 (en) * 2008-07-25 2010-01-28 Siemens Aktiengesellschaft Switching device for switching during high operating voltage, has controlled switching element with control port and two main connections for forming switching line
DE102008034688B4 (en) * 2008-07-25 2010-08-12 Siemens Aktiengesellschaft Switching device for switching at a high operating voltage
JP2013232404A (en) * 2012-03-26 2013-11-14 General Electric Co <Ge> Switching component, and switch system including the same

Also Published As

Publication number Publication date
JP2809913B2 (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US6775159B2 (en) Switching power converter circuits providing main and auxiliary output voltages
KR100354728B1 (en) Circuit appangement for the production of voltage pulse sequences, in particular for the operation of dielectrically impeded discharges
US4007413A (en) Converter utilizing leakage inductance to control energy flow and improve signal waveforms
US6201713B1 (en) Switching power supply unit having sub-switching element and time constant circuit
US5625541A (en) Low loss synchronous rectifier for application to clamped-mode power converters
EP0289196A2 (en) High frequency resonant power converter
US5282122A (en) High voltage power supply topology suited for miniaturization
CN108448902B (en) Synchronous rectification flyback DC-DC power supply conversion device and control method
US7009850B2 (en) Soft switching converter using current shaping
US5379206A (en) Low loss snubber circuit with active recovery switch
US4401902A (en) High frequency switching circuit
JP2809913B2 (en) High pressure switch device
JPH08130871A (en) Dc-dc converter
US20030231514A1 (en) Double resonance electronic converter
JPH02155470A (en) Switching circuit
KR920000361B1 (en) High efficiency driver circuit for ringing converter
SU1001356A1 (en) Thypistor control device
SU1524142A1 (en) Single-end dc voltage converter
SU1300606A1 (en) One-step d.c.voltage-to-d.c.voltage converter
JPH09135566A (en) Gate drive of semiconductor switching device
SU1767649A1 (en) Single-phase constant voltage transformer
SU1168919A1 (en) D.c.voltage converter
SU1285552A1 (en) D.c.voltage-to-a.c.voltage converter
CN113258777A (en) Primary side control circuit, control method and power supply circuit
JPH11145791A (en) Pulsating power unit with bias function

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080731

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090731

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20100731

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20100731

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110731

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20110731

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20120731