JP2809913B2 - High pressure switch device - Google Patents
High pressure switch deviceInfo
- Publication number
- JP2809913B2 JP2809913B2 JP32512791A JP32512791A JP2809913B2 JP 2809913 B2 JP2809913 B2 JP 2809913B2 JP 32512791 A JP32512791 A JP 32512791A JP 32512791 A JP32512791 A JP 32512791A JP 2809913 B2 JP2809913 B2 JP 2809913B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- gate
- capacitor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、パルスレーザ用パル
ス発生装置等に用いられる高圧スイッチ装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-voltage switch device used for a pulse laser pulse generator or the like.
【0002】[0002]
【従来の技術】図5は例えば特願平2−32741号お
よび特願平2−34252号に記載された従来の銅蒸気
レーザを用いたパルスレーザ用パルス発生装置を示す構
成図であり、図において、1は高圧電源、2は高圧電源
1に接続された充電用リアクトル、3は充電用リアクト
ル2に直列接続された充電用ダイオード、4は充電用ダ
イオード3に直列接続された充放電用のコンデンサ、9
はFET(電界効果トランジスタ)等から成る高速スイ
ッチ素子、8は多数の高速スイッチ素子9の直並列回路
で構成されるスイッチ回路で、充電用ダイオード3と高
圧電源1との間に接続されている。2. Description of the Related Art FIG. 5 is a block diagram showing a conventional pulse laser pulse generator using a copper vapor laser described in Japanese Patent Application Nos. 2-32741 and 2-34252. 1, 1 is a high-voltage power supply, 2 is a charging reactor connected to the high-voltage power supply 1, 3 is a charging diode connected in series to the charging reactor 2, 4 is a charging / discharging device connected in series to the charging diode 3. Capacitor, 9
Is a high-speed switch element composed of an FET (field-effect transistor) or the like, 8 is a switch circuit composed of a series-parallel circuit of a number of high-speed switch elements 9, and is connected between the charging diode 3 and the high-voltage power supply 1. .
【0003】10はコンデンサ4に直列接続された逆電
流抑制素子で、複数個のダイオード又は複数個の磁気飽
和素子の直並列回路で構成されている。11は逆電流抑
制素子10に並列接続されたバイパス抵抗、7は逆電流
抑制素子10と高圧電源1との間に接続されたレーザ放
電管、5はレーザ放電管7に並列接続された充電用抵抗
である。[0003] Reference numeral 10 denotes a reverse current suppressing element connected in series to the capacitor 4 and is constituted by a series-parallel circuit of a plurality of diodes or a plurality of magnetic saturation elements. Reference numeral 11 denotes a bypass resistor connected in parallel to the reverse current suppressing element 10, 7 denotes a laser discharge tube connected between the reverse current suppressing element 10 and the high-voltage power supply 1, and 5 denotes a charging device connected in parallel to the laser discharge tube 7. Resistance.
【0004】12はスイッチ回路8を駆動するゲート回
路であり、このスイッチ回路8を構成するFET等の高
速スイッチ素子9の各並列回路段の共通のゲート端子G
と共通のソース端子Sとの間に接続され、ゲート端子G
に導通信号を加えるように成されている。Reference numeral 12 denotes a gate circuit for driving the switch circuit 8, and a common gate terminal G of each parallel circuit stage of the high-speed switch element 9 such as an FET constituting the switch circuit 8.
And a common source terminal S, and a gate terminal G
Is applied.
【0005】13は光パルスを発生する光発振器、14
は光発振器13で発生した光パルスを各ゲート回路12
内の光電変換素子に与えるための光ファイバである。[0005] Reference numeral 13 denotes an optical oscillator for generating an optical pulse;
Represents the light pulse generated by the optical oscillator 13 in each gate circuit 12
An optical fiber to be provided to the photoelectric conversion element inside.
【0006】15はゲート回路12に電源電圧を供給す
るゲート電源回路、16は上記電源電圧を伝送するゲー
ト電源線である。A gate power supply circuit 15 supplies a power supply voltage to the gate circuit 12, and a gate power supply line 16 transmits the power supply voltage.
【0007】図6はゲート回路12の構成を示すもの
で、17は上記光ファイバ14で伝送された上記光パル
スを電気的なパルス信号に変換する光電変換素子、18
は光電変換素子17の出力側に接続されたバイアス抵
抗、19は光電変換素子17から出されるパルス信号を
波形整形して導通信号と成し、上記ゲート端子Gに加え
るバッファである。なお、上記ソース端子Sは接地され
る。20はゲート電源線16に接続されるコネクタであ
る。FIG. 6 shows the configuration of the gate circuit 12. Reference numeral 17 denotes a photoelectric conversion element for converting the light pulse transmitted through the optical fiber 14 into an electric pulse signal.
Is a bias resistor connected to the output side of the photoelectric conversion element 17, and 19 is a buffer which shapes a pulse signal output from the photoelectric conversion element 17 to form a conduction signal and adds it to the gate terminal G. The source terminal S is grounded. Reference numeral 20 denotes a connector connected to the gate power supply line 16.
【0008】図7は光発振器13の構成を示すもので、
21は所定周期の繰り返しパルス信号を発生する無安定
マルチバイブレータ、22は上記パルス信号を微分する
微分回路、23は微分回路22の微分パルスを波形整形
して幅狭のパルス信号と成すバッファ、24はバッファ
23からのパルス信号を光パルスに変換して光ファイバ
14に送出する電気光変換素子である。FIG. 7 shows the structure of the optical oscillator 13.
Reference numeral 21 denotes an astable multivibrator for generating a repetitive pulse signal of a predetermined period, 22 a differentiating circuit for differentiating the pulse signal, 23 a buffer for shaping the differentiated pulse of the differentiating circuit 22 into a narrow pulse signal, and 24 Is an electro-optical conversion element that converts a pulse signal from the buffer 23 into an optical pulse and sends it to the optical fiber 14.
【0009】図8はゲート電源回路15の構成を示すも
ので、25は交流電源、26は交流電源25の交流電圧
が加えられる絶縁トランス、27は絶縁トランス26の
複数の2次巻線に得られる電圧を整流平滑してゲート電
源線16に送出する整流回路である。FIG. 8 shows the configuration of the gate power supply circuit 15. Reference numeral 25 denotes an AC power supply; 26, an insulating transformer to which an AC voltage of the AC power supply 25 is applied; 27, a plurality of secondary windings of the insulating transformer 26; This is a rectifier circuit that rectifies and smoothes the applied voltage and sends it to the gate power supply line 16.
【0010】次に動作について説明する。図5におい
て、高圧電源1から充電リアクトル2、充電用ダイオー
ド3、バイパス抵抗11及び充電用抵抗5を通じて、ゆ
っくりとコンデンサ4に高電圧が充電される。次にスイ
ッチ回路8がゲート回路12の導通信号により導通する
と、コンデンサ4の高電圧が逆電流抑制素子10を介し
てレーザ放電管7に数百ナノ秒間のパルス電圧を印加す
る。これによって、レーザ放電管7が放電し、その放電
電流ix が、コンデンサ4、スイッチ回路8、レーザ放
電管7、逆電流抑制素子10及びコンデンサ4の経路を
流れる。このとき逆電流抑制素子10は回路のインダク
タンスによる振動電流の逆方向電流を抑制する。Next, the operation will be described. In FIG. 5, a high voltage is slowly charged to a capacitor 4 from a high-voltage power supply 1 through a charging reactor 2, a charging diode 3, a bypass resistor 11, and a charging resistor 5. Next, when the switch circuit 8 is turned on by the conduction signal of the gate circuit 12, the high voltage of the capacitor 4 applies a pulse voltage for several hundred nanoseconds to the laser discharge tube 7 via the reverse current suppressing element 10. Thus, the laser discharge tube 7 is discharged, the discharge current i x is the capacitor 4 flows the switch circuit 8, the laser discharge tube 7, the path of the reverse current suppressing element 10 and the capacitor 4. At this time, the reverse current suppressing element 10 suppresses the reverse current of the oscillating current due to the inductance of the circuit.
【0011】図7の光発振器13において、無安定マル
チバイブレータ21から出力される繰り返しパルス信号
は、微分回路22により微分される。この微分パルスは
バッファ23により波形整形されて、幅狭のパルス信号
となる。In the optical oscillator 13 shown in FIG. 7, a repetitive pulse signal output from the astable multivibrator 21 is differentiated by a differentiating circuit 22. The differentiated pulse is shaped into a narrow pulse signal by the buffer 23.
【0012】このパルス信号は電気光変換素子24で光
パルスに変換され、この光パルスは光ファイバ14を通
じてゲート回路12に送られる。This pulse signal is converted into an optical pulse by the electro-optical conversion element 24, and the optical pulse is sent to the gate circuit 12 through the optical fiber 14.
【0013】図6のゲート回路12において、光ファイ
バ14を通じて送られて来た上記光パルスは光電変換素
子17で電気的なパルス信号に変換される。このパルス
信号はバッファ19で波形整形されることにより、上記
幅狭のパルス信号と同等のパルス信号から成る導通信号
としてスイッチ回路8の各FET並列回路段の共通ゲー
ト端子Gに加えられ各FETを導通させることにより、
スイッチ回路8全体を導通させる。In the gate circuit 12 shown in FIG. 6, the light pulse sent through the optical fiber 14 is converted by the photoelectric conversion element 17 into an electric pulse signal. The pulse signal is shaped by the buffer 19 to be applied to the common gate terminal G of each FET parallel circuit stage of the switch circuit 8 as a conduction signal composed of a pulse signal equivalent to the narrow pulse signal. By making it conductive,
The entire switch circuit 8 is made conductive.
【0014】図8のゲート電源回路15において、交流
電源25の交流電圧は絶縁トランス26を介して各整流
回路27で直流電圧となる。この直流電圧はゲート電源
線16を介して各ゲート回路12のコネクタ20に電源
電圧として供給される。In the gate power supply circuit 15 shown in FIG. 8, an AC voltage of an AC power supply 25 is converted into a DC voltage by each rectifier circuit 27 via an insulating transformer 26. This DC voltage is supplied as a power supply voltage to the connector 20 of each gate circuit 12 via the gate power supply line 16.
【0015】[0015]
【発明が解決しようとする課題】従来のパルスレーザ用
パルス発生装置に用いられるスイッチ回路8は以上のよ
うに多数の高速スイッチ素子9の直並列回路で構成され
ているので、この直並列回路のうちの各並列回路段に対
してそれぞれゲート回路12が必要であり、また各ゲー
ト回路12に電源を供給するためのゲート電源回路15
やさらに光発振器13から並列回路の段数だけの光ファ
イバ14が必要であり、部品構成が多数で複雑であっ
た。また、ゲート回路12がバッファ19や光電気変換
素子17等の能動部品で構成されるため、特性の違いに
よる動作タイミングずれが生じることがある等の問題点
があった。The switch circuit 8 used in the conventional pulse laser pulse generator is composed of a series-parallel circuit of a number of high-speed switch elements 9 as described above. A gate circuit 12 is required for each of the parallel circuit stages, and a gate power supply circuit 15 for supplying power to each gate circuit 12 is provided.
Further, the number of optical fibers 14 required from the optical oscillator 13 to the number of stages of the parallel circuit is required, and the component configuration is large and complicated. In addition, since the gate circuit 12 is constituted by active components such as the buffer 19 and the photoelectric conversion element 17, there is a problem that an operation timing shift may occur due to a difference in characteristics.
【0016】この発明は上記のような問題点を解決する
ためになされたもので、ゲート回路をほとんど受動部品
で構成することにより、特性の違いによる動作タイミン
グずれが生ずる可能性が少なく、また光ファイバやゲー
ト電源回路等が不要な高圧スイッチ装置を得ることを目
的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. By forming the gate circuit almost entirely from passive components, there is little possibility that an operation timing shift due to a difference in characteristics will occur. An object is to obtain a high-voltage switch device that does not require a fiber, a gate power supply circuit, or the like.
【0017】[0017]
【課題を解決するための手段】請求項1の発明に係る高
圧スイッチ装置は、高速スイッチ素子、例えばFETの
直列又は直並列接続で構成され、1つの直列回路のFE
Tのドレイン端子が第1のダイオード,コンデンサ,リ
アクトル及び第2のダイオードを通じて上記FETのゲ
ート端子に接続され、上記第1のコンデンサの両端には
放電用の第1の抵抗が接続され、上記リアクトルと上記
コンデンサの接続点にカソードが接続されアノードが上
記FETのソース端子に接続された第3のダイオードを
備えると共に、上記FETのゲート端子とソース端子と
の間に第2の抵抗を備え、さらに上記直列回路の1つの
FETをON・OFF制御するようにしたものである。A high-voltage switch device according to the present invention comprises a high-speed switch element, for example, a series or series-parallel connection of FETs.
A drain terminal of T is connected to a gate terminal of the FET through a first diode, a capacitor, a reactor, and a second diode. A first resistor for discharging is connected to both ends of the first capacitor, and the reactor And a third diode having a cathode connected to a connection point of the capacitor and an anode connected to a source terminal of the FET, and a second resistor between a gate terminal and a source terminal of the FET; In this embodiment, one FET of the series circuit is ON / OFF controlled.
【0018】請求項2の発明に係る高圧スイッチ装置
は、FETの両端間にスピードアップ用コンデンサとト
ランスの1次巻線とを直列に接続し、トランスの2次側
出力電圧をダイオードを介してゲート端子に加えるよう
にしたものである。According to a second aspect of the present invention, there is provided a high-voltage switch device in which a speed-up capacitor and a primary winding of a transformer are connected in series between both ends of an FET, and a secondary output voltage of the transformer is connected via a diode. This is added to the gate terminal.
【0019】[0019]
【作用】請求項1の発明における高圧スイッチ装置は、
直列回路の1つのFET又はこのFETと並列接続され
たFETのみを駆動制御するだけで全体がON・OFF
されるので、ゲート回路,光発振器,ゲート電源回路及
びそれらの配線等が不要となる。The high pressure switch device according to the first aspect of the present invention
ON / OFF by controlling only one FET in the series circuit or only the FET connected in parallel with this FET
This eliminates the need for a gate circuit, an optical oscillator, a gate power supply circuit, and their wiring.
【0020】請求項2の発明における高圧スイッチ装置
は、FETのON時にスピードアップ用コンデンサによ
り、トランスの2次側から得られる電圧がゲート電圧を
上昇させ、スイッチング速度を速める。In the high voltage switch device according to the second aspect of the present invention, the voltage obtained from the secondary side of the transformer increases the gate voltage by the speed-up capacitor when the FET is turned on, thereby increasing the switching speed.
【0021】[0021]
【実施例】実施例1.以下、請求項1の発明の一実施例
を図について説明する。図1において、30は高圧スイ
ッチ装置を全体として示す。9は高速スイッチ素子で、
この実施例ではFET9を用いている。また、この実施
例では簡単のために4個のFET9を直列接続した場合
を示している。[Embodiment 1] An embodiment of the first aspect of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 30 denotes a high-voltage switch device as a whole. 9 is a high-speed switching element,
In this embodiment, the FET 9 is used. Further, this embodiment shows a case where four FETs 9 are connected in series for simplicity.
【0022】31,32,34,35はFET9の一端
のドレイン端子Dと制御端子としてのゲート端子Gとの
間に直列に接続された第1のダイオード,コンデンサ,
リアクトル,第2のダイオードである。33はコンデン
サ22に並列に接続された放電用の第1の抵抗、37は
ゲート端子GとFET9の他端のソース端子Sとの間に
接続された第2の抵抗、36は第3のダイオードで、コ
ンデンサ32、第1の抵抗33とリアクトル34の接続
点にカソードが接続され、ソース端子Sにアノードが接
続されている。Reference numerals 31, 32, 34, and 35 denote a first diode, a capacitor, and a capacitor connected in series between a drain terminal D at one end of the FET 9 and a gate terminal G as a control terminal.
Reactor, a second diode. 33 is a first resistor for discharging connected in parallel with the capacitor 22, 37 is a second resistor connected between the gate terminal G and the source terminal S at the other end of the FET 9, and 36 is a third diode. The cathode is connected to the connection point between the capacitor 32, the first resistor 33 and the reactor 34, and the anode is connected to the source terminal S.
【0023】38は最下段のFET9を駆動するパルス
を発生する外部発振器である。ここで第1の抵抗33と
コンデンサ32で決まる時定数は外部発振器38により
駆動される繰り返し周期より十分長く設定されている。Reference numeral 38 denotes an external oscillator for generating a pulse for driving the lowermost FET 9. Here the time constant determined by the first resistor 33 and the capacitor 32 is set from the sufficiently long repetition period, which is driven by the external oscillator 38.
【0024】次に動作について説明する。今、a点にV
0 の電圧が印加されているとし、各FET9には均等に
電圧が分担されたとする。その状態では、各段のコンデ
ンサ32の両端にはほぼV0 /4の電圧が充電されてい
る。この状態から、外部発振器38により最下段のFE
T9が導通したとする。このとき、図2に示すように動
作する。すなわち、t0 時点で最下段のFET9が導通
すると、上段の各FET9に加わる電圧v2 は、最下段
の電圧v1 が低下する分の1/3だけ上昇しようとす
る。それによって、図1,図2のようにi1 電流が流
れ、図2のように各FET9のゲート電圧vG を増加さ
せる。ゲート電圧vG がしきい値電圧Vthに達すると、
上段の各FET9は導通を開始することになる。Next, the operation will be described. Now, at point a, V
It is assumed that a voltage of 0 is applied, and the voltage is equally distributed to each FET 9. In this state, both ends of the capacitor 32 of each stage are charged with a voltage of approximately V 0/4 . From this state, the lowermost FE
It is assumed that T9 becomes conductive. At this time, the operation is performed as shown in FIG. That is, when the lowermost stage FET 9 conducts at time t 0 , the voltage v 2 applied to each upper stage FET 9 tends to increase by 1 / of the decrease of the lowermost stage voltage v 1 . Thereby, the current i 1 flows as shown in FIGS. 1 and 2, and the gate voltage v G of each FET 9 is increased as shown in FIG. When the gate voltage v G reaches the threshold voltage Vth,
Each upper-stage FET 9 starts to conduct.
【0025】次に、リアクトル34には電流i1 の電磁
エネルギーが蓄えられているため、v2 の電圧上昇が停
止した後も、図1に示すループWによりゲートの充電を
継続し、十分なゲート電圧vG まで上昇させる。ゲート
電圧vG が最大値に達すると、第2のダイオード35で
逆流を防止するため、ゲート電圧vG はゲート容量とゲ
ート抵抗37とで決まる時定数で放電し、やがてゼロに
復帰する。その結果、FET9は全てOFF状態とな
り、再び次の動作を待つ状態となる。Next, since the accumulated electromagnetic energy in the current i 1 is the reactor 34, after the voltage rise of v 2 is also stopped, it continued charging of the gate by a loop W shown in FIG. 1, sufficient Increase to the gate voltage v G. When the gate voltage v G reaches the maximum value, the gate voltage v G is discharged with a time constant determined by the gate capacitance and the gate resistance 37 to prevent backflow in the second diode 35, and eventually returns to zero. As a result, all the FETs 9 are turned off, and again wait for the next operation.
【0026】実施例2.図3は請求項2の発明の一実施
例を示すもので、FET9のスイッチング速度の高速化
を図るようにした場合である。図3において、39はド
レイン端子Dに接続されたスピードアップ用のコンデン
サ、40は1次巻線がコンデンサ39と直列接続されて
ソース端子Sに接続されたトランス、41はスピードア
ップ電圧をトランス40の2次巻線からゲート端子Gに
供給する第4のダイオードである。Embodiment 2 FIG. FIG. 3 shows an embodiment of the second aspect of the present invention, in which the switching speed of the FET 9 is increased. In FIG. 3, reference numeral 39 denotes a speed-up capacitor connected to the drain terminal D; 40, a transformer whose primary winding is connected in series with the capacitor 39 and connected to the source terminal S; Is a fourth diode supplied from the secondary winding to the gate terminal G.
【0027】次に動作について説明する。スピードアッ
プ用のコンデンサ39に蓄えられた電荷はFET9のO
Nとともにトランス40の2次側から第4のダイオード
41を通じてゲート端子Gに供給される。この供給によ
ってさらにゲート電圧vG の上昇速度が増加するため、
極めて速いスイッチング速度が得られる。Next, the operation will be described. The charge stored in the speed-up capacitor 39 is
N is supplied to the gate terminal G from the secondary side of the transformer 40 through the fourth diode 41 together with N. This supply further increases the rising speed of the gate voltage v G ,
Very fast switching speeds are obtained.
【0028】実施例3.図4は多数のFET9を直並列
接続した場合の実施例であり、スピードアップ用コンデ
ンサ39の電荷をトランス40、第4のダイオード41
を通じて、各々の並列接続されたFET9に供給してい
る。Embodiment 3 FIG. FIG. 4 shows an embodiment in which a large number of FETs 9 are connected in series / parallel.
To each of the FETs 9 connected in parallel.
【0029】[0029]
【発明の効果】以上のように、請求項1の発明によれ
ば、高速スイッチ素子の直列回路のうちの1つの高速ス
イッチ素子を駆動制御用に用い、他の高速スイッチ素子
にダイオード,抵抗,コンデンサ,リアクトル等から成
る回路を接続する構成としたので、従来のゲート回路,
光発振器,ゲート電源回路及びそれらの間の光ファイバ
等の配線を全て省略することができ、このため、部品点
数が大幅に削減され、簡単な構成で安定な動作が得られ
る等の効果がある。As described above, according to the first aspect of the present invention, one high-speed switch element of the series circuit of high-speed switch elements is used for drive control, and the other high-speed switch elements are provided with a diode, a resistor, and a resistor. Because it was configured to connect a circuit consisting of a capacitor, a reactor, etc., the conventional gate circuit,
The wiring of the optical oscillator, the gate power supply circuit, and the optical fiber and the like between them can be omitted altogether, so that the number of parts is greatly reduced, and stable operation can be obtained with a simple configuration. .
【0030】また、請求項2の発明によれば、高速スイ
ッチ素子にスピードアップコンデンサとトランスを接続
する構成としたので、スイッチング速度を高速化できる
効果がある。Further, according to the second aspect of the present invention, since the speed-up capacitor and the transformer are connected to the high-speed switching element, the switching speed can be increased.
【図1】請求項1の発明の一実施例による高圧スイッチ
装置の構成図である。FIG. 1 is a configuration diagram of a high-voltage switch device according to an embodiment of the present invention;
【図2】同装置の動作を示すタイミングチャートであ
る。FIG. 2 is a timing chart showing the operation of the device.
【図3】請求項2の発明の一実施例による高圧スイッチ
装置の構成図である。FIG. 3 is a configuration diagram of a high-voltage switch device according to an embodiment of the present invention;
【図4】同装置の他の実施例を示す構成図である。FIG. 4 is a configuration diagram showing another embodiment of the apparatus.
【図5】従来のパルスレーザ用パルス発生装置の構成図
である。FIG. 5 is a configuration diagram of a conventional pulse generator for a pulse laser.
【図6】同装置におけるゲート回路の構成図である。FIG. 6 is a configuration diagram of a gate circuit in the device.
【図7】同装置における光発振器の構成図である。FIG. 7 is a configuration diagram of an optical oscillator in the same device.
【図8】同装置におけるゲート電源回路の構成図であ
る。FIG. 8 is a configuration diagram of a gate power supply circuit in the device.
9 高速スイッチ素子 31 第1のダイオード 32 コンデンサ 33 第1の抵抗 34 リアクトル 35 第2のダイオード 36 第3のダイオード 37 第2の抵抗 39 スピードアップ用コンデンサ 40 トランス 41 第4のダイオード 9 High-speed switch element 31 First diode 32 Capacitor 33 First resistor 34 Reactor 35 Second diode 36 Third diode 37 Second resistor 39 Speed-up capacitor 40 Transformer 41 Fourth diode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−236623(JP,A) 特開 平3−237811(JP,A) 特開 昭62−44067(JP,A) 特開 昭62−60311(JP,A) 特開 平4−133512(JP,A) 実開 昭61−134131(JP,U) (58)調査した分野(Int.Cl.6,DB名) H03K 17/10 H03K 17/12────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-236623 (JP, A) JP-A-3-237811 (JP, A) JP-A-62-44067 (JP, A) JP-A-62-44067 60311 (JP, A) JP-A-4-133512 (JP, A) Japanese Utility Model Application Sho 61-134131 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H03K 17/10 H03K 17 / 12
Claims (2)
この直列回路の複数個が並列接続された直並列回路と、
1つの直列回路のうちの1つの高速スイッチ素子を除く
他の高速スイッチ素子の一端とその高速スイッチ素子の
制御端子との間に直列に設けられた第1のダイオード,
コンデンサ,リアクトル及び第2のダイオードと、上記
コンデンサと並列接続された第1の抵抗と、上記他の高
速スイッチ素子の他端と上記制御端子との間に接続され
た第2の抵抗と、上記コンデンサと上記リアクトルとの
接続点にカソードが接続され上記他端にアノードが接続
された第3のダイオードとを備えた高圧スイッチ装置。A series circuit of a plurality of high-speed switch elements or a series-parallel circuit in which a plurality of the series circuits are connected in parallel;
A first diode provided in series between one end of another high-speed switch element except one high-speed switch element of one series circuit and a control terminal of the high-speed switch element;
A capacitor, a reactor, and a second diode; a first resistor connected in parallel with the capacitor; a second resistor connected between the other end of the other high-speed switch element and the control terminal; A high-voltage switch device comprising: a third diode having a cathode connected to a connection point between the capacitor and the reactor and an anode connected to the other end.
との間にスピードアップ用のコンデンサとトランスの1
次巻線とを直列に接続すると共に、上記トランスの2次
側電圧を第4のダイオードを通じて上記他の高速スイッ
チ素子の制御端子又はこの他の高速スイッチ素子と並列
接続された高速スイッチ素子の制御端子に供給するよう
にした請求項1記載の高圧スイッチ装置。2. A speed-up capacitor and one of transformers between one end and the other end of the other high-speed switch element.
And a control terminal of the other high-speed switch element or a high-speed switch element connected in parallel with the other high-speed switch element through a fourth diode. The high-voltage switch device according to claim 1, wherein the high-voltage switch device is supplied to a terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32512791A JP2809913B2 (en) | 1991-11-14 | 1991-11-14 | High pressure switch device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32512791A JP2809913B2 (en) | 1991-11-14 | 1991-11-14 | High pressure switch device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05136669A JPH05136669A (en) | 1993-06-01 |
JP2809913B2 true JP2809913B2 (en) | 1998-10-15 |
Family
ID=18173381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32512791A Expired - Lifetime JP2809913B2 (en) | 1991-11-14 | 1991-11-14 | High pressure switch device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2809913B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5216270B2 (en) * | 2007-08-03 | 2013-06-19 | 株式会社日立メディコ | High voltage switch control circuit and X-ray apparatus using the same |
DE102008034688B4 (en) * | 2008-07-25 | 2010-08-12 | Siemens Aktiengesellschaft | Switching device for switching at a high operating voltage |
CN103368539B (en) * | 2012-03-26 | 2016-08-31 | 通用电气公司 | Switch element and switching system |
-
1991
- 1991-11-14 JP JP32512791A patent/JP2809913B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05136669A (en) | 1993-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US5872705A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
US6775159B2 (en) | Switching power converter circuits providing main and auxiliary output voltages | |
US6373727B1 (en) | Synchronous rectification in a flyback converter | |
US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
CN111654193A (en) | Drive control method and circuit thereof | |
KR19980019214A (en) | A double forward converter with soft-PWM switching | |
JPS62166772A (en) | Forward converter used for changing electric source | |
US20050226009A1 (en) | Soft switching converter using current shaping | |
US6333861B1 (en) | Low loss snubber and transformer reset circuit for forward converters | |
JP2809913B2 (en) | High pressure switch device | |
GB2086164A (en) | Free-running push pull inverter | |
JP4083299B2 (en) | Method and apparatus for driving a turn-off thyristor | |
JP2002010486A (en) | Capacitor charging device and its method | |
US20020122321A1 (en) | Voltage converter | |
RU2089042C1 (en) | Pulse magnetic compression device | |
KR920000361B1 (en) | High efficiency driver circuit for ringing converter | |
JP3518386B2 (en) | Switching power supply | |
SU1524142A1 (en) | Single-end dc voltage converter | |
JPH09140122A (en) | Igbt driving reverse bias circuit | |
SU639105A1 (en) | One-cycle dc voltage converter | |
SU1413703A1 (en) | Generator of pulses with variable recurrence rate | |
SU1677697A1 (en) | Pulsed dc voltage stabilizer | |
JP2636330B2 (en) | Snubber circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080731 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090731 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100731 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100731 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110731 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120731 |