JPH05129387A - Probe card - Google Patents

Probe card

Info

Publication number
JPH05129387A
JPH05129387A JP3291688A JP29168891A JPH05129387A JP H05129387 A JPH05129387 A JP H05129387A JP 3291688 A JP3291688 A JP 3291688A JP 29168891 A JP29168891 A JP 29168891A JP H05129387 A JPH05129387 A JP H05129387A
Authority
JP
Japan
Prior art keywords
contacts
contact
probe card
rows
insulators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3291688A
Other languages
Japanese (ja)
Inventor
Hirotsugu Kodama
裕嗣 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3291688A priority Critical patent/JPH05129387A/en
Publication of JPH05129387A publication Critical patent/JPH05129387A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PURPOSE:To obtain a probe card capable of transmitting an electric signal with accuracy by interposing an insulators between contacts. CONSTITUTION:Insulators 22b and 22c are interposed between rows of contacts 2a to 22c, 22d to 22f and 22g to 22i. The contacts 22a to 22i are fixed with the surfaces of the insulators 21a to 21c, which makes it possible to hold the insulation properties between the contacts 22a to 22i definitely. The contacts 22a to 22i form a plurality of contact rows 22a to 22c, 22d to 22f and 22g to 22i in the shape of layers. Furthermore, sheet-shaped insulators 21a to 21c are interposed between each of the contacts 22a to 22c, 22d to 22f and 22g to 22i. Therefore, an increase in the number of layers makes it possible to hold more definite insulation properties between the contacts 22a to 22i and place them into contact with area bumps within a chip easily. It is, therefore, possible to hold the insulation properties between the contacts more definitely.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】 (目次) ・産業上の利用分野 ・従来の技術(図6) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(図1〜図5) ・発明の効果(Table of contents) -Industrial application field-Conventional technology (Fig. 6) -Problems to be solved by the invention-Means for solving the problem-Action-Examples (Figs. 1 to 5) -Invention Effect of

【0002】[0002]

【産業上の利用分野】本発明は、半導体製造装置に関
し、更に詳しく言えば、ウエハ内に形成されたチップの
特性測定用のプローブカードを有するLSIテスタ等の
半導体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly to a semiconductor manufacturing apparatus such as an LSI tester having a probe card for measuring the characteristics of chips formed in a wafer.

【0003】LSI等の半導体集積回路装置において
は、ウエハに多数のチップ領域を形成し、チップに分割
する前に特性を測定し、良否のチェックを行っている。
そして、良好なチップのみ組み立てるようにして、組み
立て工数及び組み立て材料の節約を図るとともに、出荷
試験を容易にしている。従って、プローブテストは一層
信頼度の高いことが望まれている。
In a semiconductor integrated circuit device such as an LSI, a large number of chip areas are formed on a wafer, and the characteristics are measured and the quality is checked before dividing into chips.
By assembling only good chips, the number of assembling steps and the assembling materials are saved, and the shipping test is facilitated. Therefore, it is desired that the probe test has higher reliability.

【0004】[0004]

【従来の技術】図6(a)〜(c)は、従来例のウエハ
に形成されたチップの特性測定用のプローブカードを有
するLSIテスタについて説明する構成図である。
2. Description of the Related Art FIGS. 6A to 6C are configuration diagrams illustrating a conventional LSI tester having a probe card for measuring the characteristics of chips formed on a wafer.

【0005】図6(a)はLSIテスタの全体図で、図
中、1は被測定体の所定の箇所に接触して、測定器4か
らの電気信号を被測定体に送り、かつ測定された被測定
体の特性値の電気信号を測定器4に送り返すための電気
信号の通路となるプローブカード、2はフロックリン
グ、3はパフォーマンスボード、4は被測定体に電気信
号を印加し、測定された特性値を取り込む測定器、5は
被測定体としてのウエハ6を載置する可動のステージ、
7は各ボードを電気的に接続するコンタクトピンであ
る。
FIG. 6 (a) is an overall view of an LSI tester. In the figure, 1 is in contact with a predetermined portion of the object to be measured, sends an electric signal from the measuring device 4 to the object to be measured, and is measured. A probe card that serves as an electric signal path for sending back an electric signal of the characteristic value of the measured object to the measuring device 4, 2 is a flock ring, 3 is a performance board, 4 is an electric signal applied to the measured object, and measurement is performed. A measuring device for taking in the measured characteristic value, 5 is a movable stage on which a wafer 6 as an object to be measured is mounted,
Reference numeral 7 is a contact pin that electrically connects the boards.

【0006】図6(b)はプローブカード1の詳細を示
す斜視図、図6(c)はプローブカード1の詳細を示す
側面図である。図中、8は支持体、9は支持体8に取り
付けられた接触子で、ウエハ6内のチップの接触部、例
えばバンプと接触する接触子9の先端部はチップの形状
に対応して4辺形状になるように集合・配置されてい
る。また、支持体8には所定の接触子9と接続部10と
を接続する配線パターンが形成されている。更に、全て
の接触子9は動かないように樹脂により固定されてい
る。
FIG. 6B is a perspective view showing details of the probe card 1, and FIG. 6C is a side view showing details of the probe card 1. In the figure, 8 is a support, 9 is a contactor attached to the support 8, and the contact portion of the chip in the wafer 6, for example, the tip of the contactor 9 that contacts a bump is 4 It is assembled and arranged so that it becomes a side shape. Further, a wiring pattern for connecting the predetermined contact 9 and the connection portion 10 is formed on the support 8. Further, all the contacts 9 are fixed by resin so as not to move.

【0007】[0007]

【発明が解決しようとする課題】ところで、半導体集積
回路装置が高密度化された場合やチップ内部のエリアバ
ンプと接触する必要がある場合には、チップ内のバンプ
の数は数百にも達する。従って、チップ内のバンプの間
隔が狭くなってきている。また、エリアバンプに送る比
較的小さな信号と入出力バンプにおくる比較的大きな信
号とを同時に送ることが必要になっている。このため、
上記のプローブカード1では、 (1)接触子9間の間隔も狭くする必要があるため、接
触子9間のショートが起こり易くなる。
By the way, when the density of the semiconductor integrated circuit device is increased or when it is necessary to contact the area bumps inside the chip, the number of bumps inside the chip reaches several hundreds. .. Therefore, the interval between the bumps in the chip is becoming narrower. Further, it is necessary to simultaneously send a relatively small signal sent to the area bump and a relatively large signal sent to the input / output bump. For this reason,
In the probe card 1 described above, (1) it is necessary to make the interval between the contacts 9 narrow, so that a short circuit between the contacts 9 easily occurs.

【0008】(2)また、エリアバンプと入出力バンプ
とに電気信号を同時に送る場合には、接触子9にのる電
気信号間の干渉が起こり、電気信号を正確に伝導するこ
とが困難になる。
(2) Further, when electric signals are simultaneously sent to the area bumps and the input / output bumps, the electric signals on the contacts 9 interfere with each other, making it difficult to accurately transmit the electric signals. Become.

【0009】(3)更に、接触子9を長くする必要があ
るため、接触子9の浮遊インダクタンス(L)成分が増
加し、電気信号を正確に伝導することが困難になる。 本発明は、かかる従来の問題点に鑑みてなされたもの
で、接触子間で確実に絶縁性を保持でき、かつ接触子に
のる電気信号間の干渉を防止し、かつ接触子9の浮遊イ
ンダクタンス(L)成分を低減して電気信号を正確に伝
導することができるプローブカードを提供することを目
的とするものである。
(3) Furthermore, since it is necessary to lengthen the contactor 9, the stray inductance (L) component of the contactor 9 increases, and it becomes difficult to accurately transmit an electric signal. The present invention has been made in view of the above conventional problems, and it is possible to reliably maintain insulation between the contacts, prevent interference between electric signals on the contacts, and float the contacts 9. An object of the present invention is to provide a probe card capable of accurately transmitting an electric signal by reducing an inductance (L) component.

【0010】[0010]

【課題を解決するための手段】上記課題は、第1に、一
方の端が被測定体と接触され、他端が測定器に接続され
る、互いに間隔をおいて配置された複数の接触子を有す
るプローブカードであって、前記接触子は前記被測定体
の接触部の配置に合わせて配置され、かつ前記各導電体
間に絶縁体が介在することにより前記各導電体の互いの
位置が一定になるように保持されていることを特徴とす
るプローブカードによって達成され、第2に、一方の端
が被測定体と接触され、他端が測定器に接続される、互
いに間隔をおいて配置された複数の接触子を有するプロ
ーブカードであって、前記接触子は複数の列を成して層
状に形成され、かつ前記各接触子列の間には板状の絶縁
体が介在していることを特徴とするプローブカードによ
って達成され、第3に、前記各接触子列の間の絶縁体の
内部に、前記接触子列と対向するように板状の導電体を
有し、かつ該導電体は電気的に一定の電位に固定される
ようになっていることを特徴とする第2の発明に記載の
プローブカードによって達成され、第4に、前記被測定
体はウエハ内に形成されているチップであり、前記層状
をなした複数の接触子の列は前記チップ内の接触部の配
置に対応するように4辺形状に配置されていることを特
徴とする第2又は第3の発明に記載のプローブカードに
よって達成される。
The first object of the present invention is to provide a plurality of spaced apart contactors, one end of which is in contact with an object to be measured and the other end of which is connected to a measuring instrument. In the probe card having, the contactor is arranged in accordance with the arrangement of the contact portion of the object to be measured, and an insulator is interposed between the conductors so that the positions of the conductors are different from each other. Achieved by a probe card characterized in that it is held constant, secondly, one end is in contact with the object to be measured and the other end is connected to the measuring instrument, spaced apart from each other A probe card having a plurality of contacts arranged therein, wherein the contacts are formed in layers in a plurality of rows, and a plate-shaped insulator is interposed between the contact rows. Achieved by a probe card characterized by In addition, a plate-shaped conductor is provided inside the insulator between the contact rows so as to face the contact rows, and the conductor is electrically fixed to a constant potential. A fourth aspect of the present invention is achieved by the probe card according to the second aspect of the present invention, and fourthly, the DUT is a chip formed in a wafer, and the plurality of layered contacts are formed. This is achieved by the probe card according to the second or third invention, wherein the child rows are arranged in a quadrilateral shape so as to correspond to the arrangement of the contact portions in the chip.

【0011】第5に、前記接触子は帯形状を有すること
を特徴とする第1,第2,第3又は第4の発明に記載の
プローブカード。
Fifth, the probe card according to the first, second, third or fourth invention, wherein the contactor has a strip shape.

【0012】[0012]

【作用】本発明のプローブカードにおいては、 (1)接触子の間に絶縁体を介在させているので、接触
子間の確実な絶縁性を保持することができる。
In the probe card of the present invention, (1) since the insulator is interposed between the contacts, the reliable insulation between the contacts can be maintained.

【0013】(2)接触子は複数の列を成して層状に形
成され、かつ各接触子列の間には板状の絶縁体が介在し
ているので、層数を増やすことにより接触子間の確実な
絶縁性を保持しつつ、容易にチップ内部のエリアバンプ
と接触することができる。
(2) Since the contactors are formed in a plurality of rows and formed in layers and a plate-shaped insulator is interposed between each contactor row, the number of layers can be increased to increase the number of contacts. It is possible to easily make contact with the area bumps inside the chip while maintaining reliable insulation between them.

【0014】(3)各接触子列の間の絶縁体の内部に、
接触子列と対向するように板状の導電体を有し、かつ導
電体は電気的に一定の電位に固定されるようになってい
るので、測定時には導電体を電気的に一定の電位に固定
することにより、周囲の接触子からの電気信号の影響が
及ばないようにすることができる。
(3) Inside the insulator between each contact row,
Since it has a plate-shaped conductor facing the contact row, and the conductor is fixed to an electrically constant potential, the conductor is kept at an electrically constant potential during measurement. By fixing, it is possible to prevent the influence of electric signals from the surrounding contacts.

【0015】(4)個々の接触子が互いに支えがなく離
間している従来の場合、接触子自体を帯形状に加工する
ことが難しいが、本発明の場合には、例えば絶縁体上で
導電体膜をパターニングすることにより接触子の形状を
容易に帯状にすることができる。そして、接触子の形状
を帯状とすることにより、従来の場合と比較して浮遊イ
ンダクタンスを低減することができる。
(4) In the conventional case in which the individual contacts are spaced apart from each other without support, it is difficult to process the contacts themselves into a strip shape, but in the case of the present invention, the contacts are electrically conductive, for example, on an insulator. By patterning the body film, the shape of the contactor can be easily made into a band shape. Then, by forming the contactor into a strip shape, the stray inductance can be reduced as compared to the conventional case.

【0016】[0016]

【実施例】図1(a)〜(c)は、本発明の第1の実施
例のウエハに形成されたチップの特性測定用のプローブ
カードを有するLSIテスタについて説明する構成図で
ある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1A to 1C are configuration diagrams for explaining an LSI tester having a probe card for measuring the characteristics of chips formed on a wafer according to a first embodiment of the present invention.

【0017】図1(a)はLSIテスタの全体図で、図
中、11は被測定体の所定の箇所に接触して、測定器1
4からの電気信号を被測定体に送り、かつ測定された被
測定体の特性値の電気信号を測定器14に送り返すため
の電気信号の通路となるプローブカード、12はフロッ
クリング、13はパフォーマンスボード、14は被測定
体に電気信号を印加し、測定された特性値を取り込む測
定器、15は被測定体としてのウエハ16を載置する可
動のステージ、17は各ボードを電気的に接続するコン
タクトピンである。
FIG. 1 (a) is an overall view of an LSI tester. In FIG. 1, 11 is a measuring device 1 which is in contact with a predetermined portion of an object to be measured.
4 is a probe card serving as an electric signal passage for sending an electric signal from 4 to the object to be measured and returning an electric signal of the measured characteristic value of the object to the measuring instrument 14, 12 is a flock ring, 13 is a performance A board, 14 is a measuring instrument that applies an electric signal to the object to be measured and takes in the measured characteristic values, 15 is a movable stage on which a wafer 16 as the object to be measured is mounted, and 17 is an electrical connection between the boards. It is a contact pin that does.

【0018】また、図1(b)はプローブカード11の
全体図を示す斜視図、図1(c)はプローブカード11
の全体図を示す側面図である。図中、18は支持体、19
aは支持体18に取り付けられた接触子の集合体で、ウ
エハ16内のチップの接触部、例えばバンプ電極と接触
する接触子の集合体19aの先端部はチップの形状に対応
して4辺形状になるように配置されている。また、支持
体18には所定の接触子と接続部20a,20bとを接続す
る配線パターンが形成されている。なお、図面上、接続
部20a,20bは2か所しか図示していないが、実際は接
触子の数に対応する数の接続部が形成されている。
Further, FIG. 1B is a perspective view showing an overall view of the probe card 11, and FIG. 1C is a probe card 11.
It is a side view showing the whole figure. In the figure, 18 is a support, 19
Reference symbol a is a set of contacts attached to the support 18. The tip of the contact part 19a of the chip in the wafer 16, for example, the contact set 19a that contacts the bump electrode has four sides corresponding to the shape of the chip. It is arranged to have a shape. Further, the support 18 is formed with a wiring pattern for connecting a predetermined contactor to the connecting portions 20a, 20b. Although only two connecting portions 20a and 20b are shown in the drawing, the number of connecting portions corresponding to the number of contacts is actually formed.

【0019】更に、図2(d)は接触子の集合体19aの
詳細を示す断面図で、図中21a〜21cは、ポリシドから
なる絶縁体、22a〜22iは互いに間隔をおいて配置され
た銅に金メッキ又は錫メッキを施したものからなる接触
子で、接触子22a〜22iは接触子列22a〜22c,22d〜
22f,22g〜22i毎に一平面内に列をなして配置され、
かつそれぞれの接触子列22a〜22c,22d〜22f,22g
〜22iは絶縁体21b,21cを挟んで層状になっている。
更に、接触子22a〜22iの一方の端は、被測定体51と
しての半導体基板上の例えばチップ周辺部に形成されて
いる入出力部のバンプ電極52a〜52iと接触され、接触
子22a〜22iの他端は、支持体18に形成された配線パ
ターンを介して接続部20a,20bと接続されている。
Further, FIG. 2D is a sectional view showing the details of the contact assembly 19a. In the drawing, 21a to 21c are insulators made of polyside, and 22a to 22i are arranged at intervals. The contactors 22a to 22i are contactor rows 22a to 22c, 22d to which are made of copper plated with gold or tin.
22f, 22g to 22i are arranged in a line in a plane,
And each contactor row 22a-22c, 22d-22f, 22g
22i are layered with the insulators 21b and 21c interposed therebetween.
Further, one end of each of the contacts 22a to 22i is brought into contact with a bump electrode 52a to 52i of an input / output section formed on, for example, a chip peripheral portion on a semiconductor substrate as the DUT 51, and the contacts 22a to 22i are contacted. The other end of is connected to the connecting portions 20a and 20b via a wiring pattern formed on the support 18.

【0020】また、絶縁体21a〜21c内部には、接触子
列22a〜22c,22d〜22f,22g〜22iと対向するよう
に板状の銅からなる導電体23a〜23cが形成され、かつ
各導電体23a〜23cは電気的に一定の電位に固定される
ようになっている。
Inside the insulators 21a to 21c, plate-shaped conductors 23a to 23c made of copper are formed so as to face the contact rows 22a to 22c, 22d to 22f and 22g to 22i, and each of them is formed. The conductors 23a-23c are electrically fixed to a constant potential.

【0021】以上のように、本発明の第1の実施例のプ
ローブカードにおいては、 (1)接触子列22a〜22c,22d〜22f,22g〜22iの
間に絶縁体21b,21cを介在させている。また、接触子
22a〜22iは絶縁体21a〜21cの表面に固定されている
ので、接触子22a〜22i間の確実な絶縁性を保持するこ
とができる。
As described above, in the probe card of the first embodiment of the present invention, (1) the insulators 21b and 21c are interposed between the contactor rows 22a to 22c, 22d to 22f and 22g to 22i. ing. Also, contact
Since 22a to 22i are fixed to the surfaces of the insulators 21a to 21c, reliable insulation between the contacts 22a to 22i can be maintained.

【0022】(2)接触子22a〜22iは複数の接触子列
22a〜22c,22d〜22f,22g〜22iを成して層状に形
成され、かつ各接触子列22a〜22c,22d〜22f,22g
〜22iの間には板状の絶縁体21a〜21cが介在している
ので、層数を増やすことにより接触子22a〜22i間の確
実な絶縁性を保持しつつ、容易にチップ内部のエリアバ
ンプと接触することができる。
(2) The contacts 22a to 22i are a plurality of contact rows
22a to 22c, 22d to 22f, 22g to 22i are formed in layers and each contact row 22a to 22c, 22d to 22f, 22g.
Since the plate-shaped insulators 21a to 21c are interposed between the contacts 22a to 22i, the number of layers is increased so that the area bumps inside the chip can be easily maintained while maintaining the reliable insulation between the contacts 22a to 22i. Can be contacted with.

【0023】(3)各接触子22a〜22c,22d〜22f,
22g〜22iの間の絶縁体21a〜21cの内部に、接触子列
22a〜22c,22d〜22f,22g〜22iと対向するように
板状の導電体23a〜23cを有し、かつ導電体23a〜23c
は電気的に一定の電位に固定されるようになっているの
で、測定時には導電体23a〜23cを電気的に一定の電
位、例えば接地電位に固定することにより、周囲の接触
子からの電気信号の影響が及ばないようにすることがで
きる。
(3) Each of the contacts 22a-22c, 22d-22f,
Inside the insulators 21a to 21c between 22g to 22i, contactor rows are provided.
22a to 22c, 22d to 22f, 22g to 22i, and plate-shaped conductors 23a to 23c so as to face the conductors 23a to 23c
Is fixed to an electrically constant potential, therefore, by fixing the conductors 23a to 23c to an electrically constant potential, for example, the ground potential, during measurement, an electric signal from surrounding contacts is generated. Can be prevented from affecting.

【0024】次に、上記の接触子の集合体19aを構成す
る接触子列22a〜22c,22d〜22f,22g〜22iのうち
1つの接触子列22a〜22cの作成方法について図5
(a)〜(c)を参照しながら説明する。
Next, a method of making one of the contact rows 22a to 22c of the contact rows 22a to 22c, 22d to 22f, 22g to 22i constituting the above-mentioned contact group 19a will be described with reference to FIG.
A description will be given with reference to (a) to (c).

【0025】まず、図5(a)に示すように、膜厚0.1
mmのポリシドからなる絶縁体21a上に膜厚0.1 mmの
銅からなる導電体23a/絶縁体21a/接触子22a〜22c
となる0.1 mmからなる導電体22を順次形成する。
First, as shown in FIG. 5A, the film thickness is 0.1
conductors 23a / insulators 21a / contacts 22a to 22c made of copper and having a thickness of 0.1 mm on insulators 21a made of mm polyside.
Then, the conductor 22 of 0.1 mm is sequentially formed.

【0026】次に、図5(b)に示すように、帯状のレ
ジストパターン膜31a〜31cをマスクとして導電体22
をパターニングして、帯状の接触子22a〜22cを形成す
る。なお、上面図を図5(c)に示す。これにより、1
つの接触子列22a〜22cが形成される。
Next, as shown in FIG. 5B, the conductor 22 is formed using the strip-shaped resist pattern films 31a to 31c as masks.
Is patterned to form strip-shaped contacts 22a to 22c. A top view is shown in FIG. This gives 1
Two contactor rows 22a-22c are formed.

【0027】その後、同じようにして形成された他の接
触子列22d〜22f,22g〜22iを端部を少しずつずらし
て接着剤を介在させて積層・固定することにより図2に
示す接触子が作成される。
After that, other contact rows 22d to 22f and 22g to 22i formed in the same manner are laminated and fixed by shifting the ends little by little and interposing an adhesive agent between them, and the contact elements shown in FIG. Is created.

【0028】ところで、個々の接触子が互いに支えがな
く離間している従来の場合、接触子自体を帯形状に加工
することが難しいが、上記のようにして作成された接触
子22a〜22cにおいては、絶縁体21a上に導電体23a/
絶縁体21a/導電体22を積層した後、最上層の導電体
22をパターニングすることにより接触子22a〜22cの
形状を容易に帯状にすることができる。そして、接触子
22a〜22cの形状を帯状とすることにより、従来の場合
と比較して浮遊インダクタンスを低減することができ
る。
By the way, in the conventional case in which the individual contacts are separated from each other without any support, it is difficult to process the contacts themselves into a strip shape, but in the contacts 22a to 22c produced as described above, Is the conductor 23a / on the insulator 21a.
After stacking the insulator 21a / conductor 22 and then patterning the conductor 22 of the uppermost layer, the contacts 22a to 22c can be easily formed into a strip shape. And contactor
By making the shapes of 22a to 22c band-shaped, the stray inductance can be reduced as compared with the conventional case.

【0029】なお、第1の実施例では、接触子の集合体
19aの被測定体16との接触部はチップの形状に合わせ
て4辺形状に配置されているが、任意の形状に配置する
ことがてきる。
In the first embodiment, an assembly of contacts
The contact portion of 19a with the DUT 16 is arranged in a quadrilateral shape in accordance with the shape of the chip, but it may be arranged in any shape.

【0030】また、絶縁体21a〜21cの内部に、接触子
列22a〜22c,22d〜22f,22g〜22iと対向するよう
に板状の導電体23a〜23cを有しているが、図3に示す
第3の実施例のように、導電体23a〜23cを省略しても
よい。なお、図3中、符号24a〜24cは絶縁体、25a,
25d,25gは絶縁体24b,24cを挟んで形成された接触
子、51はチップ内に接触子25a,25d,25gと接触す
るバンプ電極52a,52d,52gが形成されているウエハ
(被測定体)である。
Further, inside the insulators 21a to 21c, there are plate-like conductors 23a to 23c so as to face the contactor rows 22a to 22c, 22d to 22f and 22g to 22i, but FIG. The conductors 23a to 23c may be omitted as in the third embodiment shown in FIG. In FIG. 3, reference numerals 24a to 24c are insulators, 25a,
25d and 25g are contacts formed by sandwiching the insulators 24b and 24c, and 51 is a wafer in which bump electrodes 52a, 52d and 52g that contact the contacts 25a, 25d and 25g are formed in the chip (measurement object). ).

【0031】更に、上記の第1の実施例ではバンプ電極
52a,52d,52gのような凸部に接触子25a,25d,25
gを接触しているが、図4(a)に示す第3の実施例の
ように、ビアホールの底部の電極54a,54d,54g等と
接触する場合には、接触子27a,27d,27gの先端部に
溶接又は半田付け等により補助接触子29a,29d,29g
を取り付けてもよい。これにより、凹部での接触を容易
に行うことができる。なお、図中、他の符号19cは接触
子の集合体、28a〜28cは絶縁体26a〜26cの内部に、
接触子列22a,22d,22gと対向するように形成された
板状の導電体、53はチップ内に接触子27a,27d,27
gと接触する電極54a,54d,54gが形成されているウ
エハ(被測定体)である。
Further, in the first embodiment described above, the bump electrode
Contact pieces 25a, 25d, 25 on the convex portion such as 52a, 52d, 52g
Although it is in contact with g, when contact is made with the electrodes 54a, 54d, 54g, etc. at the bottom of the via hole as in the third embodiment shown in FIG. 4 (a), the contacts 27a, 27d, 27g Auxiliary contactors 29a, 29d, 29g by welding or soldering on the tip
May be attached. This makes it possible to easily make contact in the recess. In the figure, another reference numeral 19c is a contactor assembly, and 28a to 28c are inside insulators 26a to 26c.
A plate-shaped conductor formed so as to face the contact row 22a, 22d, 22g, 53 is a contact 27a, 27d, 27 in the chip.
This is a wafer (measurement object) on which electrodes 54a, 54d, 54g that are in contact with g are formed.

【0032】また、図4(a)の代わりに、図4(b)
に示す第4の実施例のように、接触子30a,30d,30g
自体の先端部が絶縁体26a〜26aの先端部よりも突き出
るようにして形成してもよい。
Further, instead of FIG. 4A, FIG.
As in the fourth embodiment shown in FIG. 3, the contacts 30a, 30d, 30g
It may be formed so that the tip portion of itself projects beyond the tip portions of the insulators 26a to 26a.

【0033】[0033]

【発明の効果】以上のように、本発明のプローブカード
においては、 (1)接触子の間に絶縁体を介在させているので、接触
子間の確実な絶縁性を保持することができる。
As described above, in the probe card of the present invention, (1) since the insulator is interposed between the contacts, the reliable insulation between the contacts can be maintained.

【0034】(2)接触子は複数の列を成して層状に形
成され、かつ各接触子列の間には板状の絶縁体が介在し
ているので、層数を増やすことにより接触子間の確実な
絶縁性を保持しつつ、容易にチップ内部のエリアバンプ
と接触することができる。
(2) Since the contactor is formed in a plurality of rows in a layered form and a plate-shaped insulator is interposed between each contactor row, the contactor is increased by increasing the number of layers. It is possible to easily make contact with the area bumps inside the chip while maintaining reliable insulation between them.

【0035】(3)各接触子列の間の絶縁体の内部に、
接触子列と対向するように板状の導電体を有し、かつ導
電体は電気的に一定の電位に固定されるようになってい
るので、周囲の接触子からの電気信号の影響が及ばない
ようにすることができる。
(3) Inside the insulator between each contact row,
Since it has a plate-shaped conductor that faces the contact row, and the conductor is designed to be electrically fixed to a constant potential, the influence of electrical signals from the surrounding contacts does not occur. You can avoid it.

【0036】(4)接触子の形状を帯状とすることによ
り、従来の場合と比較して浮遊インダクタンスを低減す
ることができる。
(4) By making the contactor in the shape of a band, the stray inductance can be reduced as compared with the conventional case.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例について説明する図(そ
の1)である。
FIG. 1 is a diagram (No. 1) explaining a first embodiment of the present invention.

【図2】本発明の第1の実施例について説明する図(そ
の2)である。
FIG. 2 is a diagram (No. 2) for explaining the first embodiment of the present invention.

【図3】本発明の第2の実施例について説明する図であ
る。
FIG. 3 is a diagram illustrating a second embodiment of the present invention.

【図4】本発明の第3及び第4の実施例について説明す
る側面図である。
FIG. 4 is a side view illustrating third and fourth embodiments of the present invention.

【図5】本発明の第1の実施例に係る接触子の集合体の
作成方法について説明する図である。
FIG. 5 is a diagram illustrating a method of forming a contact aggregate according to the first embodiment of the present invention.

【図6】従来例について説明する図である。FIG. 6 is a diagram illustrating a conventional example.

【符号の説明】[Explanation of symbols]

11 プローブカード、 12 フロックリング、 13 パフォーマンスボード、 14 測定器、 15 ステージ、 16,51,53 ウエハ(被測定体)、 17 コンタクトピン、 18 支持体、 19a〜19d 接触子の集合体、 20a,20b 接続部、 21a〜21c,24a〜24c,26a〜26c 絶縁体、 22,23a〜23c,28a〜28c 導電体、 22a〜22i,25a,25d,25g,27a,27d,27g,30
a,30d,30g 接触子、 29a,29d,29g 補助接触子、 52a,52d,52g バンプ電極、 54a,54d,54g 電極。
11 probe card, 12 flock ring, 13 performance board, 14 measuring instrument, 15 stage, 16, 51, 53 wafer (measurement object), 17 contact pin, 18 support, 19a to 19d contact assembly, 20a, 20b connection part, 21a-21c, 24a-24c, 26a-26c insulator, 22,23a-23c, 28a-28c conductor, 22a-22i, 25a, 25d, 25g, 27a, 27d, 27g, 30
a, 30d, 30g contacts, 29a, 29d, 29g auxiliary contacts, 52a, 52d, 52g bump electrodes, 54a, 54d, 54g electrodes.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一方の端が被測定体と接触され、他端が
測定器に接続される、互いに間隔をおいて配置された複
数の接触子を有するプローブカードであって、 前記接触子は前記被測定体の接触部の配置に合わせて配
置され、かつ前記各導電体間に絶縁体が介在することに
より前記各導電体の互いの位置が一定になるように保持
されていることを特徴とするプローブカード。
1. A probe card having a plurality of contacts arranged at a distance from each other, one end of which is brought into contact with a device under test and the other end of which is connected to a measuring instrument, wherein the contacts are It is arranged according to the arrangement of the contact portion of the object to be measured, and an insulator is interposed between the conductors so that the conductors are held so that their positions are constant. And a probe card.
【請求項2】 一方の端が被測定体と接触され、他端が
測定器に接続される、互いに間隔をおいて配置された複
数の接触子を有するプローブカードであって、 前記接触子は複数の列を成して層状に形成され、かつ前
記各接触子列の間には板状の絶縁体が介在していること
を特徴とするプローブカード。
2. A probe card having a plurality of contacts arranged at a distance from each other, one end of which contacts the object to be measured and the other end of which is connected to a measuring instrument, wherein the contacts are A probe card, wherein a plurality of rows are formed in layers and a plate-shaped insulator is interposed between the contact rows.
【請求項3】 前記各接触子列の間の絶縁体の内部に、
前記接触子列と対向するように板状の導電体を有し、か
つ該導電体は電気的に一定の電位に固定されるようにな
っていることを特徴とする請求項2記載のプローブカー
ド。
3. Inside the insulator between the contact rows,
3. The probe card according to claim 2, further comprising a plate-shaped conductor facing the contact row, the conductor being electrically fixed at a constant potential. ..
【請求項4】 前記被測定体はウエハ内に形成されてい
るチップであり、前記層状をなした複数の接触子の列は
前記チップ内の接触部の配置に対応するように4辺形状
に配置されていることを特徴とする請求項1,請求項2
又は請求項3記載のプローブカード。
4. The object to be measured is a chip formed in a wafer, and the row of the plurality of layered contacts has a quadrilateral shape so as to correspond to the arrangement of the contact parts in the chip. It is arranged, Claim 1, Claim 2 characterized by the above-mentioned.
Alternatively, the probe card according to claim 3.
【請求項5】 前記接触子は帯形状を有することを特徴
とする請求項1,請求項2,請求項3又は請求項4記載
のプローブカード。
5. The probe card according to claim 1, wherein the contactor has a strip shape.
JP3291688A 1991-11-07 1991-11-07 Probe card Withdrawn JPH05129387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3291688A JPH05129387A (en) 1991-11-07 1991-11-07 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3291688A JPH05129387A (en) 1991-11-07 1991-11-07 Probe card

Publications (1)

Publication Number Publication Date
JPH05129387A true JPH05129387A (en) 1993-05-25

Family

ID=17772124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3291688A Withdrawn JPH05129387A (en) 1991-11-07 1991-11-07 Probe card

Country Status (1)

Country Link
JP (1) JPH05129387A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4732557B2 (en) * 1999-07-08 2011-07-27 株式会社日本マイクロニクス Manufacturing method of probe assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4732557B2 (en) * 1999-07-08 2011-07-27 株式会社日本マイクロニクス Manufacturing method of probe assembly

Similar Documents

Publication Publication Date Title
US4446477A (en) Multichip thin film module
JP4862017B2 (en) Relay board, manufacturing method thereof, probe card
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
US4812742A (en) Integrated circuit package having a removable test region for testing for shorts and opens
KR101177133B1 (en) Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment
JPS6369247A (en) Prober
JP2008536109A (en) Probe card and manufacturing method thereof
US6249114B1 (en) Electronic component continuity inspection method and apparatus
JPS63316449A (en) Method and apparatus for testing integrated circuit
KR102269398B1 (en) Inspection socket having an insulating base made of a pcb in which conductive shielding layers are stacked in multiple layers
JP2004347591A (en) Probe card for integrated circuit
JPH05129387A (en) Probe card
JP2010256371A (en) Method of inspecting semiconductor wafer, and method of manufacturing semiconductor device
JP2001272435A (en) Outlet for measurement of electric characteristic of semiconductor chip and evaluation method for electric characteristic of semiconductor device
US20010050177A1 (en) Connection structure of coaxial cable to electric circuit substrate
JP4045841B2 (en) Probe card
JP4131137B2 (en) Interposer substrate continuity inspection method
JPS625339B2 (en)
JP3436183B2 (en) Semiconductor inspection apparatus and inspection method using the same
JP3447496B2 (en) Wiring board for semiconductor mounting
JPS628153B2 (en)
JPH11121553A (en) Probe card for wafer batch type measurement inspection and inspection method of semiconductor device using the probe card
JPH09307024A (en) Chip carrier
JPH06181246A (en) Probing device
JP3978142B2 (en) Inspection board

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204