JPH05127772A - クロツク発振装置 - Google Patents
クロツク発振装置Info
- Publication number
- JPH05127772A JPH05127772A JP3287486A JP28748691A JPH05127772A JP H05127772 A JPH05127772 A JP H05127772A JP 3287486 A JP3287486 A JP 3287486A JP 28748691 A JP28748691 A JP 28748691A JP H05127772 A JPH05127772 A JP H05127772A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- oscillator
- clock signal
- voltage
- backup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 通常時においては高精度の計時が得られ、か
つ、バックアップ時においては長期間のバッテリバック
アップが可能なクロック発振装置を提供する。 【構成】 高精度発振器及び低消費電力発振器の2つの
発振器を設け、通常時又はバックアップ時に応じて2つ
の発振器からのクロック信号を切り替えるクロック切替
手段を備えた構成となっている。
つ、バックアップ時においては長期間のバッテリバック
アップが可能なクロック発振装置を提供する。 【構成】 高精度発振器及び低消費電力発振器の2つの
発振器を設け、通常時又はバックアップ時に応じて2つ
の発振器からのクロック信号を切り替えるクロック切替
手段を備えた構成となっている。
Description
【0001】
【産業上の利用分野】本発明は、電子交換機等の機器に
使用されるクロック発振装置に関する。
使用されるクロック発振装置に関する。
【0002】
【従来の技術】図2は従来のクロック発振装置の構成を
示している。図2において、1は計時動作に必要な周波
数f[Hz]のクロック信号を発生する高精度発振器で
あり、クロック信号の周波数f[Hz]のn倍の周波数
のクロック信号を発振する水晶発振器1a及びこの水晶
発振器1aからのクロック信号を1/nに分周する分周
器1bとで構成されている。この高精度発振器1は、消
費電力が大きいものの、高い周波数精度のクロック信号
を発生する。2は計時手段としての時計用ICであり、
所定のクロック信号に応答して計時動作をなす。
示している。図2において、1は計時動作に必要な周波
数f[Hz]のクロック信号を発生する高精度発振器で
あり、クロック信号の周波数f[Hz]のn倍の周波数
のクロック信号を発振する水晶発振器1a及びこの水晶
発振器1aからのクロック信号を1/nに分周する分周
器1bとで構成されている。この高精度発振器1は、消
費電力が大きいものの、高い周波数精度のクロック信号
を発生する。2は計時手段としての時計用ICであり、
所定のクロック信号に応答して計時動作をなす。
【0003】図3は、通常時又はバックアップ時に、高
精度発振器1及び時計用IC2に供給する電源を切り替
える電源切替回路の回路図である。図3において、3は
通常時に使用する主電源、4は非常時すなわちバックア
ップ時に使用するバッテリである。この電源切替回路は
広く公知であり、構成及び動作の説明は省略する。
精度発振器1及び時計用IC2に供給する電源を切り替
える電源切替回路の回路図である。図3において、3は
通常時に使用する主電源、4は非常時すなわちバックア
ップ時に使用するバッテリである。この電源切替回路は
広く公知であり、構成及び動作の説明は省略する。
【0004】次に、上記従来例の動作について説明す
る。時計用IC2は、高精度発振器1からのクロック信
号により精度の高い計時動作を行なっている。高精度発
振器1及び時計用IC2への電源電圧は、通常は主電源
3からの電圧VDDが出圧電圧VBBとして供給されるが、
主電源3がオフになった場合すなわちバックアップ時に
は、バッテリ4の電圧が出圧電圧VBBとして供給され
る。従って、主電源3に異常がある場合でも、とぎれる
ことなく計時動作が継続されることとなる。
る。時計用IC2は、高精度発振器1からのクロック信
号により精度の高い計時動作を行なっている。高精度発
振器1及び時計用IC2への電源電圧は、通常は主電源
3からの電圧VDDが出圧電圧VBBとして供給されるが、
主電源3がオフになった場合すなわちバックアップ時に
は、バッテリ4の電圧が出圧電圧VBBとして供給され
る。従って、主電源3に異常がある場合でも、とぎれる
ことなく計時動作が継続されることとなる。
【0005】図4は、図2の高精度発振器1に代えて、
消費電力の低い低消費電力発振器5を用いたものであ
る。その他、時計用IC2は図2のものと同様であり同
一の符号で示されている。また、電源切替回路も図3と
同一であり、図及び説明は省略する。この低消費電力発
振器5は、発生するクロック信号の精度は高精度発振器
1に比べて劣るものの、消費電力が小さいという利点が
あり、バックアップ時のバッテリの負担を軽くすること
ができる。
消費電力の低い低消費電力発振器5を用いたものであ
る。その他、時計用IC2は図2のものと同様であり同
一の符号で示されている。また、電源切替回路も図3と
同一であり、図及び説明は省略する。この低消費電力発
振器5は、発生するクロック信号の精度は高精度発振器
1に比べて劣るものの、消費電力が小さいという利点が
あり、バックアップ時のバッテリの負担を軽くすること
ができる。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来例のクロック発振装置では、高精度発振器1を使用し
た場合は消費電力が大きくなり、長期間のバッテリバッ
クアップができないという問題があり、低消費電力発振
器5を使用した場合にはクロック信号の周波数精度、特
に温度変化による精度が低くなり、計時の精度が悪くな
るという問題があった。
来例のクロック発振装置では、高精度発振器1を使用し
た場合は消費電力が大きくなり、長期間のバッテリバッ
クアップができないという問題があり、低消費電力発振
器5を使用した場合にはクロック信号の周波数精度、特
に温度変化による精度が低くなり、計時の精度が悪くな
るという問題があった。
【0007】本発明は、このような従来の問題を解決す
るものであり、通常時においては高精度の計時が得ら
れ、かつ、長期間のバッテリバックアップが可能なクロ
ック発振装置を提供することを目的とする。
るものであり、通常時においては高精度の計時が得ら
れ、かつ、長期間のバッテリバックアップが可能なクロ
ック発振装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するために、高精度発振器及び低消費電力発振器の2つ
の発振器を設け、電源電圧の供給状態に応じて2つの発
振器からのクロック信号を切り替えるクロック切替手段
を備えた構成となっている。
するために、高精度発振器及び低消費電力発振器の2つ
の発振器を設け、電源電圧の供給状態に応じて2つの発
振器からのクロック信号を切り替えるクロック切替手段
を備えた構成となっている。
【0009】
【作用】したがって、本発明によれば、通常時において
は高精度発振器からの高精度のクロック信号が得られ、
バックアップ時には低消費電力発振器を使用してバッテ
リの負担を軽くできる効果が得られる。
は高精度発振器からの高精度のクロック信号が得られ、
バックアップ時には低消費電力発振器を使用してバッテ
リの負担を軽くできる効果が得られる。
【0010】
【実施例】図1は本発明の一実施例の構成を示すもので
ある。図1において、6は入力される2つのクロック信
号を切り替えて出力するクロック切替手段としてのクロ
ック切替回路である。なお、図2及び図4の構成と同じ
ものは同一の符号で表されている。クロック切替回路6
の一方の入力端6aには、高精度発振器1から出力され
る第1のクロック信号が供給され、他方の入力端6bに
は低消費電力発振器5から出力される第2のクロック信
号が供給されている。制御端6cには、切替制御回路
(図示せず)からクロック信号切替のための制御信号が
与えられていて、この制御信号に応じて、第1又は第2
のクロック信号を択一的に出力端yから出力して、時計
用IC2に供給する。
ある。図1において、6は入力される2つのクロック信
号を切り替えて出力するクロック切替手段としてのクロ
ック切替回路である。なお、図2及び図4の構成と同じ
ものは同一の符号で表されている。クロック切替回路6
の一方の入力端6aには、高精度発振器1から出力され
る第1のクロック信号が供給され、他方の入力端6bに
は低消費電力発振器5から出力される第2のクロック信
号が供給されている。制御端6cには、切替制御回路
(図示せず)からクロック信号切替のための制御信号が
与えられていて、この制御信号に応じて、第1又は第2
のクロック信号を択一的に出力端yから出力して、時計
用IC2に供給する。
【0011】また、電源電圧を供給する電源切替回路
は、図3に示す従来例と同一であるが、高精度発振器1
には主電源3の電圧VDDが直接供給されていて、時計用
IC2及び低消費電力発振器5には、従来と同様出力電
圧VBBが供給されている。
は、図3に示す従来例と同一であるが、高精度発振器1
には主電源3の電圧VDDが直接供給されていて、時計用
IC2及び低消費電力発振器5には、従来と同様出力電
圧VBBが供給されている。
【0012】次に、上記実施例の動作について説明す
る。通常時すなわち主電源3が正常に動作中であるとき
は、クロック切替回路6の出力端6yには高精度発振器
1からの第1のクロック信号が出力され、高精度のクロ
ック信号が時計用IC2に供給されている。従って、時
計用IC2においては精度の高い計時動作が得られる。
またこの場合には、時計用IC2、高精度発振器1及び
低消費電力発振器5には、主電源3からの電圧VDDが供
給されており、バッテリ4からの電圧供給は行われない
ことはもちろんである。
る。通常時すなわち主電源3が正常に動作中であるとき
は、クロック切替回路6の出力端6yには高精度発振器
1からの第1のクロック信号が出力され、高精度のクロ
ック信号が時計用IC2に供給されている。従って、時
計用IC2においては精度の高い計時動作が得られる。
またこの場合には、時計用IC2、高精度発振器1及び
低消費電力発振器5には、主電源3からの電圧VDDが供
給されており、バッテリ4からの電圧供給は行われない
ことはもちろんである。
【0013】ここで、主電源3からの電圧VDDがオフと
なったときは、高精度発振器1には電圧の供給がなされ
ず、バックアップ電源としてのバッテリ4から、時計用
IC2及び低消費電力発振器5に電圧が供給される。さ
らにこの場合には、制御信号によりクロック切替回路6
が切り替えられ、低消費電力発振器5からの第2のクロ
ック信号が時計用IC2に供給される。従って、このよ
うなバックアップ時にはバッテリの負担を軽くでき、長
期間のバッテリバックアップが可能となる。
なったときは、高精度発振器1には電圧の供給がなされ
ず、バックアップ電源としてのバッテリ4から、時計用
IC2及び低消費電力発振器5に電圧が供給される。さ
らにこの場合には、制御信号によりクロック切替回路6
が切り替えられ、低消費電力発振器5からの第2のクロ
ック信号が時計用IC2に供給される。従って、このよ
うなバックアップ時にはバッテリの負担を軽くでき、長
期間のバッテリバックアップが可能となる。
【0014】なお、上記実施例において、クロック切替
回路6への制御信号は、図示せぬ制御回路から与えるこ
ととしたが、簡単な方法として、主電源3の出力電圧V
DDを制御信号として用いることもできる。
回路6への制御信号は、図示せぬ制御回路から与えるこ
ととしたが、簡単な方法として、主電源3の出力電圧V
DDを制御信号として用いることもできる。
【0015】また、通常時には、低消費電力発振器5に
主電源3から電圧を供給するようにしたが、バックアッ
プ時のみバッテリ4からの電圧を低消費電力発振器5に
供給して、通常時における主電源3の消費電力を節約す
るようにしても良い。
主電源3から電圧を供給するようにしたが、バックアッ
プ時のみバッテリ4からの電圧を低消費電力発振器5に
供給して、通常時における主電源3の消費電力を節約す
るようにしても良い。
【0016】
【発明の効果】本発明は上記実施例より明らかなよう
に、計時手段にクロック信号を供給するために、高精度
発振器及び低消費電力発振器の2つの発振器と、この2
つの発振器からのクロック信号を切り替えるクロック切
替手段とを設け、供給する電源の状態に応じてクロック
信号を切り替えて使用することにより、通常時において
は高精度の計時が得られ、バックアップ時には長期間の
バッテリバックアップが可能な効果が得られる。
に、計時手段にクロック信号を供給するために、高精度
発振器及び低消費電力発振器の2つの発振器と、この2
つの発振器からのクロック信号を切り替えるクロック切
替手段とを設け、供給する電源の状態に応じてクロック
信号を切り替えて使用することにより、通常時において
は高精度の計時が得られ、バックアップ時には長期間の
バッテリバックアップが可能な効果が得られる。
【図1】本発明の実施例におけるクロック発振装置のブ
ロック図
ロック図
【図2】従来のクロック発振装置のブロック図
【図3】電源切替回路の回路図
【図4】従来のクロック発振装置のブロック図
1 高精度発振器 1a 水晶発振器 1b 分周器 2 時計用IC 3 主電源 4 バッテリ 5 低消費電力発振器 6 クロック切替回路 6a,6b 入力端 6c 制御端 6y 出力端
Claims (3)
- 【請求項1】 所定のクロック信号に応答して計時動作
をなす計時手段と、前記計時手段に電圧を供給する主電
源と、前記主電源が前記計時手段に電圧を供給しないバ
ックアップ時に前記計時手段に電圧を供給するバックア
ップ電源とを備えたクロック発振装置であって、 第1のクロック信号を発生する高精度発振器と、第2の
クロック信号を発生する低消費電力発振器と、前記バッ
クアップ時には前記第2のクロック信号を、前記バック
アップ時以外の時には前記第1のクロック信号を、それ
ぞれ前記所定のクロック信号とするクロック切替手段と
を備えたことを特徴とするクロック発振装置。 - 【請求項2】 前記高精度発振器への電圧は、前記主電
源からのみ供給されることを特徴とする請求項1記載の
クロック発振装置。 - 【請求項3】 前記計時手段は、時計用ICであること
を特徴とする請求項1又は2記載のクロック発振装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3287486A JPH05127772A (ja) | 1991-11-01 | 1991-11-01 | クロツク発振装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3287486A JPH05127772A (ja) | 1991-11-01 | 1991-11-01 | クロツク発振装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05127772A true JPH05127772A (ja) | 1993-05-25 |
Family
ID=17717968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3287486A Pending JPH05127772A (ja) | 1991-11-01 | 1991-11-01 | クロツク発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05127772A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003526250A (ja) * | 2000-03-02 | 2003-09-02 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | レイク受信機における到来電波の位置の高速検出方法及び装置 |
-
1991
- 1991-11-01 JP JP3287486A patent/JPH05127772A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003526250A (ja) * | 2000-03-02 | 2003-09-02 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | レイク受信機における到来電波の位置の高速検出方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4956618A (en) | Start-up circuit for low power MOS crystal oscillator | |
EP0939495B1 (en) | Power saving system for an electronic portable device | |
KR19980079958A (ko) | 저전력 고정밀 클럭 회로 및 집적 회로 클럭 방법 | |
US4344046A (en) | Signal generator including high and low frequency oscillators | |
US4196404A (en) | Crystal oscillator having low power consumption | |
EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
JP2004288087A (ja) | 情報処理装置 | |
JPH0128408B2 (ja) | ||
JPH05127772A (ja) | クロツク発振装置 | |
JPH10283774A (ja) | 時計内蔵型半導体集積回路装置 | |
JPS6148726B2 (ja) | ||
US4131864A (en) | Low voltage compensator for power supply in a complementary MOS transistor crystal oscillator circuit | |
JPH0114552B2 (ja) | ||
JP2007218733A (ja) | 電子時計 | |
JPS58113889A (ja) | タイマ−装置 | |
US5657297A (en) | Clock apparatus having high accuracy | |
JPS6140353B2 (ja) | ||
JP3781901B2 (ja) | 計時システム | |
JPH11298250A (ja) | 水晶発振回路の起動システム | |
JPS6143274Y2 (ja) | ||
JPH0312276B2 (ja) | ||
JPH02288907A (ja) | 電子装置 | |
JPH04232520A (ja) | マイクロコンピュータシステム | |
KR20000038479A (ko) | 발진 안정화 시간 가변 기능을 갖는 수정발진회로 |