JPH05121572A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05121572A JPH05121572A JP27963391A JP27963391A JPH05121572A JP H05121572 A JPH05121572 A JP H05121572A JP 27963391 A JP27963391 A JP 27963391A JP 27963391 A JP27963391 A JP 27963391A JP H05121572 A JPH05121572 A JP H05121572A
- Authority
- JP
- Japan
- Prior art keywords
- film
- baked
- polymer
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法、
特に、層間絶縁膜の形成方法に関する。BACKGROUND OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device,
In particular, it relates to a method for forming an interlayer insulating film.
【０００２】[0002]
【従来の技術】近年のＬＳＩの層間絶縁膜または平坦化
膜の形成にはＳＯＧ（スピンオングラス）を塗布して焼
成する方法が多く使用されている。従来のＳＯＧは無機
ＳＯＧとアルキル基がシリコンに直接結合している構造
を有する有機ＳＯＧとに分類され、ともに金属アルコキ
シドの加水分解と重縮合とによって生成されるシリコン
アルコキシドを原液としている。2. Description of the Related Art In recent years, a method of applying SOG (spin on glass) and baking it is often used for forming an interlayer insulating film or a flattening film of an LSI. Conventional SOG is classified into inorganic SOG and organic SOG having a structure in which an alkyl group is directly bonded to silicon, both of which use a silicon alkoxide produced by hydrolysis and polycondensation of a metal alkoxide as a stock solution.
【０００３】[0003]
【発明が解決しようとする課題】無機ＳＯＧは成膜時に
体積が減少するため高い引っ張り応力が作用する。その
ため耐クラック性が低く、厚膜化が困難であり、２層も
しくは３層に重ねて形成しなければならないという欠点
があり、膜の平坦性の点では有機ＳＯＧに劣る。Since the volume of the inorganic SOG is reduced during film formation, high tensile stress acts. Therefore, it has low crack resistance, it is difficult to form a thick film, and it has to be formed in two or three layers, and it is inferior to organic SOG in terms of film flatness.
【０００４】一方、一回の塗布ですむ方法としては厚膜
化可能な有機ＳＯＧを使用する方法がある。しかし、有
機ＳＯＧは残留有機基が酸素プラズマによってダメージ
を受けやすく、そのため無機ＳＯＧ以上の吸湿性をもっ
てしまい、また、有機基が導入されていることによって
膜密度が低いという欠点がある。このため、Ｖｉａホー
ル形成時の酸素プラズエッチング時にサイドエッチング
されたり、レジスト膜をアッシング除去する時に酸素プ
ラズマダメージを受けて吸湿性が増加したりする。これ
らの問題を回避するためには、Ｖｉａホール形成前にＶ
ｉａホール近傍の有機ＳＯＧをエッチバックして一旦除
去してからＰＳＧ等の層間絶縁膜を形成するプロセスが
必要である。On the other hand, there is a method of using an organic SOG capable of forming a thick film as a method of coating only once. However, the organic SOG has a drawback that residual organic groups are easily damaged by oxygen plasma, and thus has a hygroscopic property equal to or higher than that of the inorganic SOG, and the film density is low due to the introduction of the organic groups. For this reason, side etching may occur during oxygen plasma etching when forming via holes, or oxygen plasma damage may occur when the resist film is removed by ashing, and hygroscopicity may increase. To avoid these problems, V
It is necessary to etch back the organic SOG in the vicinity of the ia hole, remove it once, and then form an interlayer insulating film such as PSG.
【０００５】本発明の目的は、これらの欠点を解消する
ことにあり、耐クラック性が高くて厚膜化が可能であ
り、平坦性能力が高く、膜密度の高い絶縁膜を形成する
方法を提供することにある。An object of the present invention is to eliminate these drawbacks, and to provide a method for forming an insulating film having high crack resistance, capable of thickening the film, having high flatness ability, and having high film density. To provide.
【０００６】[0006]
【課題を解決するための手段】上記の目的は、基板上
に、式SUMMARY OF THE INVENTION The above-mentioned object is
【０００７】[0007]
【化２】 但し、Ｘは１〜３であり、Ｙは０または１であり、ｎは
２０〜２５，０００である。で示されるポリマーを塗布
し焼成して層間絶縁膜を形成する工程を有する半導体装
置の製造方法によって達成される。なお、前記の焼成工
程は、酸素を３％以上含む雰囲気中または水蒸気中にお
いて３００〜５５０℃の温度で実施するとよい。[Chemical 2] However, X is 1 to 3, Y is 0 or 1, and n is 20 to 25,000. It is achieved by a method for manufacturing a semiconductor device, which includes a step of applying a polymer represented by and baking the polymer to form an interlayer insulating film. The firing step may be performed at a temperature of 300 to 550 ° C. in an atmosphere containing oxygen of 3% or more or in steam.
【０００８】[0008]
【作用】ポリマーを層間絶縁膜として使用する場合、分
子量が小さいと揮発生が高くなってポーラスな膜となり
吸湿性が高くなるという欠点がある。従って分子量は１
０００以上が望ましい。しかし分子量が１０，０００以
上になると膜の平坦性が悪くなることが知られている。When a polymer is used as an interlayer insulating film, if the molecular weight is small, the volatility becomes high and the film becomes porous, resulting in high hygroscopicity. Therefore, the molecular weight is 1
000 or more is desirable. However, it is known that when the molecular weight is 10,000 or more, the flatness of the film deteriorates.
【０００９】四塩化シリコン（ＳｉＣｌ4 ）とアンモニ
ア（ＮＨ3 ）との低温合成によって得られた、式The formula obtained by low temperature synthesis of silicon tetrachloride (SiCl 4 ) and ammonia (NH 3 )
【００１０】[0010]
【化３】 但し、Ｘは１〜３であり、Ｙは０または１であり、ｎは
２０〜２５，０００である。で示すポリマーをシリコン
基板上にスピンコート法を使用して塗布し、３００〜５
５０℃の温度で焼成した膜を赤外線吸収スペクトル分析
した結果を図１に示す。図中、Ａもって示すグラフは窒
素雰囲気中で焼成した場合を示し、Ｂをもって示すグラ
フは３％酸素雰囲気中で焼成した場合を示し、Ｃをもっ
て示すグラフは水蒸気中で焼成した場合を示す。これら
のグラフから、窒素中→３％酸素中→水蒸気中と焼成中
の酸化が促進されるにしたがって、膜中のＳｉ−Ｎ結合
が減少し、代わってＳｉ−Ｏ結合が増加して膜が緻密化
していくことが認められる。[Chemical 3] However, X is 1 to 3, Y is 0 or 1, and n is 20 to 25,000. The polymer shown in is coated on a silicon substrate using a spin coating method,
The results of infrared absorption spectrum analysis of the film baked at a temperature of 50 ° C. are shown in FIG. In the figure, the graph indicated by A shows the case of baking in a nitrogen atmosphere, the graph shown by B shows the case of baking in a 3% oxygen atmosphere, and the graph shown by C shows the case of baking in steam. From these graphs, as the oxidation in nitrogen → 3% oxygen → water vapor is promoted during firing, the Si-N bond in the film decreases, and instead the Si-O bond increases and the film grows. It is admitted that it is becoming more compact.
【００１１】図２に、式（１）をもって示すポリマーを
前記と同様にシリコン基板上に塗布し、酸素濃度を変え
て焼成した複数のサンプルを四フッ化炭素ガス（Ｃ
Ｆ4 ）と酸素ガス（Ｏ2 ）との混合ガスを使用して等方
性ドライエッチングを実施したときのエッチングレート
と酸素濃度との関係を示す。このグラフから酸素濃度を
高めて酸化を促進させることによりエッチングレートが
低下し、酸素濃度を３％以上にすればＣＶＤ法を使用し
て形成されるＰＳＧ膜と同等のエッチングレート（１０
００〜１２００Å／ｍｉｎ）が得られることが明らかに
なった。なお、水蒸気中で焼成すればエッチングレート
はさらに低下し、膜が緻密化する。In FIG. 2, the polymer represented by the formula (1) was applied onto a silicon substrate in the same manner as described above, and a plurality of samples obtained by firing while changing the oxygen concentration were treated with carbon tetrafluoride gas (C).
The relationship between the etching rate and the oxygen concentration when isotropic dry etching is performed using a mixed gas of F 4 ) and oxygen gas (O 2 ). From this graph, the etching rate is lowered by increasing the oxygen concentration to promote the oxidation, and if the oxygen concentration is set to 3% or more, the etching rate (10%) equivalent to that of the PSG film formed by the CVD method is obtained.
It has become clear that the range of 00 to 1200Å / min) can be obtained. Note that if the film is baked in water vapor, the etching rate is further reduced and the film becomes dense.
【００１２】また、式（１）をもって示すポリマーを塗
布し３％以上の濃度の酸素雰囲気中において焼成するこ
とによってＳｉＯＮまたはＳｉＯ2 構造の膜となって膜
が膨張するため、膜にコンプレッシブな残留ストレスが
発生して耐クラック性が向上し、厚膜化が可能になる。
また、膜の平坦性についても従来の有機ＳＯＧよりも高
い平坦性が得られることが実験により確認された。さら
に、式（１）をもって示すポリマーにセラミック・フィ
ラーを混入する事により、耐クラック性がさらに向上す
ることが実験により確認された。Further, when the polymer represented by the formula (1) is applied and baked in an oxygen atmosphere having a concentration of 3% or more, a film having a SiON or SiO 2 structure is formed and the film expands, so that the film is not compressed. Residual stress is generated, crack resistance is improved, and it becomes possible to increase the film thickness.
Further, it was confirmed by experiments that the flatness of the film can be higher than that of the conventional organic SOG. Further, it was confirmed by experiments that the crack resistance is further improved by mixing a ceramic filler into the polymer represented by the formula (1).
【００１３】[0013]
【実施例】以下、図面を参照して、本発明の一実施例に
係る層間絶縁膜の形成方法について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for forming an interlayer insulating film according to an embodiment of the present invention will be described below with reference to the drawings.
【００１４】図３に示すように、基板１上に形成された
第１層配線２上にヒロック防止のためプラズマ化学気相
成長法（ＰＣＶＤ法）を使用して二酸化シリコン（Ｓｉ
Ｏ2 ）膜３を形成する。As shown in FIG. 3, silicon dioxide (Si) is formed on the first layer wiring 2 formed on the substrate 1 by plasma chemical vapor deposition (PCVD) to prevent hillocks.
The O 2 ) film 3 is formed.
【００１５】図４に示すように、式（１）をもって示す
ポリマーをスピンコート法を使用して塗布し、酸素濃度
３％以上の雰囲気中において３００〜５５０℃の温度で
焼成してポリマー膜４を形成する。As shown in FIG. 4, the polymer represented by the formula (1) is applied by a spin coating method, and is baked at a temperature of 300 to 550 ° C. in an atmosphere having an oxygen concentration of 3% or more to form a polymer film 4. To form.
【００１６】図５に示すように、層間絶縁膜としてＣＶ
Ｄ法を使用してリンシリケートガラス（ＰＳＧ）膜５を
形成する。図６に示すように、Ｖｉａホール形成領域に
開口を有するレジスト膜６を形成し、酸素プラズマエッ
チングをなしてＶｉａホール７を形成する。As shown in FIG. 5, CV is used as an interlayer insulating film.
The phosphosilicate glass (PSG) film 5 is formed by using the D method. As shown in FIG. 6, a resist film 6 having an opening in the via hole formation region is formed, and oxygen plasma etching is performed to form a via hole 7.
【００１７】図７に示すように、レジスト膜６を除去
し、アルミニウムをスパッタして２層目配線８を形成す
る。ポリマー膜４の平坦性が良好であり、また、エッチ
ングレートも上層のＰＳＧ膜５と同等になるためサイド
エッチングも発生しなくなり、２層目配線８のカバレー
ジは良好になって断線は発生しない。As shown in FIG. 7, the resist film 6 is removed and aluminum is sputtered to form a second layer wiring 8. Since the polymer film 4 has good flatness and the etching rate is the same as that of the upper PSG film 5, side etching does not occur, the coverage of the second layer wiring 8 becomes good, and disconnection does not occur.
【００１８】比較例１ 無機ＳＯＧを使用する場合について説明する。図８に示
すように、基板11上に形成された第１層配線12上にヒロ
ック防止のためＰＣＶＤ法を使用してＳｉＯ2 膜13を形
成する。 Comparative Example 1 The case of using an inorganic SOG will be described. As shown in FIG. 8, a SiO 2 film 13 is formed on the first layer wiring 12 formed on the substrate 11 by using the PCVD method for preventing hillocks.
【００１９】図９に示すように、スピンコート法を使用
して無機ＳＯＧを塗布して焼成し、無機ＳＯＧ膜14を形
成する。図10に示すように、層間絶縁膜としてＣＶＤ法
を使用してＰＳＧ膜15を形成する。As shown in FIG. 9, an inorganic SOG film is formed by applying inorganic SOG using a spin coating method and baking it. As shown in FIG. 10, the PSG film 15 is formed as the interlayer insulating film by using the CVD method.
【００２０】図11に示すように、Ｖｉａホール形成領域
に開口を有するレジスト膜16を形成し、酸素プラズマエ
ッチングをなしてＶｉａホール17を形成する。図12に示
すように、レジスト膜16を除去し、アルミニウムをスパ
ッタして２層目配線18を形成する。As shown in FIG. 11, a resist film 16 having an opening in the via hole formation region is formed, and oxygen plasma etching is performed to form a via hole 17. As shown in FIG. 12, the resist film 16 is removed and aluminum is sputtered to form the second layer wiring 18.
【００２１】無機ＳＯＧは耐クラッシク性が低いため１
０００Å程度の膜厚以上には塗布でないので、下地段差
が大きい場合には平坦性が極めて悪くなる。この結果、
上層配線のステップカバレージが悪化し、配線ショート
や断線が発生する。これを避けるには何層にも重ねて形
成するといったプロセスが必要になる。Since inorganic SOG has a low resistance to classics,
Since the coating is not applied at a film thickness of about 000Å or more, the flatness becomes extremely poor when the step difference in the base is large. As a result,
The step coverage of the upper layer wiring deteriorates, and a wiring short circuit or disconnection occurs. To avoid this, a process of forming multiple layers is required.
【００２２】比較例２ 有機ＳＯＧを使用する場合について説明する。図13に示
すように、基板21上に形成された第１層配線22上にヒロ
ック防止のためＰＣＶＤ法を使用してＳｉＯ2 膜23を形
成する。 Comparative Example 2 The case of using organic SOG will be described. As shown in FIG. 13, a SiO 2 film 23 is formed on the first layer wiring 22 formed on the substrate 21 by using the PCVD method to prevent hillocks.
【００２３】図14に示すように、スピンコート法を使用
して有機ＳＯＧを塗布して焼成し、有機ＳＯＧ膜24を形
成する。図15に示すように、層間絶縁膜としてＣＶＤ法
を使用してＰＳＧ膜25を形成する。As shown in FIG. 14, an organic SOG film is applied by using a spin coating method and baked to form an organic SOG film 24. As shown in FIG. 15, a PSG film 25 is formed as an interlayer insulating film by using the CVD method.
【００２４】図16に示すように、Ｖｉａホール形成領域
に開口を有するレジスト膜26を形成し、酸素プラズマエ
ッチングをなしてＶｉａホール27を形成する。図17に示
すように、レジスト膜26を除去し、アルミニウムをスパ
ッタして２層目配線28を形成する。As shown in FIG. 16, a resist film 26 having an opening in the via hole forming region is formed, and oxygen plasma etching is performed to form a via hole 27. As shown in FIG. 17, the resist film 26 is removed, and aluminum is sputtered to form a second layer wiring 28.
【００２５】有機ＳＯＧは有機基を含んでいて膜密度が
低いため、Ｖｉａホール27形成時に上層のＰＳＧ膜25よ
りエッチングレートが速くなり、サイドエッチングが発
生して上層配線に断線が生ずる。さらに酸素プラズマに
よるダメージを受けて吸水性も上昇する。これらを避け
るためには、Ｖｉａホール形成領域近傍の有機ＳＯＧ膜
を一旦エッチバックして除去してからＰＳＧ膜25を形成
するプロセスが必要になる。Since the organic SOG contains an organic group and has a low film density, the etching rate becomes higher than that of the PSG film 25 in the upper layer when the via hole 27 is formed, side etching occurs, and disconnection occurs in the upper wiring. Further, the water absorption is increased due to the damage caused by the oxygen plasma. In order to avoid these, a process is required in which the organic SOG film near the via hole formation region is once etched back and removed, and then the PSG film 25 is formed.
【００２６】[0026]
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、式（１）に示すポリマー
を絶縁膜または平坦化膜に使用することによって従来の
有機ＳＯＧ膜より優れた平坦性が得られ、また、厚膜化
が可能になる。さらに加えて、３％以上の酸素濃度の雰
囲気または水蒸気中において低温で焼成することによっ
てＳｉＯＮまたはＳｉＯ2 を形成することができるの
で、ＣＶＤ法によって形成される膜と同等の高密度な膜
を成膜することができる。また、耐クラック性が従来の
ＳＯＧ膜よりはるかに優れているため、厚い層間膜を必
要とするマルチチップモジュール（ＭＣＭ）の層間絶縁
膜に使用することが可能である。さらに、このポリマー
にセラミック・フィラーを混入することによって耐クラ
ック性をより一層向上させることができ、半導体装置の
性能および信頼性向上に寄与するところが大きい。As described above, in the method of manufacturing a semiconductor device according to the present invention, by using the polymer represented by the formula (1) for the insulating film or the planarizing film, the flatness superior to that of the conventional organic SOG film can be obtained. Property is obtained, and a thick film can be obtained. In addition, SiON or SiO 2 can be formed by baking at a low temperature in an atmosphere having an oxygen concentration of 3% or more or in steam, so that a high-density film equivalent to a film formed by the CVD method can be formed. Can be membrane. Further, since it has much better crack resistance than the conventional SOG film, it can be used as an interlayer insulating film of a multi-chip module (MCM) which requires a thick interlayer film. Further, by mixing a ceramic filler in this polymer, the crack resistance can be further improved, and this greatly contributes to the improvement of the performance and reliability of the semiconductor device.
【図１】窒素雰囲気中と３％酸素雰囲気中と水蒸気中と
でそれぞれ焼成したときのポリマー膜の赤外線吸収スペ
クトル分析結果を示すグラフである。FIG. 1 is a graph showing an infrared absorption spectrum analysis result of a polymer film when fired in a nitrogen atmosphere, in a 3% oxygen atmosphere and in water vapor, respectively.
【図２】酸素濃度を変えて焼成したときのポリマー膜の
エッチングレートと酸素濃度との関係を示すグラフであ
る。FIG. 2 is a graph showing the relationship between the oxygen concentration and the etching rate of a polymer film when firing is performed with different oxygen concentrations.
【図３】式（１）に示すポリマーを層間平坦化膜に使用
する多層配線の形成工程図（その１）である。FIG. 3 is a process diagram (1) of forming a multilayer wiring using the polymer represented by the formula (1) as an interlayer flattening film.
【図４】式（１）に示すポリマーを層間平坦化膜に使用
する多層配線の形成工程図（その２）である。FIG. 4 is a process diagram (No. 2) of forming a multilayer wiring in which the polymer represented by the formula (1) is used for an interlayer flattening film.
【図５】式（１）に示すポリマーを層間平坦化膜に使用
する多層配線の形成工程図（その３）でる。FIG. 5 is a process diagram (3) of forming a multilayer wiring using the polymer represented by the formula (1) as an interlayer flattening film.
【図６】式（１）に示すポリマーを層間平坦化膜に使用
する多層配線の形成工程図（その４）でる。FIG. 6 is a process diagram (4) of forming a multi-layer wiring using the polymer represented by the formula (1) as an interlayer flattening film.
【図７】式（１）に示すポリマーを層間平坦化膜に使用
する多層配線の形成工程図（その５）でる。FIG. 7 is a process diagram (No. 5) of forming a multilayer wiring using the polymer represented by the formula (1) for an interlayer flattening film.
【図８】無機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その１）である。FIG. 8 is a process diagram (1) of forming a multilayer wiring using an inorganic SOG for an interlayer flattening film.
【図９】無機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その２）である。FIG. 9 is a process diagram (No. 2) of forming a multilayer wiring using an inorganic SOG for an interlayer flattening film.
【図10】無機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その３）である。FIG. 10 is a process diagram (No. 3) of forming a multilayer wiring using an inorganic SOG for an interlayer flattening film.
【図11】無機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その４）である。FIG. 11 is a process diagram (4) of forming a multilayer wiring using an inorganic SOG as an interlayer flattening film.
【図12】無機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その５）である。FIG. 12 is a process diagram (No. 5) of forming a multilayer wiring using an inorganic SOG for an interlayer flattening film.
【図13】有機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その１）である。FIG. 13 is a process diagram (1) of forming a multi-layer wiring using organic SOG as an interlayer flattening film.
【図14】有機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その２）である。FIG. 14 is a process diagram (No. 2) of forming a multilayer wiring using an organic SOG as an interlayer flattening film.
【図15】有機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その３）である。FIG. 15 is a process diagram (3) of forming a multi-layer wiring using organic SOG as an interlayer flattening film.
【図16】有機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その４）である。FIG. 16 is a process diagram (No. 4) of forming a multilayer wiring using an organic SOG as an interlayer flattening film.
【図17】有機ＳＯＧを層間平坦化膜に使用する多層配線
の形成工程図（その５）である。FIG. 17 is a forming process diagram (5) of the multilayer wiring using the organic SOG for the interlayer flattening film.
１、11、21 基板 ２、12、22 第１層配線 ３、13、23 ＳｉＯ2 膜 ４ 式（１）に示すポリマー膜 ５、15、25 ＣＶＤ−ＰＳＧ膜 ６、16、26 レジスト膜 ７、17、27 Ｖｉａホール ８、18、28 ２層目配線1, 11, 21 Substrate 2, 12, 22 First layer wiring 3, 13, 23 SiO 2 film 4 Polymer film shown in Formula (1) 5, 15, 25 CVD-PSG film 6, 16, 26 Resist film 7, 17,27 Via hole 8,18,28 Second layer wiring
Claims (2)
塗布し焼成して層間絶縁膜を形成する工程を有すること
を特徴とする半導体装置の製造方法。1. A substrate having the formula: However, X is 1-3, Y is 0 or 1, and n is 20-25,000. A method of manufacturing a semiconductor device, comprising the step of applying the polymer shown in 1 above and baking to form an interlayer insulating film.
囲気中または水蒸気中において３００〜５５０℃の温度
でなすことを特徴とする請求項１記載の半導体装置の製
造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the firing step is performed at a temperature of 300 to 550 ° C. in an atmosphere containing 3% or more of oxygen or in water vapor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963391A JPH05121572A (en) | 1991-10-25 | 1991-10-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963391A JPH05121572A (en) | 1991-10-25 | 1991-10-25 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121572A true JPH05121572A (en) | 1993-05-18 |
Family
ID=17613704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27963391A Pending JPH05121572A (en) | 1991-10-25 | 1991-10-25 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121572A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630342A1 (en) * | 1995-08-23 | 1997-02-27 | Mitsubishi Electric Corp | Manufacturing method for semiconductor device |
| US5614271A (en) * | 1995-08-11 | 1997-03-25 | Tokyo Ohka Kogyo Co., Ltd. | Method for the formation of a silica-based coating film |
| JPH09157544A (en) * | 1995-12-05 | 1997-06-17 | Tonen Corp | Production of substrate provided with silica coating film and substrate provided with silica coating film produced thereby |
| JPH09183663A (en) * | 1995-10-30 | 1997-07-15 | Tonen Corp | Method of applying sio2 based ceramic on plastic film |
| US5770260A (en) * | 1993-07-29 | 1998-06-23 | Fujitsu Limited | Process for forming silicon dioxide film |
| US6190788B1 (en) | 1998-06-24 | 2001-02-20 | Tokyo Ohka Kogyo Co., Ltd. | Method for the formation of a siliceous coating film |
| US7413987B2 (en) | 2002-10-02 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
-
1991
- 1991-10-25 JP JP27963391A patent/JPH05121572A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5770260A (en) * | 1993-07-29 | 1998-06-23 | Fujitsu Limited | Process for forming silicon dioxide film |
| US5976618A (en) * | 1993-07-29 | 1999-11-02 | Fujitsu Limited | Process for forming silicon dioxide film |
| US5614271A (en) * | 1995-08-11 | 1997-03-25 | Tokyo Ohka Kogyo Co., Ltd. | Method for the formation of a silica-based coating film |
| DE19630342A1 (en) * | 1995-08-23 | 1997-02-27 | Mitsubishi Electric Corp | Manufacturing method for semiconductor device |
| US5976626A (en) * | 1995-08-23 | 1999-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing thereof |
| DE19630342C2 (en) * | 1995-08-23 | 2003-06-18 | Mitsubishi Electric Corp | Manufacturing method of an insulating intermediate layer on a semiconductor substrate |
| JPH09183663A (en) * | 1995-10-30 | 1997-07-15 | Tonen Corp | Method of applying sio2 based ceramic on plastic film |
| JPH09157544A (en) * | 1995-12-05 | 1997-06-17 | Tonen Corp | Production of substrate provided with silica coating film and substrate provided with silica coating film produced thereby |
| US6190788B1 (en) | 1998-06-24 | 2001-02-20 | Tokyo Ohka Kogyo Co., Ltd. | Method for the formation of a siliceous coating film |
| US6338868B1 (en) | 1998-06-24 | 2002-01-15 | Tokyo Ohka Kogyo Co., Ltd. | Method for the formation of a siliceous coating film |
| US7413987B2 (en) | 2002-10-02 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364026B1 (en) | Method for forming inter layer dielectric film | |
| CN1230878C (en) | Semiconductor device and its preparing method | |
| JP2001077196A (en) | Manufacture of semiconductor device | |
| KR20020025717A (en) | Etching method | |
| KR100499171B1 (en) | Method for forming a silicon oxide layer using spin-on glass | |
| US5750403A (en) | Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin | |
| JP2003142477A (en) | Material for forming insulation film, insulation film, method of forming the film and semiconductor device | |
| JP2002367980A (en) | Silicon oxide film formation method of semiconductor device and element isolation method using the method | |
| JPH08236518A (en) | Formation method of silicon oxide film | |
| KR100288176B1 (en) | Semiconductor device manufacturing method | |
| JPH05121572A (en) | Manufacture of semiconductor device | |
| JP2004296476A (en) | Method of manufacturing semiconductor device | |
| JP3485425B2 (en) | Method for forming low dielectric constant insulating film and semiconductor device using this film | |
| JPH08306681A (en) | Formation of flattened coat insulating film | |
| US6066573A (en) | Method of producing dielectric film | |
| JPH05206282A (en) | Manufacturing method of multilayer wiring structure of semiconductor device | |
| JP2001035843A (en) | Method for formation of interlayer dielectric | |
| JPH11111845A (en) | Semiconductor device and its manufacture | |
| JP2002134610A (en) | Method for manufacturing semiconductor device | |
| JPH1145884A (en) | Semiconductor device and manufacture of the same | |
| JP2900718B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004281535A (en) | Method of manufacturing insulating film and semiconductor device | |
| JP2776397B2 (en) | Method for manufacturing semiconductor device | |
| JP2000223486A (en) | Insulation film and formation thereof, semiconductor device and fabrication thereof | |
| JP2003243501A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991130 |