JPH05121560A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05121560A JPH05121560A JP27789591A JP27789591A JPH05121560A JP H05121560 A JPH05121560 A JP H05121560A JP 27789591 A JP27789591 A JP 27789591A JP 27789591 A JP27789591 A JP 27789591A JP H05121560 A JPH05121560 A JP H05121560A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- organic material
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法、
特に有機材料系絶縁膜を主体とする層間絶縁膜で分離し
た多層配線を有し、この層間絶縁膜に形成した接続孔を
介して下層配線と上層配線とを接続した半導体装置を製
造する方法に関するものである。BACKGROUND OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device,
In particular, the present invention relates to a method of manufacturing a semiconductor device having a multi-layer wiring separated by an interlayer insulating film mainly composed of an organic material-based insulating film, and connecting a lower layer wiring and an upper layer wiring via a connection hole formed in the interlayer insulating film. It is a thing.
【０００２】[0002]
【従来の技術】従来、半導体装置の層間絶縁膜を形成す
る方法として、Si化合物を有機溶媒に溶解した塗布液を
半導体基板上に滴下し、基板を高速回転することにより
溶質の薄膜を基板上に形成し、これを加熱することによ
り層間絶縁膜を形成する方法が知られている。このよう
にして形成された薄膜はガラスに似た特性を示すので、
スピン・オン・グラス（Spin-On-Glass ）膜と呼ばれて
おり、通常ＳＯＧ膜と略称されており、またこのような
薄膜形成方法はＳＯＧ法と称されている。2. Description of the Related Art Conventionally, as a method of forming an interlayer insulating film of a semiconductor device, a coating solution prepared by dissolving a Si compound in an organic solvent is dropped on a semiconductor substrate and the substrate is rotated at a high speed to form a solute thin film on the substrate. There is known a method of forming an interlayer insulating film by forming the interlayer insulating film and heating the same. Since the thin film formed in this way has characteristics similar to glass,
It is called a spin-on-glass (Spin-On-Glass) film, and is usually abbreviated as an SOG film. Such a thin film forming method is called an SOG method.
【０００３】このようなＳＯＧ膜は下地が凹凸を有して
いても、塗布液は低い場所には厚く、高い場所には薄く
塗布されるという液体に似た性質を有しているため優れ
た平坦化特性を有しており、その平坦化特性はＳＯＧ膜
が厚くなるに伴って一層向上するという性質がある。こ
れまで超ＬＳＩにおける多層配線の層間絶縁膜として広
く用いられてきたＳＯＧ膜は、化学的にはシリケイト
（silicate) と呼ばれる無機ＳＯＧ膜（無機材料系絶縁
膜）であった。このシリケイトは固くて脆く、その上加
熱の際に大きな収縮力が生じるのでクラックが発生し易
く、それを防ぐために厚さを余り厚くできないという問
題があった。Such an SOG film is excellent because it has a property similar to a liquid in that even if the base has irregularities, the coating liquid is thick at low places and thin at high places. It has a flattening characteristic, and the flattening characteristic has a property of further improving as the SOG film becomes thicker. The SOG film that has been widely used as an interlayer insulating film for multilayer wiring in VLSI has been an inorganic SOG film (inorganic material-based insulating film) chemically called silicate. This silicate is hard and brittle, and in addition, a large shrinkage force is generated during heating, so that cracks easily occur, and there is a problem that the thickness cannot be made too thick to prevent it.
【０００４】最近、超ＬＳＩの高密度化に伴い、配線パ
ターンの微細化、アスペクト比の増大のためにＳＯＧ膜
にはより優れた平坦化特性を有するより厚いＳＯＧ膜が
要求されるようになっているが、従来の無機材料系絶縁
膜の平坦化特性では対応できなくなりつつある。一方、
シリコーン(silicone)から成る有機ＳＯＧ膜（有機材料
系絶縁膜）は上述したシリケイトに比べて柔らかく、加
熱に際しての応力増加も少ないため、厚膜化が可能で、
前記の要求を満たす材料として注目されている。このよ
うな有機材料系絶縁膜の中には、耐熱性にも優れ、N2中
では400 〜500 ℃の加熱を行っても殆ど熱分解しない材
料もある。Recently, as the density of VLSI increases, a thicker SOG film having more excellent planarization characteristics is required for the SOG film in order to miniaturize the wiring pattern and increase the aspect ratio. However, the flattening characteristics of the conventional inorganic material-based insulating film are becoming insufficient. on the other hand,
The organic SOG film (organic material-based insulating film) made of silicone is softer than the above-mentioned silicate, and the stress increase during heating is small, so it is possible to increase the film thickness.
It has been attracting attention as a material satisfying the above requirements. Among such organic material-based insulating films, there are materials that are excellent in heat resistance and hardly thermally decompose in N 2 even when heated at 400 to 500 ° C.
【０００５】図１Ａ〜Ｄは上述した有機材料系絶縁膜を
用いた多層配線を有する半導体装置を製造する従来の方
法における順次の工程での構成を示す断面図である。シ
リコン基板１の上に所要のパターンに加工されたアルミ
ニウム配線２で下層配線を形成し、その上にプラズマ酸
化膜３を形成した後、有機材料系絶縁膜である有機ＳＯ
Ｇ膜４をＳＯＧ法によって形成し、さらにその表面にプ
ラズマ酸化膜９を形成した状態を図１Ａに示す。このよ
うにして有機ＳＯＧ膜４をプラズマ酸化膜３および９で
挟んだ構造の層間絶縁膜を形成する。次に、図１Ｂに示
すようにプラズマ酸化膜９の上にホトレジスト膜５を形
成した後、接続孔を形成すべき部分に開口５ａを形成
し、この開口を経て等方性エッチング（化学的ドライエ
ッチング）処理を施して図１Ｂに示すようにプラズマ酸
化膜９に滑らかなテーパーを有する開口９ａを形成す
る。次に、ホトレジスト膜５の開口５ａおよびプラズマ
酸化膜９の開口９ａを経て異方性エッチング処理を施
し、下層アルミニウム配線２に達するように有機ＳＯＧ
膜４およびプラズマ酸化膜３より成る層間絶縁膜に接続
孔７を形成した状態を図１Ｃに示す。さらに、図１Ｄに
示すようにホトレジスト膜５を除去した後、接続孔７を
埋め込むようにアルミニウム配線８を形成し、さらにこ
れをパターニングして上層配線を形成する。FIGS. 1A to 1D are cross-sectional views showing a structure in sequential steps in a conventional method for manufacturing a semiconductor device having a multilayer wiring using the above-mentioned organic material type insulating film. A lower layer wiring is formed on a silicon substrate 1 by an aluminum wiring 2 processed into a required pattern, a plasma oxide film 3 is formed on the lower wiring, and then an organic SO that is an organic material type insulating film is formed.
FIG. 1A shows a state in which the G film 4 is formed by the SOG method and the plasma oxide film 9 is further formed on the surface thereof. In this way, an interlayer insulating film having a structure in which the organic SOG film 4 is sandwiched between the plasma oxide films 3 and 9 is formed. Next, as shown in FIG. 1B, after forming a photoresist film 5 on the plasma oxide film 9, an opening 5a is formed in a portion where a connection hole is to be formed, and isotropic etching (chemical dry etching is performed through this opening). Etching) is performed to form an opening 9a having a smooth taper in the plasma oxide film 9 as shown in FIG. 1B. Next, an anisotropic etching process is performed through the opening 5a of the photoresist film 5 and the opening 9a of the plasma oxide film 9 so that the organic SOG reaches the lower aluminum wiring 2.
FIG. 1C shows a state in which a contact hole 7 is formed in the interlayer insulating film composed of the film 4 and the plasma oxide film 3. Further, as shown in FIG. 1D, after removing the photoresist film 5, an aluminum wiring 8 is formed so as to fill the connection hole 7, and this is further patterned to form an upper wiring.
【０００６】上述した層間絶縁膜を構成する有機材料系
絶縁膜は酸素中での加熱や、酸素プラズマ処理（アッシ
ャー処理）に対しては不安定で、これらの処理によりク
ラックが発生するという欠点がある。このため、有機材
料系絶縁膜４を用いた平坦化プロセスにおいて、多層配
線間を接続するために接続孔７の側壁に有機材料系絶縁
膜が露出する構造になっていると、接続孔開口プロセス
において図１Ｃに示すようにクラック１０が発生し、大
きな問題となる。これを防止する方法として、特開昭64
−69032 号公報には、窒化シリコン膜を接続孔の部分に
ＣＶＤ法によって堆積する方法が開示されている。ま
た、エッチング法によって接続孔に露出する有機材料絶
縁膜を除去することも提案されている。The above-mentioned organic material-based insulating film forming the interlayer insulating film is unstable with respect to heating in oxygen and oxygen plasma treatment (asher treatment), and there is a drawback that cracks are generated by these treatments. is there. Therefore, in the planarization process using the organic material-based insulating film 4, if the organic material-based insulating film is exposed on the side wall of the connection hole 7 in order to connect the multi-layer wirings, the connection hole opening process is performed. In FIG. 1, a crack 10 is generated as shown in FIG. 1C, which is a serious problem. As a method for preventing this, Japanese Patent Laid-Open No.
-69032 discloses a method of depositing a silicon nitride film on a portion of a contact hole by a CVD method. It has also been proposed to remove the organic material insulating film exposed in the connection hole by an etching method.
【０００７】[0007]
【発明が解決しようとする課題】現在市販されている有
機材料絶縁膜、すなわち有機ＳＯＧ膜としては、ＨＳＧ
２２００（日立化成）、ＯＣＤType７（東京応化工
業）、ＡＣＣＵＧ１１０（米アライド・シグナル社）な
どがある。これら市販の有機ＳＯＧ膜は、側鎖にメチル
基（−CH3 ）を有している。このため、酸素プラズマ処
理をした有機ＳＯＧ膜には、 Ｓｉ−ＣＨ3 ＋２Ｏ2 → Ｓｉ−ＯＨ＋ＣＯ2 ＋Ｈ2 Ｏ の反応が起こり、プラズマ酸化作用による−ＣＨ3 基の
消失と、水酸基（−ＯＨ基）の増加、続いて脱水縮合反
応による架橋、高分子化の過程での収縮、さらには吸着
水分の膜内振動および蒸発時に発生する応力開放による
クラックの発生などの問題がある。As the organic material insulating film currently on the market, that is, the organic SOG film, HSG is used.
2200 (Hitachi Kasei), OCDType7 (Tokyo Ohka Kogyo), ACCUG110 (US Allied Signal Co., Ltd.) and the like. These commercially available organic SOG film has a methyl group (-CH 3) in the side chain. Therefore, the reaction of Si—CH 3 + 2O 2 → Si—OH + CO 2 + H 2 O occurs in the organic SOG film subjected to the oxygen plasma treatment, and the disappearance of the —CH 3 group due to the plasma oxidation action and the reaction of the hydroxyl group (—OH group). ), Followed by cross-linking by dehydration condensation reaction, contraction in the process of polymerizing, and further cracking due to in-film vibration of adsorbed moisture and release of stress generated during evaporation.
【０００８】層間絶縁膜としてのＳＯＧ膜は単独で使用
されることは少なく、通常ＣＶＤ膜で挟むサンドイッチ
構造にして用いられている。このサンドイッチ構造の表
面にアッシャー処理（酸素プラズマ処理）を行ってもク
ラックの発生はない。その理由は有機ＳＯＧ膜は上層の
ＣＶＤ膜によって保護され、酸素プラズマは有機ＳＯＧ
膜には到達しないためである。しかしながら、多層配線
の接続孔の部分では上記のクラックが発生する。通常、
接続孔加工を行った後には、ホトレジストを取り除くた
めに酸素プラズマ処理が行われるが、この際、露出した
有機ＳＯＧ膜が酸素プラズマに晒されることになり、ク
ラックが発生することになる。したがって、このような
処理を施して形成した接続孔に上層アルミニウム配線を
堆積すると、アルミニウム材料が劣化し、導電不良が発
生する。このような接続部はポイズンド・ヴィア（Pois
oned Via）と呼ばれている。このポイズンド・ヴィアの
発生原因は、ＳＯＧ膜に含まれる水分であると考えられ
ている。一般に、有機ＳＯＧ膜の含水量は無機ＳＯＧ膜
のそれよりも少ないのでポイズンド・ヴィアは発生し難
いと考えられているが、実際のプロセスにおいてはかな
り頻繁にポイズンド・ヴィアが発生する。これは、酸素
プラズマに晒されることによって、有機ＳＯＧ膜の含水
量が急激に増大するためであると考えられる。The SOG film as an interlayer insulating film is rarely used alone, and is usually used in a sandwich structure sandwiched by CVD films. Even if the surface of this sandwich structure is subjected to the asher treatment (oxygen plasma treatment), no crack is generated. The reason is that the organic SOG film is protected by the upper CVD film and the oxygen plasma is
This is because it does not reach the film. However, the above-mentioned cracks occur in the connection hole portion of the multilayer wiring. Normal,
After the connection hole is processed, oxygen plasma treatment is performed to remove the photoresist. At this time, the exposed organic SOG film is exposed to oxygen plasma, and cracks are generated. Therefore, when the upper layer aluminum wiring is deposited in the connection hole formed by performing such a treatment, the aluminum material is deteriorated and a conductive defect occurs. Such a connection is called Poised Via
oned Via) is called. It is considered that the cause of this poisoned via is the water contained in the SOG film. Generally, the water content of the organic SOG film is lower than that of the inorganic SOG film, so it is considered that the poisoned vias are hard to occur, but in the actual process, the poisoned vias occur quite frequently. It is considered that this is because the water content of the organic SOG film rapidly increases due to exposure to oxygen plasma.
【０００９】上述したポイズンド・ヴィアの発生を回避
する方法として、上述したように接続孔側壁にプラズマ
窒化膜を堆積するものがあるが、これはＣＶＤを用いる
ために膜厚制御性、特にウエファ面内均一性において劣
り、微細加工を必要とする接続孔の加工には適用できな
い欠点がある。As a method of avoiding the above-mentioned poisoned vias, there is a method of depositing a plasma nitride film on the side wall of the contact hole as described above. Since this method uses CVD, the film thickness controllability, particularly the wafer surface is used. The internal uniformity is poor, and there is a drawback that it cannot be applied to the processing of connection holes that require fine processing.
【００１０】また、有機ＳＯＧ膜の形成後、エッチバッ
クを行い、配線上面部分の膜を削り取ることによって接
続孔導通部に有機ＳＯＧ膜を露出させないようにする方
法も提案されている。この方法は、有機ＳＯＧ膜を酸素
プラズマから隔離する完全な方法であるが、種々のパタ
ーン上での均一なエッチングは非常に困難であり、しか
もエッチング時のプラズマダメージの問題もある。Another method has been proposed in which, after the organic SOG film is formed, etching back is performed to scrape off the film on the upper surface of the wiring to prevent the organic SOG film from being exposed at the connection hole conducting portion. This method is a complete method for isolating the organic SOG film from oxygen plasma, but uniform etching on various patterns is extremely difficult, and there is a problem of plasma damage during etching.
【００１１】本発明の目的は無機ＳＯＧ膜を用いて上述
した従来の欠点を解消し、導通不良の原因となるクラッ
クなどの発生がなく、しかも平坦化特性や微細加工性に
優れているとともにプラズマダメージのない半導体装置
を製造する方法を提供しようとするものである。The object of the present invention is to eliminate the above-mentioned conventional drawbacks by using an inorganic SOG film, to prevent generation of cracks which cause poor conduction, and to have excellent flattening characteristics and fine workability, and plasma. An object of the present invention is to provide a method for manufacturing a semiconductor device without damage.
【００１２】[0012]
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基体の表面に所要のパターンを有
する下層配線を形成する工程と、下層配線を形成した半
導体基体の上に、有機材料系絶縁膜を主体とする層間絶
縁膜を形成する工程と、この有機材料系絶縁膜の、接続
孔を形成すべき部分に開口を形成する工程と、前記有機
材料系絶縁膜の上に無機材料系絶縁膜を形成する工程
と、この無機材料系絶縁膜に酸素プラズマを照射する工
程と、前記無機材料系絶縁膜に、前記有機材料系絶縁膜
が露出することがないようにして接続孔を形成する工程
と、この接続孔に埋め込まれて前記下層配線に接続され
る上層配線を形成する工程とを具えることを特徴とする
ものである。さらに、本発明による半導体装置の製造方
法は、半導体基体の表面に所要のパターンを有する下層
配線を形成する工程と、下層配線を形成した半導体基体
の上に、プラズマ酸化膜およびその上にＳＯＧ法により
形成した有機材料系絶縁膜より成る層間絶縁膜を形成す
る工程と、この有機材料系絶縁膜の、接続孔を形成すべ
き部分に前記プラズマ酸化膜まで達し、ゆるやかなテー
パーを有する開口を形成する工程と、前記有機材料系絶
縁膜の上に無機材料系の塗布液を滴下し、半導体基体を
回転させて薄膜化し、さらに高真空中で低温酸素プラズ
マを照射して無機材料系絶縁膜をＳＯＧ法により形成す
る工程と、前記無機材料系絶縁膜およびプラズマ酸化膜
を等方性エッチングして、前記有機材料系絶縁膜が露出
することがないようにして接続孔を形成する工程と、こ
の接続孔に埋め込まれて前記下層配線に接続される上層
配線を形成する工程とを具えることを特徴とするもので
ある。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a lower layer wiring having a required pattern on a surface of a semiconductor substrate, and an organic material on the semiconductor substrate on which the lower layer wiring is formed. A step of forming an interlayer insulating film mainly composed of a system insulating film, a step of forming an opening in a portion of the organic material type insulating film where a connection hole is to be formed, and an inorganic material on the organic material type insulating film. A step of forming a system insulating film, a step of irradiating the inorganic material type insulating film with oxygen plasma, and forming a connection hole in the inorganic material type insulating film so that the organic material type insulating film is not exposed. It is characterized by including a step of forming and an upper layer wiring which is embedded in the connection hole and connected to the lower layer wiring. Further, the method of manufacturing a semiconductor device according to the present invention includes a step of forming a lower layer wiring having a required pattern on the surface of a semiconductor substrate, a plasma oxide film on the semiconductor substrate on which the lower layer wiring is formed, and an SOG method on the plasma oxide film. And a step of forming an interlayer insulating film made of an organic material-based insulating film formed by the step of forming an opening having a gentle taper in the portion of the organic material-based insulating film where a connection hole is to be formed up to the plasma oxide film. And a step of dropping an inorganic material-based coating liquid on the organic material-based insulating film, rotating the semiconductor substrate to form a thin film, and irradiating low-temperature oxygen plasma in a high vacuum to form the inorganic material-based insulating film. Connecting by SOG method and isotropic etching of the inorganic material type insulating film and the plasma oxide film so that the organic material type insulating film is not exposed Forming a, it is characterized in that it comprises a step of forming an upper wiring connected to the lower layer wiring is embedded in the connection hole.
【００１３】[0013]
【作用】このような本発明の半導体装置の製造方法にお
いては、酸素プラズマに対して弱い有機材料系絶縁膜の
上に無機材料系絶縁膜を、無機ＳＯＧ塗布液を高真空中
で回転塗布することにより低温で形成し、さらに酸素プ
ラズマ照射を無機材料系絶縁膜に施すことによって膜内
の残留有機物、例えばアルコールや−ＣＨ3 基などを消
滅することができ、より完全な無機ガラス質を得ること
ができる。さらに、回転塗布により形成された無機材料
系絶縁膜を接続孔に残すことで、接続孔の開口した後に
ホトレジストを除去するための酸素プラズマによって層
間絶縁膜の中間層に用いた有機材料系絶縁膜にクラック
が発生するのを抑止することができ、膜内の−ＯＨ基の
多量発生を防ぐことが可能となり、有機材料系絶縁膜か
らの脱ガスを抑えることができ、配線の信頼性を確保す
ることができる。In the method of manufacturing a semiconductor device of the present invention as described above, the inorganic material type insulating film and the inorganic SOG coating liquid are spin-coated in a high vacuum on the organic material type insulating film weak against oxygen plasma. By applying oxygen plasma irradiation to the inorganic material-based insulating film, it is possible to eliminate residual organic substances in the film, such as alcohol and --CH 3 groups, and obtain a more complete inorganic glass. be able to. Furthermore, by leaving the inorganic material-based insulating film formed by spin coating in the connection hole, the organic material-based insulating film used for the intermediate layer of the interlayer insulating film is formed by oxygen plasma for removing the photoresist after the connection hole is opened. It is possible to prevent the occurrence of cracks in the film, prevent a large amount of -OH groups from being generated in the film, suppress outgassing from the organic material-based insulating film, and secure the reliability of the wiring. can do.
【００１４】[0014]
【実施例】図２Ａ〜Ｅは本発明による半導体装置の製造
方法の一実施例における順次の工程での構成を示す断面
図である。図２Ａに示すように、シリコン基板１の上に
アルミニウム配線２を形成し、この配線を含むシリコン
基板の表面全体にプラズマ酸化膜３を、例えば4000〜60
00Åの厚さに堆積する。続いてシリコン基板表面の凹凸
を緩和するために、従来の無機ＳＯＧ膜に比べて優れた
平坦化特性を示す有機ＳＯＧ塗布液を、シリコン基板１
の上に滴下し、2000〜7000rpm の速度で回転させること
より薄膜化し、窒素雰囲気中において、300 〜400 ℃の
温度で熱処理を施すことにより有機ＳＯＧ膜４を形成す
る。有機ＳＯＧ塗布液として、例えば上述したＯＣＤ−
Type７を用いる場合には、シリコン基板を6000rpm の速
度で回転させ、１度塗りで約1.0 μｍの厚い有機ＳＯＧ
膜４を形成することができる。2A to 2E are cross-sectional views showing a structure in a sequential process in an embodiment of a method for manufacturing a semiconductor device according to the present invention. As shown in FIG. 2A, aluminum wiring 2 is formed on a silicon substrate 1, and a plasma oxide film 3 is formed on the entire surface of the silicon substrate including the wiring, for example, 4000 to 60.
Deposit to a thickness of 00Å. Then, in order to alleviate the irregularities on the surface of the silicon substrate, an organic SOG coating liquid having excellent planarization characteristics as compared with the conventional inorganic SOG film is applied to the silicon substrate 1.
The organic SOG film 4 is formed by dropping it on the substrate and rotating it at a speed of 2000 to 7000 rpm to form a thin film, and performing heat treatment at a temperature of 300 to 400 ° C. in a nitrogen atmosphere. As the organic SOG coating liquid, for example, the above-mentioned OCD-
When Type 7 is used, the silicon substrate is spun at a speed of 6000 rpm, and a thick organic SOG of about 1.0 μm is applied once.
The film 4 can be formed.
【００１５】有機ＳＯＧ膜４を形成した後、ホトレジス
ト膜５を形成し、図２Ｂに示すようにアルミニウム配線
２に対して接続孔を形成すべき部分に開口５ａを形成
し、この開口を経て有機ＳＯＧ膜４に等方性エッチング
（化学的ドライエッチング）処理を施し、図２Ｂに示す
ように有機ＳＯＧ膜４に緩やかなテーパーを有する盃状
の開口４ａを形成する。有機ＳＯＧ膜４は図１に示した
従来例のプラズマ酸化膜９に比べて横方向エッチング速
度が速いので、この開口４ａは従来の開口９ａに比べて
一層緩やかなものとなる。さらに、図２Ｃに示すように
ホトレジスト膜５を除去した後、無機ＳＯＧ塗布液を、
シリコン基板を2000〜9000rpm の範囲で回転塗布し、0.
45Torr以下の高真空中において、150 ℃以下の低温酸素
プラズマを照射することによって完全なガラス質の無機
ＳＯＧ膜６を形成する。例えば、無機ＳＯＧ塗布液とし
てＯＣＤ−Type２を用いる場合には、6000rpm の速度で
ウエファを回転させて１度塗りで600 Å程度の無機ＳＯ
Ｇ膜６を形成することができる。この場合の酸素プラズ
マ照射条件は0.45Torr, 1000W, 基板温度150 ℃であ
る。After forming the organic SOG film 4, a photoresist film 5 is formed, and an opening 5a is formed at a portion where a connection hole is to be formed with respect to the aluminum wiring 2 as shown in FIG. 2B. The SOG film 4 is subjected to isotropic etching (chemical dry etching) to form a cup-shaped opening 4a having a gentle taper in the organic SOG film 4 as shown in FIG. 2B. Since the lateral etching rate of the organic SOG film 4 is higher than that of the conventional plasma oxide film 9 shown in FIG. 1, the opening 4a becomes much gentler than the conventional opening 9a. Further, as shown in FIG. 2C, after removing the photoresist film 5, an inorganic SOG coating liquid is added.
Spin coating a silicon substrate in the range of 2000 to 9000 rpm and
Irradiation with low temperature oxygen plasma at 150 ° C. or less in a high vacuum of 45 Torr or less forms a completely vitreous inorganic SOG film 6. For example, when OCD-Type 2 is used as the inorganic SOG coating liquid, the wafer is rotated at a speed of 6000 rpm and the inorganic SO of about 600 Å is coated once.
The G film 6 can be formed. The oxygen plasma irradiation conditions in this case are 0.45 Torr, 1000 W, and the substrate temperature is 150 ° C.
【００１６】次に、図２Ｄに示すように再びホトレジス
ト膜１１を堆積し、これに開口１１ａを形成した後、こ
の開口を経てプラズマ酸化膜３および無機ＳＯＧ膜６を
選択的に異方性エッチングしてアルミニウム配線２に達
する接続孔７を形成する。その後、ホトレジスト膜１１
を酸素プラズマにより除去するが、この際、接続孔７が
酸素プラズマに晒されることになり、これにより接続孔
７の部分の無機ＳＯＧ膜６はより緻密な膜質となる。こ
の際、接続孔７の部分においては、有機ＳＯＧ膜４は無
機ＳＯＧ膜６によって被覆されていて接続孔内に露出し
ていないので、有機ＳＯＧ膜が酸素プラズマに晒される
ことはなくなる。また、有機ＳＯＧ膜４では補えなかっ
たウエファ表面の凹凸を無機ＳＯＧ膜６でさらに緩和す
ることができ、しかも接続孔の上端部が緩やかなテーパ
ー形状を持つため、次の工程で上層配線の段差被覆性
（接続孔の部分における）が向上し、有機ＳＯＧ膜から
の脱ガスによるポイズンド・ヴィアのような接続孔が形
成されるようなことはなくなる。Next, as shown in FIG. 2D, a photoresist film 11 is deposited again and an opening 11a is formed therein, and then the plasma oxide film 3 and the inorganic SOG film 6 are selectively anisotropically etched through this opening. Then, a connection hole 7 reaching the aluminum wiring 2 is formed. After that, the photoresist film 11
Is removed by oxygen plasma, but at this time, the connection hole 7 is exposed to oxygen plasma, whereby the inorganic SOG film 6 in the portion of the connection hole 7 has a denser film quality. At this time, in the portion of the connection hole 7, the organic SOG film 4 is covered with the inorganic SOG film 6 and is not exposed in the connection hole, so that the organic SOG film is not exposed to oxygen plasma. Further, the unevenness of the wafer surface, which cannot be compensated by the organic SOG film 4, can be further alleviated by the inorganic SOG film 6, and the upper end portion of the connection hole has a gentle taper shape. The coverage (in the portion of the connection hole) is improved, and the formation of the connection hole such as poisoned via due to the degassing from the organic SOG film is eliminated.
【００１７】最後に、図２Ｅに示すように接続孔７を埋
め込むようにアルミニウム配線８を堆積し、所要のパタ
ーンに加工することによって上層配線を形成する。Finally, as shown in FIG. 2E, aluminum wiring 8 is deposited so as to fill the connection hole 7 and processed into a desired pattern to form an upper wiring.
【発明の効果】上述したように、本発明による半導体装
置の製造方法によれば、平坦化特性に優れた有機材料絶
縁膜を主体とする層間絶縁膜に形成した接続孔の側壁に
ＳＯＧ法によって無機材料絶縁膜、すなわち無機ＳＯＧ
膜を酸素プラズマ雰囲気中で形成することによって接続
孔内に有機ＳＯＧ膜が露出することがなくなり、したが
って有機ＳＯＧ膜からのガスの放出を防ぎ、クラックの
発生を防止することができる。さらに、無機ＳＯＧ膜に
よって接続孔の上端部が緩やかなテーパーを持つように
なるので、上層配線の段差被覆性が向上し、多層配線を
有する半導体装置の信頼性を著しく向上することができ
る。As described above, according to the method of manufacturing the semiconductor device of the present invention, the side wall of the connection hole formed in the interlayer insulating film mainly composed of the organic material insulating film having excellent planarization characteristics is formed by the SOG method. Inorganic material insulating film, that is, inorganic SOG
By forming the film in the oxygen plasma atmosphere, the organic SOG film is not exposed in the connection hole, so that the release of gas from the organic SOG film can be prevented and the generation of cracks can be prevented. Furthermore, since the upper end of the connection hole has a gentle taper due to the inorganic SOG film, the step coverage of the upper layer wiring can be improved, and the reliability of the semiconductor device having the multilayer wiring can be significantly improved.
【図１】図１Ａ〜Ｄは従来の半導体装置の製造方法の順
次の工程における構成を示す断面図である。1A to 1D are cross-sectional views showing a configuration in sequential steps of a conventional semiconductor device manufacturing method.
【図２】図２Ａ〜Ｅは本発明による半導体装置の製造方
法の一実施例における順次の工程での構成を示す断面図
である。2A to 2E are cross-sectional views showing a configuration in sequential steps in an embodiment of a method for manufacturing a semiconductor device according to the present invention.
１ シリコン基板 ２ 下層アルミニウム配線 ３ プラズマ酸化膜 ４ 有機ＳＯＧ膜 ５ ホトレジスト膜 ６ 無機ＳＯＧ膜 ７ 接続孔 ８ 上層アルミニウム配線 ９ プラズマ酸化膜 １０ クラック １１ ホトレジスト膜 1 Silicon Substrate 2 Lower Aluminum Wiring 3 Plasma Oxide Film 4 Organic SOG Film 5 Photoresist Film 6 Inorganic SOG Film 7 Connection Hole 8 Upper Aluminum Wiring 9 Plasma Oxide Film 10 Crack 11 Photoresist Film
Claims (3)
する下層配線を形成する工程と、 下層配線を形成した半導体基体の上に、有機材料系絶縁
膜を主体とする層間絶縁膜を形成する工程と、 この有機材料系絶縁膜の、接続孔を形成すべき部分に開
口を形成する工程と、 前記有機材料系絶縁膜の上に無機材料系絶縁膜を形成す
る工程と、 前記無機材料系絶縁膜に、前記有機材料系絶縁膜が露出
することがないようにして接続孔を形成する工程と、 この接続孔に埋め込まれて前記下層配線に接続される上
層配線を形成する工程とを具えることを特徴とする半導
体装置の製造方法。1. A step of forming a lower layer wiring having a required pattern on a surface of a semiconductor substrate, and a step of forming an interlayer insulating film mainly composed of an organic material type insulating film on the semiconductor substrate on which the lower layer wiring is formed. A step of forming an opening in a portion of the organic material insulating film where a connection hole is to be formed; a step of forming an inorganic material insulating film on the organic material insulating film; The method further comprises a step of forming a connection hole in the film so that the organic material insulating film is not exposed, and a step of forming an upper layer wiring that is embedded in the connection hole and connected to the lower layer wiring. A method of manufacturing a semiconductor device, comprising:
を、ゆるやかなテーパーを付けて形成することを特徴す
る請求項１記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the opening formed in the organic material insulating film is formed with a gentle taper.
する下層配線を形成する工程と、 下層配線を形成した半導体基体の上に、プラズマ酸化膜
およびその上にＳＯＧ法により形成した有機材料系絶縁
膜より成る層間絶縁膜を形成する工程と、 この有機材料系絶縁膜の、接続孔を形成すべき部分に前
記プラズマ酸化膜まで達し、ゆるやかなテーパーを有す
る開口を形成する工程と、 前記有機材料系絶縁膜の上に無機材料系の塗布液を滴下
し、半導体基体を回転させて薄膜化し、さらに高真空中
で低温酸素プラズマを照射して無機材料系絶縁膜をＳＯ
Ｇ法により形成する工程と、 前記無機材料系絶縁膜およびプラズマ酸化膜を等方性エ
ッチングして、前記有機材料系絶縁膜が露出することが
ないようにして接続孔を形成する工程と、 この接続孔に埋め込まれて前記下層配線に接続される上
層配線を形成する工程とを具えることを特徴とする半導
体装置の製造方法。3. A step of forming a lower layer wiring having a required pattern on a surface of a semiconductor substrate, a plasma oxide film on the semiconductor substrate having the lower layer wiring formed thereon, and an organic material type insulation formed thereon by an SOG method. A step of forming an interlayer insulating film made of a film, a step of forming an opening having a gentle taper in the portion of the organic material insulating film where a connection hole is to be formed, reaching the plasma oxide film, and the organic material An inorganic material-based insulating film is deposited by dropping an inorganic material-based coating solution on the system-based insulating film, rotating the semiconductor substrate to form a thin film, and irradiating low-temperature oxygen plasma in a high vacuum.
A step of forming by a G method; a step of isotropically etching the inorganic material-based insulating film and the plasma oxide film to form a connection hole so that the organic material-based insulating film is not exposed. And a step of forming an upper layer wiring that is embedded in a connection hole and connected to the lower layer wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27789591A JPH05121560A (en) | 1991-10-24 | 1991-10-24 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27789591A JPH05121560A (en) | 1991-10-24 | 1991-10-24 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121560A true JPH05121560A (en) | 1993-05-18 |
Family
ID=17589786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27789591A Pending JPH05121560A (en) | 1991-10-24 | 1991-10-24 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121560A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643407A (en) * | 1994-09-30 | 1997-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving the poison via problem by adding N2 plasma treatment after via etching |
| US7790049B2 (en) * | 2006-08-25 | 2010-09-07 | Canon Kabushiki Kaisha | Production process of structure |
| JP2016162848A (en) * | 2015-02-27 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method |
-
1991
- 1991-10-24 JP JP27789591A patent/JPH05121560A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643407A (en) * | 1994-09-30 | 1997-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving the poison via problem by adding N2 plasma treatment after via etching |
| US7790049B2 (en) * | 2006-08-25 | 2010-09-07 | Canon Kabushiki Kaisha | Production process of structure |
| JP2016162848A (en) * | 2015-02-27 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method |
| CN105931984A (en) * | 2015-02-27 | 2016-09-07 | 瑞萨电子株式会社 | Method Of Manufacturing Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903345B2 (en) | Method for forming metal wiring layer of semiconductor element | |
| US4618878A (en) | Semiconductor device having a multilayer wiring structure using a polyimide resin | |
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| US5496776A (en) | Spin-on-glass planarization process with ion implantation | |
| US7057287B2 (en) | Dual damascene integration of ultra low dielectric constant porous materials | |
| US6309801B1 (en) | Method of manufacturing an electronic device comprising two layers of organic-containing material | |
| JP2518435B2 (en) | Multilayer wiring formation method | |
| US7622380B1 (en) | Method of improving adhesion between two dielectric films | |
| JP3974023B2 (en) | Manufacturing method of semiconductor device | |
| JPH1074755A (en) | Microelectronic structure and its forming method | |
| US6114233A (en) | Dual damascene process using low-dielectric constant materials | |
| JPH10335458A (en) | Semiconductor device and manufacture thereof | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| JPH11260815A (en) | Manufacture of semiconductor device | |
| KR100572037B1 (en) | High integrity borderless vias with hsq gap filled patterned conductive layers | |
| US6030891A (en) | Vacuum baked HSQ gap fill layer for high integrity borderless vias | |
| JP3617283B2 (en) | Semiconductor device manufacturing method and semiconductor device using the same | |
| US5904576A (en) | Method of forming wiring structure | |
| JPH05121560A (en) | Manufacture of semiconductor device | |
| TWI251297B (en) | Method for forming metal line in semiconductor device | |
| JPH10256372A (en) | Manufacture of semiconductor device | |
| JPH08306681A (en) | Formation of flattened coat insulating film | |
| KR100512051B1 (en) | Method of forming a metal line in semiconductor device | |
| JPH1074837A (en) | Semiconductor device and its manufacture | |
| JPH10214892A (en) | Manufacture of semiconductor device |