JPH05121540A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05121540A
JPH05121540A JP30693391A JP30693391A JPH05121540A JP H05121540 A JPH05121540 A JP H05121540A JP 30693391 A JP30693391 A JP 30693391A JP 30693391 A JP30693391 A JP 30693391A JP H05121540 A JPH05121540 A JP H05121540A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
forming
region
ion beam
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30693391A
Other languages
Japanese (ja)
Inventor
Hajime Akiyama
肇 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30693391A priority Critical patent/JPH05121540A/en
Priority to JP04282771A priority patent/JP3074226B2/en
Publication of JPH05121540A publication Critical patent/JPH05121540A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PURPOSE:To reduce the number of processes when an isolation wall is formed of an insulator and to form the isolation wall having a desired width by a method wherein an ion beam whose focus has controlled is injected into a semiconductor substrate while its effective accelerating energy is being changed and the insulator is formed. CONSTITUTION:For example, oxygen ions are implanted into a silicon substrate at an accelerating energy E0=ca. 200 KeV; an SOI structure by a buried oxide film 11 and a surface silicon layer 12 is formed. An oxygen ion beam 10b whose focus has been controlled is injected into the SOI structure at an accelerating energy E1 which is nearly equal to E0; it is scanned by using a pattern which finally becomes an isolation wall 13; the lower part of isolation wall 13 is formed. After that, a scanning operation on the same pattern is repeated at an accelerating energy E2 as E2<E1; the isolation wall 13, by polycrystalline silicon, which has reached the surface of the surface silicon layer 12 is formed. Consequently, the isolation wall 13 can be formed by only one oxidation process, the number of production processes can be reduced, and the isolation wall 13 having a desired width can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に誘電体分離によりIC,パワーIC等の素
子間を分離するようにした半導体装置の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device in which elements such as IC and power IC are separated by dielectric isolation.

【0002】[0002]

【従来の技術】半導体装置の製造方法において、誘電体
分離法による素子間分離は、接合分離法(pn接合分離
法)に比べて分離領域の幅が小さくとれることや、設計
が比較的容易なことが特徴である。図6は、従来の誘電
体分離法の1つであるSDB(Silicon Direct Bondin
g) 方式による誘電体分離基板の製造方法を示す図であ
り、図において、1,3は半導体基板、2a,2bはそ
れぞれ半導体基板1,3の表面に形成した酸化膜、4は
エッチングにより得たエッチング領域、5は絶縁膜、6
はレジスト、7はポリシリコンである。
2. Description of the Related Art In a method of manufacturing a semiconductor device, element isolation by a dielectric isolation method allows a width of an isolation region to be smaller than that of a junction isolation method (pn junction isolation method) and is relatively easy to design. It is a feature. FIG. 6 shows one of the conventional dielectric isolation methods, SDB (Silicon Direct Bondin).
g) is a diagram showing a method for manufacturing a dielectric isolation substrate by the method, in which 1 and 3 are semiconductor substrates, 2a and 2b are oxide films formed on the surfaces of the semiconductor substrates 1 and 3, and 4 is obtained by etching. Etching region, 5 is an insulating film, 6
Is a resist and 7 is polysilicon.

【0003】次に製造方法について説明する。図6(a)
において、半導体基板1,3の表面にそれぞれ酸化膜2
a,2bを形成する。次に図6(b)に示すように、酸化
膜2a,2bを熱処理を加えて接合させ一体化した後、
半導体基板3の表面から剛体研磨を行い、厚さ2000
オングストローム〜1μmのシリコン層を形成する。続
いて、半導体基板3をエッチングし、図6(c)に示すよ
うにシリコンを除去してエッチング領域4を形成する。
さらに、半導体基板3の表面及び側面に熱酸化又は酸化
膜デポによって、図6(d) に示すように絶縁層5を形成
する。続いて、エッチング領域4の側壁及び底部を、図
6(e) に示すようにレジスト6で保護した上で、酸化膜
5を除去し、図6(f) に示すように半導体基板3の側壁
酸化膜5を残した上で図6(g) に示すようにポリシリコ
ン7による埋め込みを行って誘電体分離基板を製造す
る。
Next, a manufacturing method will be described. Figure 6 (a)
At the surface of the semiconductor substrates 1 and 3, the oxide film 2 is formed.
a and 2b are formed. Next, as shown in FIG. 6 (b), after the oxide films 2a and 2b are subjected to heat treatment to be joined and integrated,
The surface of the semiconductor substrate 3 is rigidly polished to a thickness of 2000
A silicon layer having a thickness of angstrom to 1 μm is formed. Then, the semiconductor substrate 3 is etched, silicon is removed, and the etching region 4 is formed as shown in FIG. 6C.
Further, an insulating layer 5 is formed on the surface and side surfaces of the semiconductor substrate 3 by thermal oxidation or oxide film deposition as shown in FIG. 6 (d). Then, the sidewall and bottom of the etching region 4 are protected by a resist 6 as shown in FIG. 6 (e), the oxide film 5 is removed, and the sidewall of the semiconductor substrate 3 is removed as shown in FIG. 6 (f). After leaving the oxide film 5, as shown in FIG. 6 (g), it is filled with polysilicon 7 to manufacture a dielectric isolation substrate.

【0004】図7は従来の誘電体分離法によるICの分
離の状況を示した断面図であり、図において、8は論理
素子(8aはバイポーラトランジスタ、8bは縦型IG
BT、8cはMOSトランジスタ)、50は半導体基板
である。ここでは、各分離領域を隔ててバイポーラトラ
ンジスタ8a,横型IGBT8b,MOSトランジスタ
8cが高密度に集積化されている。
FIG. 7 is a cross-sectional view showing a state of IC isolation by a conventional dielectric isolation method. In the figure, 8 is a logic element (8a is a bipolar transistor, 8b is a vertical IG).
BT, 8c is a MOS transistor, and 50 is a semiconductor substrate. Here, the bipolar transistor 8a, the lateral IGBT 8b, and the MOS transistor 8c are integrated at a high density with each isolation region separated.

【0005】図8は従来の誘電体分離法によるパワーI
Cの分離の状況を示した断面図であり、図において、9
はパワー素子(縦型サイリスタ)、100はシリコン単
結晶接合面、101はゲート電極、102はカソード電
極、103はアノード電極である。ここでは、IC部に
MOSトランジスタ8cが形成されており、パワー部に
は縦型サイリスタ9が形成されている。サイリスタ9の
直下にあたる底面分離壁の一部は形成されておらず、シ
リコン単結晶の接合面100がこれに代わっている。電
流はゲート電極101への電流印加によって表面のカソ
ード電極102から裏面のアノード電極103の間を流
れる。
FIG. 8 shows the power I according to the conventional dielectric isolation method.
It is sectional drawing which showed the separation condition of C, and in the figure, 9
Is a power element (vertical thyristor), 100 is a silicon single crystal bonding surface, 101 is a gate electrode, 102 is a cathode electrode, and 103 is an anode electrode. Here, the MOS transistor 8c is formed in the IC portion, and the vertical thyristor 9 is formed in the power portion. A part of the bottom surface separating wall which is directly below the thyristor 9 is not formed, and the silicon single crystal bonding surface 100 replaces it. A current flows between the cathode electrode 102 on the front surface and the anode electrode 103 on the back surface by applying a current to the gate electrode 101.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように構成されているので、SOI(si
licon semiconductor-on-insulator)構造形成後に、分
離溝形成,側壁酸化膜形成,ポリシリコン埋め込み及び
平坦化等の加工が必要で、工程数が多く、また、分離壁
は両側面に酸化膜、中央にポリシリコンと多重構造にな
っており、高密度集積化に関して一定の限界があるなど
の問題点があった。
Since the conventional method of manufacturing a semiconductor device is configured as described above, the SOI (si
After forming the structure, it is necessary to perform processing such as formation of isolation trench, formation of side wall oxide film, burying of polysilicon and flattening, and the number of steps is large. Since it has a multiple structure with polysilicon, there is a problem that there is a certain limit for high-density integration.

【0007】この発明に係る半導体装置の製造方法は上
記のような問題点を解消するためになされたもので、分
離壁形成にかかる工程数が減少されるとともに、高密度
集積化にも適した半導体装置の製造方法を提供すること
を目的とする。
The method of manufacturing a semiconductor device according to the present invention is made in order to solve the above-mentioned problems, and the number of steps required for forming a partition wall is reduced and it is suitable for high density integration. It is an object to provide a method for manufacturing a semiconductor device.

【0008】[0008]

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板の所定の領域に、半導体基
板内で絶縁物を形成する物質のイオンビームを照射して
前記半導体基板内に埋込絶縁層を形成し、次に、半導体
基板内で絶縁物を形成する物質のイオンビームをフォー
カス制御して該ビームの前記埋込絶縁層上の所定のパタ
ーンの走査を行い、前記イオンビームの加速エネルギー
を適度に順次減少させた上で、前記パターンの走査を繰
返し行うことにより、パターン上に分離壁を形成するも
のである。
According to a method of manufacturing a semiconductor device according to the present invention, a predetermined region of a semiconductor substrate is irradiated with an ion beam of a substance that forms an insulator in the semiconductor substrate, and the semiconductor substrate is irradiated with the ion beam. Forming a buried insulating layer, and then focusing control of an ion beam of a substance forming an insulator in the semiconductor substrate to scan the beam in a predetermined pattern on the buried insulating layer; The accelerating energy of 1 is decreased appropriately and then the pattern is repeatedly scanned to form a separation wall on the pattern.

【0009】また、この発明に係る半導体装置の製造方
法は、半導体基板の所定の領域に、半導体基板内で絶縁
物を形成する物質のイオンビームを照射して前記半導体
基板内に埋込絶縁層を形成し、次に、半導体基板内で絶
縁物を形成する物質のイオンビームをフォーカス制御し
て該ビームの前記埋込絶縁層上の所定のパターンの走査
を、厚みが制御されたアブゾーバを通しながら繰返し行
うことにより、所定のパターン上に分離壁を形成するも
のである。
Further, in the method of manufacturing a semiconductor device according to the present invention, a predetermined region of the semiconductor substrate is irradiated with an ion beam of a substance forming an insulator in the semiconductor substrate to embed the insulating layer embedded in the semiconductor substrate. Then, the ion beam of the substance forming the insulator in the semiconductor substrate is focus-controlled to scan the beam in a predetermined pattern on the buried insulating layer through an absorber whose thickness is controlled. The separation wall is formed on a predetermined pattern by repeating the above process.

【0010】さらに、この発明に係る半導体装置の製造
方法は、半導体基板の所定の領域に、半導体基板内で絶
縁物を形成する物質のイオンビームを照射して前記半導
体基板内に埋込絶縁層を形成し、次に、フォーカス制御
された局所加熱源の走査によって溶融された前記埋込絶
縁層上の半導体基板の微小領域に、半導体基板内で絶縁
物を形成する物質のイオンビームをフォーカス制御して
走査し、該微小領域に分離壁を形成するものである。
Further, in the method for manufacturing a semiconductor device according to the present invention, a predetermined region of the semiconductor substrate is irradiated with an ion beam of a substance forming an insulator in the semiconductor substrate to embed the insulating layer embedded in the semiconductor substrate. And then focus control an ion beam of a substance forming an insulator in the semiconductor substrate on a minute region of the semiconductor substrate on the buried insulating layer melted by scanning of a focus-controlled local heating source. Then, scanning is performed to form a separation wall in the minute area.

【0011】また、この発明に係る半導体装置の製造方
法は、第1の半導体基板の一方の表面にエッチングある
いは選択エピタキシャル成長等により凸部領域を形成
し、該凸部領域及び第1の半導体基板の一方の表面を酸
化し、次に、第2の半導体基板の一方の表面に前記凸部
領域と嵌合するような凹部領域をエッチング又は選択エ
ピタキシャル成長等により形成し、さらに、第1の半導
体基板の一方の表面と第2の半導体基板の一方の表面と
を嵌合させ、熱処理によって接合し、その後、第2の半
導体基板の他方の表面を第1の半導体基板の凸部領域ま
で研磨することにより、分離壁を形成するものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, a convex region is formed on one surface of the first semiconductor substrate by etching, selective epitaxial growth or the like, and the convex region and the first semiconductor substrate are formed. One surface of the second semiconductor substrate is oxidized, and then a concave region that fits with the convex region is formed on one surface of the second semiconductor substrate by etching, selective epitaxial growth, or the like. By fitting one surface to one surface of the second semiconductor substrate and joining them by heat treatment, and then polishing the other surface of the second semiconductor substrate to the convex region of the first semiconductor substrate. , Forms a separation wall.

【0012】さらに、この発明に係る半導体装置の製造
方法は、第1の半導体基板の一方の表面に所望の絶縁領
域を形成し、次に、第2の半導体基板の一方の表面に所
望の絶縁層を形成し、さらに、第1の半導体基板の一方
の表面と第2の半導体基板の一方の表面とを熱処理によ
って接合させ、続いて、第2の半導体基板の他方の表面
を第1の半導体基板の絶縁領域まで研磨し、絶縁領域を
分離壁となすものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, a desired insulating region is formed on one surface of the first semiconductor substrate, and then the desired insulating region is formed on one surface of the second semiconductor substrate. A layer is formed, and one surface of the first semiconductor substrate is bonded to one surface of the second semiconductor substrate by heat treatment, and then the other surface of the second semiconductor substrate is bonded to the first semiconductor substrate. The insulating region of the substrate is polished so that the insulating region serves as a partition wall.

【0013】[0013]

【作用】この発明における半導体装置の製造方法は、フ
ォーカス制御された酸素イオンビームはシリコン中に注
入されるとシリコン酸化物の絶縁層を形成するので、1
回の酸化工程のみによって絶縁物の分離壁を形成でき、
製造上、工程数を低減でき、また、分離壁の幅はフォー
カス制御された酸素イオンビームの幅に依存するので、
所望の幅の分離壁を得られる。
In the method of manufacturing a semiconductor device according to the present invention, when the focus-controlled oxygen ion beam is injected into silicon, an insulating layer of silicon oxide is formed.
Insulation separation wall can be formed by only one oxidation step,
In manufacturing, the number of steps can be reduced, and the width of the separation wall depends on the width of the focus-controlled oxygen ion beam.
A separating wall having a desired width can be obtained.

【0014】また、この発明における半導体装置の製造
方法は、フォーカス制御された酸素イオンビームがシリ
コン中で絶縁物を形成するので、1回の酸化工程のみに
よって絶縁物の分離壁を形成でき、製造上、工程数を低
減でき、また、分離壁の幅はフォーカス制御された酸素
イオンビームの幅に依存するので、所望の幅の分離壁を
得られ、さらに、厚み制御されたアブゾーバを通しなが
らフォーカス制御された酸素イオンビームによって埋込
絶縁層上の所定のパターンの走査を行うので、イオンビ
ームのエネルギーを順次変化させる必要はなく、適当な
値で固定して照射すればよいので、操作が容易となる。
In the method of manufacturing a semiconductor device according to the present invention, since the focus-controlled oxygen ion beam forms an insulator in silicon, the isolation wall of the insulator can be formed by only one oxidation step. Moreover, since the number of steps can be reduced and the width of the separation wall depends on the width of the focus-controlled oxygen ion beam, the separation wall with a desired width can be obtained, and the focus can be achieved while passing through the thickness-controlled absorber. Since the controlled oxygen ion beam scans a predetermined pattern on the buried insulating layer, it is not necessary to sequentially change the energy of the ion beam, and irradiation can be performed by fixing the ion beam at an appropriate value. Becomes

【0015】さらに、この発明における半導体装置の製
造方法は、フォーカス制御された局所加熱源を走査して
溶融された微小領域にフォーカス制御された酸素イオン
ビームを同時に走査することにより、イオンは溶融領域
を速やかに拡散して分離壁を形成するので、イオンビー
ムのエネルギーを順次変化させる必要はなく、適当な値
で固定して走査すればよいので、操作が容易となる。
Further, in the method of manufacturing a semiconductor device according to the present invention, the focus-controlled oxygen ion beam is simultaneously scanned on the melted minute region by scanning the focus-controlled local heating source, so that the ions are melted. Is rapidly diffused to form a separation wall, the energy of the ion beam does not need to be changed sequentially, and scanning can be performed by fixing the ion beam at an appropriate value, which facilitates the operation.

【0016】また、この発明における半導体装置の製造
方法は、予め半導体基板に形成した微細な凸部領域を酸
化することにより、これを分離壁とするので、微細な幅
の分離壁を得ることができ、集積度の向上が可能とな
る。
Further, in the method for manufacturing a semiconductor device according to the present invention, since the fine convex regions formed on the semiconductor substrate in advance are used as the separation walls, the separation walls having a fine width can be obtained. Therefore, the degree of integration can be improved.

【0017】さらに、この発明による半導体装置の製造
方法は、分離壁が予め一方の半導体基板上にフォーカス
制御されたイオンビームで形成されており、これを他方
の表面酸化膜付半導体基板と接合し、一方の半導体基板
表面を研磨するだけなので、エッチングや埋め込み,平
坦化の工程が不要となり、工程の大幅削減が可能とな
る。
Further, in the method of manufacturing a semiconductor device according to the present invention, the separation wall is formed beforehand on one of the semiconductor substrates by a focus-controlled ion beam, and this is joined to the other semiconductor substrate with a surface oxide film. Since only the surface of one of the semiconductor substrates is polished, the steps of etching, embedding, and flattening are unnecessary, and the number of steps can be greatly reduced.

【0018】[0018]

【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による半導体装置の製
造方法を示す断面図であり、図において、10aは酸素
イオンビーム、10bはフォーカス制御された酸素イオ
ンビーム、11は底面分離基板である埋込酸化膜、12
は表面シリコン層、13は分離壁である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention. In the figure, 10a is an oxygen ion beam, 10b is a focus-controlled oxygen ion beam, and 11 is a bottom isolation substrate. Oxide film, 12
Is a surface silicon layer, and 13 is a separating wall.

【0019】図1(a) に示す半導体装置の製造方法は、
シリコン基板中に酸素を高濃度イオン注入し、シリコン
基板中にSiO2 膜(埋込酸化膜11)を形成して完全
誘電体分離を行なったSIMOX(separation by impl
anted oxygen)基板の製造工程にあたり、これを用いる
と、例えば“Solid State Technology日本版 February
1991 pp.23-29 ”に示されるような、欠陥の少ない高品
質なSOI構造を形成することができる。ここでは、図
1(a) に示すように、加速エネルギーE0 =200ke
V程度で酸素イオンを注入し、埋込酸化膜11の膜厚を
4500オングストローム、表面シリコン層12の膜厚
を2000オングストローム程度としたSOI構造に形
成している。
The method of manufacturing the semiconductor device shown in FIG.
SIMOX (separation by impl) in which oxygen is ion-implanted at a high concentration into a silicon substrate to form a SiO 2 film (embedded oxide film 11) in the silicon substrate for complete dielectric isolation.
When used in the manufacturing process of an anted oxygen substrate, for example, “Solid State Technology Japan Edition February
1991 pp.23-29 ", a high-quality SOI structure with few defects can be formed. Here, as shown in FIG. 1 (a), the acceleration energy E 0 = 200 ke.
Oxygen ions are implanted at about V to form an SOI structure in which the buried oxide film 11 has a film thickness of 4500 angstroms and the surface silicon layer 12 has a film thickness of about 2000 angstroms.

【0020】こうして得たSOI構造に対し、図1(b)
に示すように、フォーカス制御された酸素イオンビーム
10bをE0 にほぼ等しい加速エネルギーE1 で注入
し、最終的に分離壁13となるパターンで走査し、分離
壁13の下部を形成する。その後、図1(c) に示すよう
にE2 <E1 である加速エネルギーE2 で同じパターン
上の走査を繰り返し、最終的に図1(d) に示すように、
表面シリコン層12の表面まで到達した酸化シリコンの
分離壁13を形成する。この際、酸素イオン注入時に発
生する格子欠陥により非晶質化したシリコン結晶の結晶
性を回復する目的で、照射中に1250℃以上の高温ア
ニールを行うことは有効である。
The SOI structure thus obtained is shown in FIG.
As shown in FIG. 5, the focus-controlled oxygen ion beam 10b is injected with an acceleration energy E 1 which is substantially equal to E 0 , and scanning is performed in a pattern that finally becomes the separation wall 13 to form the lower part of the separation wall 13. Thereafter, as shown in FIG. 1 (c), the scanning on the same pattern is repeated with the acceleration energy E 2 where E 2 <E 1 , and finally, as shown in FIG. 1 (d),
A silicon oxide separation wall 13 that reaches the surface of the surface silicon layer 12 is formed. At this time, it is effective to perform high-temperature annealing at 1250 ° C. or higher during irradiation for the purpose of recovering the crystallinity of the silicon crystal amorphized by the lattice defects generated during the oxygen ion implantation.

【0021】このように、上記実施例ではフォーカス制
御された酸素イオンビーム10bを用いたので、1回の
酸化工程のみによって分離壁13を形成でき、製造上、
工程数を低減できる。また、分離壁13の幅はフォーカ
ス制御された酸素イオンビーム10bの幅に依存するの
で、所望の幅の分離壁13を得られる。
As described above, since the focus-controlled oxygen ion beam 10b is used in the above-described embodiment, the separation wall 13 can be formed by only one oxidation step.
The number of steps can be reduced. Further, since the width of the separation wall 13 depends on the width of the focus-controlled oxygen ion beam 10b, the separation wall 13 having a desired width can be obtained.

【0022】図2はこの発明の第2の実施例による半導
体装置の製造方法を示す断面図であり、図において、図
1と同一符号は同一のものを示し、14は金属やセラミ
ックで構成されたくさび形のアブゾーバである。
FIG. 2 is a sectional view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 designate the same parts, and 14 is made of metal or ceramic. It is a wedge-shaped absorber.

【0023】図2(a) では、図1(a) に述べた工程によ
って作られたSOI基板の所定の領域にフォーカス制御
された酸素イオンビーム10bを注入しており、その加
速エネルギーE0 はSIMOX基板形成時のエネルギー
とほぼ等しい。次に、パターンの走査をアブゾーバ14
を通してのフォーカス制御された酸素イオンビーム10
bにより行う。この時、アブゾーバ14は最初は厚みの
ある方を、その後順次薄い方がフォーカス制御された酸
素イオンビーム10bラインを横切るよう、時間的に移
動させることにより、半導体基板に到達する酸素イオン
の実効エネルギーを減少させることになる。こうして、
図2(b) ,図2(c) に示すように、半導体基板に到達し
たイオンの実効エネルギーが順次変化するので、表面シ
リコン層12の全般の深さにわたって分離壁13が形成
されるようになる。
In FIG. 2A, a focus-controlled oxygen ion beam 10b is injected into a predetermined region of the SOI substrate manufactured by the process described in FIG. 1A, and its acceleration energy E 0 is It is almost equal to the energy when forming a SIMOX substrate. Next, the pattern scanning is performed by the absorber 14.
Focus controlled oxygen ion beam 10 through
b. At this time, the absorber 14 temporally moves so that the thicker one first and the thinner one successively crosses the focus-controlled oxygen ion beam 10b line, so that the effective energy of the oxygen ions reaching the semiconductor substrate is increased. Will be reduced. Thus
As shown in FIGS. 2 (b) and 2 (c), the effective energies of the ions reaching the semiconductor substrate are sequentially changed, so that the separation wall 13 is formed over the entire depth of the surface silicon layer 12. Become.

【0024】上記第2の実施例でも、上記第1の実施例
と同様にフォーカス制御された酸素イオンビーム10b
を用いたので、1回の酸化工程のみによって分離壁13
を形成でき、製造上、工程数を低減でき。また、分離壁
13の幅はフォーカス制御された酸素イオンビーム10
bの幅に依存するので、所望の幅の分離壁13を得られ
る。さらに、その厚みが可変なアブゾーバ14を通し
て、フォーカス制御された酸素イオンビームでパターン
を走査するようにしたので、フォーカス制御された酸素
イオンビーム10bの加速エネルギーを固定したまま
で、表面シリコン層12の全般の深さにわたって分離壁
13を形成することができる。
Also in the second embodiment, the focus-controlled oxygen ion beam 10b is used as in the first embodiment.
Since the separation wall 13 is used only by one oxidation step,
Can be formed, and the number of manufacturing steps can be reduced. In addition, the width of the separation wall 13 has a focus-controlled oxygen ion beam 10.
Since it depends on the width of b, the separating wall 13 having a desired width can be obtained. Furthermore, since the pattern is scanned by the focus-controlled oxygen ion beam through the absorber 14 having a variable thickness, the surface silicon layer 12 of the surface silicon layer 12 is fixed while the acceleration energy of the focus-controlled oxygen ion beam 10b is fixed. The separating wall 13 can be formed over the entire depth.

【0025】図3はこの発明の第3の実施例による半導
体装置の製造方法を示す斜視図であり、図において、図
1と同一符号は同一のものを示し、15は局所加熱源で
あるレーザ光あるいは電子ビーム、16は前記レーザ光
(電子ビーム)15照射により溶融された溶融領域であ
る。
FIG. 3 is a perspective view showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same parts, and 15 denotes a laser as a local heating source. Light or electron beam, and 16 is a melted region melted by the irradiation of the laser beam (electron beam) 15.

【0026】図3は、上記第1,第2の実施例で述べ
た、SIMOX基板上にフォーカス制御された酸素イオ
ンビーム10bを用いて側面の分離壁13を形成する工
程に相当する。図3(a) では、フォーカス制御されたレ
ーザ光15でパターンを走査して、分離壁13の幅に相
当する溶融領域16を溶融し、その溶融領域16にフォ
ーカス制御された酸素イオンビーム10bを注入してい
る。すると、図3(b) に示すように、酸素イオンは溶融
領域16内で速やかに拡散して分離壁13を形成する。
FIG. 3 corresponds to the step of forming the side separation wall 13 using the focus-controlled oxygen ion beam 10b on the SIMOX substrate described in the first and second embodiments. In FIG. 3 (a), the pattern is scanned with the focus-controlled laser beam 15 to melt the melting region 16 corresponding to the width of the separation wall 13 and the focus-controlled oxygen ion beam 10b is applied to the melting region 16. Injecting. Then, as shown in FIG. 3 (b), oxygen ions rapidly diffuse in the melting region 16 to form the separation wall 13.

【0027】このように、上記第3の実施例では、局所
加熱源であるレーザ光15により溶融された溶融領域に
フォーカス制御された酸素イオンビーム10bを同時に
走査して分離壁13のパターンを形成するので、酸素イ
オンビームのエネルギーを順次変化させる必要はなく、
適当な値で固定して照射すればよいので、操作が容易と
なる。
As described above, in the third embodiment, the pattern of the separation wall 13 is formed by simultaneously scanning the focus region of the oxygen ion beam 10b on the melting region melted by the laser beam 15 which is the local heating source. Therefore, it is not necessary to sequentially change the energy of the oxygen ion beam,
Since it is sufficient to fix the irradiation at an appropriate value and perform irradiation, the operation becomes easy.

【0028】図4はこの発明の第4の実施例による半導
体装置の製造方法を示す断面図であり、図において、2
0,30は半導体基板、21は半導体基板20上に形成
された微細な幅の凸部領域、22は絶縁領域、31は半
導体基板30上に形成され、凸部領域21の寸法と嵌合
するパターンである凹部領域である。
FIG. 4 is a sectional view showing a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.
Numerals 0 and 30 are semiconductor substrates, 21 is a fine width convex region formed on the semiconductor substrate 20, 22 is an insulating region, 31 is formed on the semiconductor substrate 30, and fits the dimensions of the convex region 21. It is a concave region which is a pattern.

【0029】まず、図4(a) に示すように、半導体基板
20上に微細な幅の凸部領域21を形成する。形成にか
かる工程はエッチングによる周辺部の除去又は選択エピ
タキシャル成長による直接形成等の方法がある。次に、
図4(b) に示すように、凸部領域21と、半導体領域2
0の表面に熱酸化により絶縁領域22を形成する。
First, as shown in FIG. 4A, a convex region 21 having a fine width is formed on the semiconductor substrate 20. The forming process includes a method of removing the peripheral portion by etching or a direct forming by selective epitaxial growth. next,
As shown in FIG. 4B, the convex region 21 and the semiconductor region 2
An insulating region 22 is formed on the surface of 0 by thermal oxidation.

【0030】ここで、図4(c) に示すように、半導体基
板20とは別の半導体基板30上に、凸部領域21の寸
法と嵌合するパターンで、凹部領域31を形成したもの
を用意する。続いて、図4(d) に示すように、凸部領域
21と凹部領域31を嵌合させ、1250℃以上の高温
熱処理にて半導体基板20,30をSi−SiO2 面で
接合する。最後に、図4(e) に示すように半導体基板3
0の凹部領域31が形成されていない側から絶縁領域2
2の凸部領域21上面に至るまでシリコン層を剛体研磨
する。
Here, as shown in FIG. 4 (c), a semiconductor substrate 30 different from the semiconductor substrate 20 having a concave region 31 formed in a pattern that fits the dimensions of the convex region 21 is formed. prepare. Subsequently, as shown in FIG. 4D, the convex region 21 and the concave region 31 are fitted to each other, and the semiconductor substrates 20 and 30 are bonded at the Si—SiO 2 surface by a high temperature heat treatment at 1250 ° C. or higher. Finally, as shown in FIG. 4 (e), the semiconductor substrate 3
Insulating region 2 from the side where 0 recessed region 31 is not formed
The silicon layer is rigidly polished to the upper surface of the second convex region 21.

【0031】このように上記第4の実施例では、予め半
導体基板に形成した微細な凸部領域21を酸化すること
により、これを分離壁とするので、微細な幅の分離壁を
得ることができ、集積度の向上が可能となる。
As described above, in the fourth embodiment, since the fine convex regions 21 formed in advance on the semiconductor substrate are oxidized to form the separation walls, the separation walls having a fine width can be obtained. Therefore, the degree of integration can be improved.

【0032】図5はこの発明の第5の実施例による半導
体装置の製造方法を示す断面図であり、図において、4
0,50は半導体基板、41は半導体基板40上に形成
された分離壁、51は半導体基板50上に形成された酸
化膜である。
FIG. 5 is a sectional view showing a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention.
Reference numerals 0 and 50 are semiconductor substrates, 41 is a separation wall formed on the semiconductor substrate 40, and 51 is an oxide film formed on the semiconductor substrate 50.

【0033】図5(a) は半導体基板40の一方の表面
に、フォーカス制御された酸素イオンビームを注入し、
第1あるいは第2あるいは第3の実施例で示した方法で
分離壁41を形成する工程を示す。ここで、半導体基板
50を準備し、図5(b) に示すように、その表面に通常
の熱酸化法で4000オングストローム程度の酸化膜5
1を形成し、その後、半導体基板40および50を、分
離壁41と酸化膜51が接するよう、両者を密着させた
状態で、1250℃以上の高温熱処理を行って接合す
る。最後に、半導体基板40を分離壁41が形成されて
いない側から分離壁41の上面に至るまで剛体研磨す
る。
In FIG. 5A, a focus-controlled oxygen ion beam is injected into one surface of the semiconductor substrate 40,
A step of forming the separation wall 41 by the method shown in the first, second or third embodiment will be shown. Here, a semiconductor substrate 50 is prepared, and as shown in FIG. 5 (b), an oxide film 5 of about 4000 angstroms is formed on the surface thereof by a normal thermal oxidation method.
1 is formed, and then the semiconductor substrates 40 and 50 are bonded by performing high-temperature heat treatment at 1250 ° C. or higher in a state where the separation walls 41 and the oxide film 51 are in close contact with each other. Finally, the semiconductor substrate 40 is rigidly polished from the side where the separation wall 41 is not formed to the upper surface of the separation wall 41.

【0034】このように上記第5の実施例では、エッチ
ングや埋め込み,平坦化の工程が不要となり、工程の大
幅削減が可能となる。
As described above, in the fifth embodiment, the steps of etching, embedding, and flattening are unnecessary, and the number of steps can be greatly reduced.

【0035】なお、上記第1,第2,第3,第5の実施
例では、半導体基板内に埋込絶縁層を形成する際、酸素
イオンビームを照射したが、半導体基板に照射すると、
半導体基板内で絶縁物を形成するものであれば、例えば
窒素イオンなどのようなものでもよく、上記と同様の効
果を奏する。
In the first, second, third and fifth embodiments, the oxygen ion beam was irradiated when the buried insulating layer was formed in the semiconductor substrate. However, when the semiconductor substrate is irradiated,
Any material such as nitrogen ion may be used as long as it forms an insulator in the semiconductor substrate, and the same effect as described above is obtained.

【0036】[0036]

【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、半導体基板の所定の領域に、半
導体基板内で絶縁物を形成する物質のイオンビームを照
射して前記半導体基板内に埋込絶縁層を形成し、次に、
半導体基板内で絶縁物を形成する物質のイオンビームを
フォーカス制御して該ビームの前記埋込絶縁層上の所定
のパターンの走査を行い、前記イオンビームの加速エネ
ルギーを適度に順次減少させた上で、前記パターンの走
査を繰返し行うことにより、パターン上に分離壁を形成
するので、1回の酸化工程のみによって分離壁を形成で
き、製造上、工程数の低減を図ることができ、また、分
離壁の幅はフォーカス制御された酸素イオンビームの幅
に依存するので、所望の幅の分離壁を得られることによ
り、より微細な分離壁を形成し、高集積化した半導体装
置が得られるという効果がある。
As described above, according to the method of manufacturing a semiconductor device of the present invention, a predetermined region of a semiconductor substrate is irradiated with an ion beam of a substance that forms an insulator in the semiconductor substrate. Form a buried insulating layer in the substrate, then
Focus control of an ion beam of a substance forming an insulator in a semiconductor substrate is performed to scan the beam in a predetermined pattern on the embedded insulating layer, and the acceleration energy of the ion beam is gradually decreased appropriately. By forming the separation wall on the pattern by repeating the scanning of the pattern, the separation wall can be formed by only one oxidation step, and the number of steps in manufacturing can be reduced. Since the width of the separation wall depends on the width of the focus-controlled oxygen ion beam, by obtaining the separation wall with a desired width, it is possible to form a finer separation wall and obtain a highly integrated semiconductor device. effective.

【0037】また、この発明に係る半導体装置の製造方
法によれば、半導体基板の所定の領域に、半導体基板内
で絶縁物を形成する物質のイオンビームを照射して前記
半導体基板内に埋込絶縁層を形成し、次に、半導体基板
内で絶縁物を形成する物質のイオンビームをフォーカス
制御して該ビームの前記埋込絶縁層上の所定のパターン
の走査を、厚みが制御されたアブゾーバを通しながら繰
返し行うことにより、所定のパターン上に分離壁を形成
するので、1回の酸化工程のみによって分離壁を形成で
き、製造上、工程数の低減を図ることができ、また、分
離壁の幅はフォーカス制御された酸素イオンビームの幅
に依存するので、所望の幅の分離壁を得られることによ
り、より微細な分離壁を形成し、高集積化した半導体装
置が得られ、さらに、イオンビームのエネルギーを順次
変化させる必要はなく、適当な値で固定して照射すれば
よいので、操作が容易となるという効果がある。
Further, according to the method for manufacturing a semiconductor device of the present invention, a predetermined region of the semiconductor substrate is irradiated with an ion beam of a substance forming an insulator in the semiconductor substrate to be embedded in the semiconductor substrate. An insulating layer is formed, and then an ion beam of a substance that forms an insulator in a semiconductor substrate is focus-controlled to scan the beam in a predetermined pattern on the embedded insulating layer, and an absorber having a controlled thickness. The separation wall is formed on a predetermined pattern by repeating the process while passing through, so that the separation wall can be formed by only one oxidation step, and the number of steps in manufacturing can be reduced. Width depends on the width of the focus-controlled oxygen ion beam, so that by obtaining a separation wall having a desired width, a finer separation wall can be formed and a highly integrated semiconductor device can be obtained. , It is not necessary to sequentially change the energy of the ion beam, it is sufficient irradiation fixed at an appropriate value, there is an effect that the operation is facilitated.

【0038】さらに、この発明に係る半導体装置の製造
方法によれば、半導体基板の所定の領域に、半導体基板
内で絶縁物を形成する物質のイオンビームを照射して前
記半導体基板内に埋込絶縁層を形成し、次に、フォーカ
ス制御された局所加熱源の走査によって溶融された前記
埋込絶縁層上の半導体基板の微小領域に、半導体基板内
で絶縁物を形成する物質のイオンビームをフォーカス制
御して走査し、該微小領域に分離壁を形成するので、微
小領域が溶融し、同時にフォーカス制御されたイオンは
溶融領域を速やかに拡散して分離壁を形成するため、イ
オンビームのエネルギーを順次変化させる必要はなく、
適当な値で固定して照射すればよいので、操作が容易と
なる効果がある。
Further, according to the method of manufacturing a semiconductor device of the present invention, a predetermined region of the semiconductor substrate is irradiated with an ion beam of a substance forming an insulator in the semiconductor substrate to be embedded in the semiconductor substrate. An insulating layer is formed, and then an ion beam of a substance that forms an insulator in the semiconductor substrate is applied to a minute region of the semiconductor substrate on the buried insulating layer that is melted by scanning a focus-controlled local heating source. Since the separation wall is formed in the minute region by performing focus control and scanning, the minute region is melted, and at the same time, the focus-controlled ions are rapidly diffused in the melting region to form the separation wall. Need not be changed sequentially,
Since it is sufficient to fix the irradiation at an appropriate value and irradiate, there is an effect that the operation becomes easy.

【0039】また、この発明に係る半導体装置の製造方
法によれば、第1の半導体基板の一方の表面にエッチン
グあるいは選択エピタキシャル成長等により凸部領域を
形成し、該凸部領域及び第1の半導体基板の一方の表面
を酸化し、次に、第2の半導体基板の一方の表面に前記
凸部領域と嵌合するような凹部領域をエッチング又は選
択エピタキシャル成長等により形成した後、第1の半導
体基板の一方の表面と第2の半導体基板の一方の表面と
を嵌合させ、熱処理によって接合し、さらに、第2の半
導体基板の他方の表面を第1の半導体基板の凸部領域ま
で研磨することにより、分離壁を形成するので、微細な
幅の分離壁を得ることができ、集積度の向上が可能とな
る効果がある。
Further, according to the method of manufacturing a semiconductor device of the present invention, a convex region is formed on one surface of the first semiconductor substrate by etching or selective epitaxial growth, and the convex region and the first semiconductor are formed. After oxidizing one surface of the substrate and then forming a recessed region that fits with the projection region on one surface of the second semiconductor substrate by etching or selective epitaxial growth, the first semiconductor substrate One surface of the second semiconductor substrate and one surface of the second semiconductor substrate are fitted to each other and bonded by heat treatment, and further the other surface of the second semiconductor substrate is polished to a convex region of the first semiconductor substrate. By this, since the separation wall is formed, it is possible to obtain a separation wall having a fine width, and it is possible to improve the degree of integration.

【0040】さらに、この発明に係る半導体装置の製造
方法によれば、第1の半導体基板の一方の表面に所望の
絶縁領域を形成し、次に、第2の半導体基板の一方の表
面に所望の絶縁層を形成した後、第1の半導体基板の一
方の表面と第2の半導体基板の一方の表面とを熱処理に
よって接合し、さらに、第2の半導体基板の他方の表面
を第1の半導体基板の絶縁領域まで研磨し、絶縁領域を
分離壁となすので、エッチングや埋め込み,平坦化の工
程が不要となり、工程の大幅削減が可能となる効果があ
る。
Further, according to the method of manufacturing a semiconductor device of the present invention, a desired insulating region is formed on one surface of the first semiconductor substrate, and then the desired insulating region is formed on one surface of the second semiconductor substrate. Of the first semiconductor substrate and one surface of the second semiconductor substrate are joined by heat treatment, and the other surface of the second semiconductor substrate is attached to the first semiconductor substrate. Since the insulating region of the substrate is polished and the insulating region is used as a partition wall, the steps of etching, embedding, and flattening are not required, and the number of steps can be significantly reduced.

【0041】また、この発明に係る半導体装置の製造方
法によれば、フォーカス制御された酸素イオンビームを
用いる方法については同種のイオンを使うことからSI
MOX基板製造後、引き続いて工程を行うこともでき、
全体の工程数が減少するという効果があり、さらに、分
離壁の幅はフォーカス制御されたイオンビームの幅に依
存するのでフォーカス制御技術の向上に伴ってさらに薄
膜化が可能となり、集積度を上げられるという効果があ
る。
According to the method of manufacturing a semiconductor device of the present invention, since the same type of ions are used in the method of using the focus-controlled oxygen ion beam, SI
After manufacturing the MOX substrate, it is possible to carry out subsequent steps,
This has the effect of reducing the total number of steps, and since the width of the separation wall depends on the width of the focus-controlled ion beam, it is possible to further reduce the film thickness with the improvement of focus control technology and increase the degree of integration. There is an effect that is.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による半導体装置の製造方
法を示す断面図である。
FIG. 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】この発明の第2の実施例による半導体装置の製
造方法を示す断面図である。
FIG. 2 is a sectional view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】この発明の第3の実施例による半導体装置の製
造方法を示す斜視図である。
FIG. 3 is a perspective view showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention.

【図4】この発明の第4の実施例による半導体装置の製
造方法を示す断面図である。
FIG. 4 is a cross-sectional view showing the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention.

【図5】この発明の第5の実施例による半導体装置の製
造方法を示す断面図である。
FIG. 5 is a sectional view showing a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention.

【図6】従来の半導体装置の製造方法を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing a conventional method of manufacturing a semiconductor device.

【図7】従来の誘電体分離法により製造されたICの分
離状況を示す断面図である。
FIG. 7 is a sectional view showing a separation state of an IC manufactured by a conventional dielectric separation method.

【図8】従来の誘電体分離法により製造されたパワーI
Cの分離状況を示す断面図である。
FIG. 8: Power I produced by a conventional dielectric isolation method
It is sectional drawing which shows the isolation | separation state of C.

【符号の説明】[Explanation of symbols]

1 半導体基板 2a 絶縁層 2b 絶縁層 3 半導体基板 4 エッチング領域 5 酸化膜 6 レジスト 7 ポリシリコン 8a 論理素子 8b 論理素子 8c 論理素子 9 パワー素子 10a 酸素イオンビーム 10b フォーカス制御された酸素イオンビーム 13 分離壁 14 アブゾーバ 15 レーザ光又は電子ビーム 16 溶融領域 20 半導体基板 21 凸部領域 22 絶縁領域 30 半導体基板 31 凹部領域 40 半導体基板 41 分離壁 50 半導体基板 51 酸化膜層 100 Si単結晶接合面 101 ゲート電極 102 カソード電極 103 アノード電極 1 Semiconductor Substrate 2a Insulating Layer 2b Insulating Layer 3 Semiconductor Substrate 4 Etching Area 5 Oxide Film 6 Resist 7 Polysilicon 8a Logic Element 8b Logic Element 8c Logic Element 9 Power Element 10a Oxygen Ion Beam 10b Focus Controlled Oxygen Ion Beam 13 Separation Wall 14 Absorber 15 Laser Light or Electron Beam 16 Melting Region 20 Semiconductor Substrate 21 Convex Region 22 Insulating Region 30 Semiconductor Substrate 31 Recessed Region 40 Semiconductor Substrate 41 Separating Wall 50 Semiconductor Substrate 51 Oxide Layer 100 Si Single Crystal Bonding Surface 101 Gate Electrode 102 Cathode electrode 103 Anode electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 素子分離を行うための誘電体分離領域を
半導体基板上に形成する工程を含む半導体装置の製造方
法において、 上記工程は、半導体基板の所定の領域に半導体基板内で
絶縁物を形成する物質のイオンビームを照射して前記半
導体基板内に埋込絶縁層を形成する工程と、 半導体基板内で絶縁物を形成する物質のイオンビームを
フォーカス制御して該ビームの前記埋込絶縁層上の所定
のパターンの走査を行い、前記イオンビームの加速エネ
ルギーを適度に順次減少させた上で、前記パターンの走
査を繰返し行うことにより、該パターン上に分離壁を形
成する工程とからなることを特徴とする半導体装置の製
造方法。
1. A method of manufacturing a semiconductor device including a step of forming a dielectric isolation region for element isolation on a semiconductor substrate, wherein the step comprises forming an insulator in a predetermined region of the semiconductor substrate within the semiconductor substrate. Irradiating an ion beam of a substance to be formed to form a buried insulating layer in the semiconductor substrate, and focusing control of an ion beam of a substance forming an insulator in the semiconductor substrate to perform the buried insulating of the beam Scanning a predetermined pattern on the layer, appropriately decreasing the acceleration energy of the ion beam sequentially, and then repeatedly scanning the pattern to form a separation wall on the pattern. A method of manufacturing a semiconductor device, comprising:
【請求項2】 素子分離を行うための誘電体分離領域を
半導体基板上に形成する工程を含む半導体装置の製造方
法において、 上記工程は、半導体基板の所定の領域に半導体基板内で
絶縁物を形成する物質のイオンビームを照射して前記半
導体基板内に埋込絶縁層を形成する工程と、 半導体基板内で絶縁物を形成する物質のイオンビームを
フォーカス制御して該ビームの前記埋込絶縁層上の所定
のパターンの走査を、厚み制御されたアブゾーバを通し
ながら繰返し行うことにより、所定のパターン上に分離
壁を形成する工程とからなることを特徴とする半導体装
置の製造方法。
2. A method of manufacturing a semiconductor device, which includes a step of forming a dielectric isolation region for element isolation on a semiconductor substrate, wherein the step comprises forming an insulator in a predetermined region of the semiconductor substrate within the semiconductor substrate. Irradiating an ion beam of a substance to be formed to form a buried insulating layer in the semiconductor substrate, and focusing control of an ion beam of a substance forming an insulator in the semiconductor substrate to perform the buried insulating of the beam A method of manufacturing a semiconductor device, comprising the step of forming a separation wall on a predetermined pattern by repeatedly scanning a predetermined pattern on a layer while passing through an absorber whose thickness is controlled.
【請求項3】 素子分離を行うための誘電体分離領域を
半導体基板上に形成する工程を含む半導体装置の製造方
法において、 上記工程は、半導体基板の所定の領域に半導体基板内で
絶縁物を形成する物質のイオンビームを照射して前記半
導体基板内に埋込絶縁層を形成する工程と、 フォーカス制御された局所加熱源の走査によって溶融さ
れた前記埋込絶縁層上の半導体基板の微小領域に、半導
体基板内で絶縁物を形成する物質のイオンビームをフォ
ーカス制御して走査し、該微小領域に分離壁を形成する
工程とからなることを特徴とする半導体装置の製造方
法。
3. A method of manufacturing a semiconductor device, which includes the step of forming a dielectric isolation region for element isolation on a semiconductor substrate, wherein the step comprises forming an insulator in a predetermined region of the semiconductor substrate within the semiconductor substrate. Forming an embedded insulating layer in the semiconductor substrate by irradiating an ion beam of a substance to be formed, and a minute region of the semiconductor substrate on the embedded insulating layer melted by scanning a focus-controlled local heating source And a step of forming an isolation wall in the minute region by focus-controlling and scanning an ion beam of a substance forming an insulator in the semiconductor substrate.
【請求項4】 素子分離を行うための誘電体分離領域を
半導体基板上に形成する工程を含む半導体装置の製造方
法において、 上記工程は、第1の半導体基板の一方の表面にエッチン
グあるいは選択エピタキシャル成長等により凸部領域を
形成し、該凸部領域及び第1の半導体基板の一方の表面
を酸化する工程と、 第2の半導体基板の一方の表面に前記凸部領域と嵌合す
るような凹部領域をエッチング又は選択エピタキシャル
成長等により形成する工程と、 前記第1の半導体基板の一方の表面と第2の半導体基板
の一方の表面とを嵌合させ、熱処理によって接合する工
程と、 前記第2の半導体基板の他方の表面を第1の半導体基板
の凸部領域まで研磨することにより、分離壁を形成する
工程とからなることを特徴とする半導体装置の製造方
法。
4. A dielectric isolation region for element isolation is provided.
Manufacturing method of semiconductor device including process of forming on semiconductor substrate
The method comprises the steps of etching one surface of the first semiconductor substrate.
Or the selective epitaxial growth
And forming the convex region and one surface of the first semiconductor substrate
And oxidizing the convex region on one surface of the second semiconductor substrate.
Etching or selective epitaxial etching
Forming by growth or the like, one surface of the first semiconductor substrate and the second semiconductor substrate
The process of mating with one surface and joining by heat treatment
And the other surface of the second semiconductor substrate on the first semiconductor substrate.
To form the separation wall by polishing up to the convex area of
A method of manufacturing a semiconductor device, characterized by comprising
Law.
【請求項5】 素子分離を行うための誘電体分離領域を
半導体基板上に形成する工程を含む半導体装置の製造方
法において、 第1の半導体基板の一方の表面に所望の絶縁領域を形成
する工程と、 第2の半導体基板の一方の表面に所望の絶縁層を形成す
る工程と、 前記第1の半導体基板の一方の表面と第2の半導体基板
の一方の表面とを熱処理によって接合させる工程と、 前記第2の半導体基板の他方の表面を第1の半導体基板
の絶縁領域まで研磨し、絶縁領域を分離壁となす工程と
からなることを特徴とする半導体装置の製造方法。
5. A method of manufacturing a semiconductor device including a step of forming a dielectric isolation region for element isolation on a semiconductor substrate, the step of forming a desired insulating region on one surface of a first semiconductor substrate. And a step of forming a desired insulating layer on one surface of the second semiconductor substrate, and a step of joining the one surface of the first semiconductor substrate and the one surface of the second semiconductor substrate by heat treatment. And a step of polishing the other surface of the second semiconductor substrate to the insulating region of the first semiconductor substrate to form the insulating region as a partition wall.
JP30693391A 1991-10-24 1991-10-24 Manufacture of semiconductor device Pending JPH05121540A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30693391A JPH05121540A (en) 1991-10-24 1991-10-24 Manufacture of semiconductor device
JP04282771A JP3074226B2 (en) 1991-10-24 1992-10-21 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30693391A JPH05121540A (en) 1991-10-24 1991-10-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05121540A true JPH05121540A (en) 1993-05-18

Family

ID=17963033

Family Applications (2)

Application Number Title Priority Date Filing Date
JP30693391A Pending JPH05121540A (en) 1991-10-24 1991-10-24 Manufacture of semiconductor device
JP04282771A Expired - Lifetime JP3074226B2 (en) 1991-10-24 1992-10-21 Semiconductor device manufacturing method and semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP04282771A Expired - Lifetime JP3074226B2 (en) 1991-10-24 1992-10-21 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (2) JPH05121540A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
US5895252A (en) * 1994-05-06 1999-04-20 United Microelectronics Corporation Field oxidation by implanted oxygen (FIMOX)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6099553B2 (en) * 2013-12-18 2017-03-22 住重試験検査株式会社 Manufacturing method of semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988762A (en) * 1974-05-28 1976-10-26 General Electric Company Minority carrier isolation barriers for semiconductor devices
JPS51126775A (en) * 1975-04-25 1976-11-05 Iwatsu Electric Co Ltd Semiconductor unit manufacturing process
JPS6094736A (en) * 1983-10-27 1985-05-27 Agency Of Ind Science & Technol Element-isolating method for ic
JPS624338A (en) * 1985-06-29 1987-01-10 Toshiba Corp Manufacture of semiconductor device
JPS6449256A (en) * 1987-08-20 1989-02-23 Fujitsu Ltd Manufacture of semiconductor device
JP2527051B2 (en) * 1989-11-27 1996-08-21 三菱電機株式会社 Method for manufacturing semiconductor device
JPH03180070A (en) * 1989-12-08 1991-08-06 Seiko Epson Corp Semiconductor device and manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895252A (en) * 1994-05-06 1999-04-20 United Microelectronics Corporation Field oxidation by implanted oxygen (FIMOX)
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions

Also Published As

Publication number Publication date
JPH05326693A (en) 1993-12-10
JP3074226B2 (en) 2000-08-07

Similar Documents

Publication Publication Date Title
US4404735A (en) Method for manufacturing a field isolation structure for a semiconductor device
US5468657A (en) Nitridation of SIMOX buried oxide
KR100314420B1 (en) Defect induced buried oxide (dibox) for throughput soi
JP3012673B2 (en) Method for manufacturing semiconductor device
JPH0476503B2 (en)
JPH11145436A (en) Laminated soi substrate and manufacture thereof
JPH11204452A (en) Semiconductor substrate and method for treatment thereof
WO2001082346A1 (en) Method for fabricating silicon-on-insulator
JPH05308069A (en) Method of manufacturing embedded insulation layer
TWI233649B (en) Method of forming an isolation film in a semiconductor device
JPH05121540A (en) Manufacture of semiconductor device
JPH0964323A (en) Manufacture of semiconductor substrate
JPS61185950A (en) Manufacture of semiconductor device
JP2000082678A (en) Semiconductor device and fabrication thereof
JPS643046B2 (en)
JPS6126264A (en) Manufacture of semiconductor device
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
JPH0212960A (en) Manufacture of semiconductor device
JPH0793259B2 (en) Method for manufacturing semiconductor thin film crystal layer
KR100268860B1 (en) Manufacturing method of a semiconductor device
JPH0336312B2 (en)
JPH01138749A (en) Manufacture of semiconductor device
JP2584887B2 (en) Method for manufacturing semiconductor device
JPH06204248A (en) Manufacture of mis transistor
JPS6295859A (en) Manufacture of semiconductor device