JPH0512125A - Address conversion system - Google Patents

Address conversion system

Info

Publication number
JPH0512125A
JPH0512125A JP3163249A JP16324991A JPH0512125A JP H0512125 A JPH0512125 A JP H0512125A JP 3163249 A JP3163249 A JP 3163249A JP 16324991 A JP16324991 A JP 16324991A JP H0512125 A JPH0512125 A JP H0512125A
Authority
JP
Japan
Prior art keywords
module
address
block
entry
address space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3163249A
Other languages
Japanese (ja)
Other versions
JP3453761B2 (en
Inventor
Satoshi Kawakubo
聡 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16324991A priority Critical patent/JP3453761B2/en
Publication of JPH0512125A publication Critical patent/JPH0512125A/en
Application granted granted Critical
Publication of JP3453761B2 publication Critical patent/JP3453761B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To save address space by sharing a same block in a virtual address space among plural processes without one-sidedly releasing the common block of address conversion information when one process ends. CONSTITUTION:With respect to a software module stored in the virtual address space, module information 105 using the common number of processes which share the module as a module entry is provided. Address conversion information 101 using as its entry a block No. in the virtual address space, block No. in an actual address space having a size equivalent to the size of the block, the common number of processes sharing the block in the virtual address space, is also provided. The common number of the module entry is copied to the common number of address entries, the common number of the modules are increased/decreased by the increase/decrease of the number of processes utilizing the module, and when the common number becomes zero when the process utilizing the module does not exit, the address entry is also erased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアドレス変換方式、特に
情報処理システムの仮想記憶方式のためのアドレス変換
方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an address conversion system, and more particularly to an address conversion system for a virtual memory system of an information processing system.

【0002】[0002]

【従来の技術】従来、この種のアドレス変換方式は、仮
想アドレス空間上のブロックのブロック番号と、これに
対応する実アドレス空間上のブロックのブロック番号と
をアドレスエントリとして保持するアドレス変換情報管
理手段と、アドレス変換情報管理手段にアドレスエント
リを追加し、また入力された仮想アドレス空間上のブロ
ックのブロック番号によりアドレス変換情報管理手段か
らこのブロック番号を含むアドレスエントリを検索し、
該当するアドレスエントリの有無を判定して、該当する
アドレスエントリが存在する場合はそのエントリに対し
て情報の読出し、または書込みを行うアドレス変換制御
手段と、アドレス変換制御手段より読出されたアドレス
エントリの実アドレス空間上のブロックのブロック番号
と仮想アドレスから実アドレスを求める実アドレス演算
手段とを有している。
2. Description of the Related Art Conventionally, this type of address translation system manages address translation information in which a block number of a block in a virtual address space and a block number of a corresponding block in a real address space are held as address entries. Means and address translation information management means, and an address entry including this block number is searched from the address translation information management means by the block number of the block in the input virtual address space.
The presence or absence of the corresponding address entry is determined, and if the corresponding address entry exists, the address translation control unit that reads or writes information from the entry, and the address entry read by the address translation control unit. It has a real address calculation means for obtaining a real address from a block number of a block in the real address space and a virtual address.

【0003】[0003]

【発明が解決しようとする課題】上述した従来のアドレ
ス変換方式では、アドレス変換情報管理手段で仮想アド
レス空間上のブロックのブロック番号と、これに対応す
る実アドレス空間上のブロックのブロック番号を保持す
るのみであるので、仮想アドレス空間上の同一ブロック
を複数のプロセスが共有していても、その状態をアドレ
ス変換情報管理手段で保持していないので、他のプロセ
スが共有されているブロックを必要としている場合で
も、共有しているプロセスの一つが終了したときに共有
ブロックが開放され、そのブロックのアドレス変換情報
がアドレス変換情報管理手段から失われてしまう場合が
ある。このため、複数のプロセスが全く同一のモジュー
ルを必要とする場合でも、仮想アドレス空間に同一のモ
ジュールをそれを必要とするプロセスの数だけ割り当て
る必要があり、アドレス空間を必要以上に消費するとい
う問題点がある。
In the conventional address translation system described above, the address translation information management means holds the block number of the block in the virtual address space and the block number of the corresponding block in the real address space. Even if multiple processes share the same block in the virtual address space, the state is not held by the address translation information management means, so a block shared by other processes is required. Even in such a case, the shared block may be released when one of the shared processes ends, and the address translation information of the block may be lost from the address translation information management means. Therefore, even if multiple processes require exactly the same module, it is necessary to allocate the same module to the virtual address space by the number of processes that require it, which consumes more address space than necessary. There is a point.

【0004】[0004]

【課題を解決するための手段】本発明のアドレス変換方
式は、固定された長さのブロックごとに区切られた仮想
アドレス空間に格納されているある一つのソフトウェア
モジュールに対して、そのモジュール名とその開始ブロ
ック番号とこのソフトウェアモジュールを共有するプロ
セス数とこのモジュールが占有するブロック数とを一つ
のモジュールエントリとし、前記仮想アドレス空間に格
納されている個々のソフトウェアモジュールに対応する
モジュールエントリを保持するモジュール情報管理手段
と、このモジュール情報管理手段に対して、前記モジュ
ールエントリの追加とソフトウェアモジュール名により
このモジュール名が含まれているモジュールエントリを
検索し、該当すモジュールエントリの有無を判定し、該
当するモジュールエントリが存在する場合はそのモジュ
ールエントリに対して読出し、または書込みとを行うモ
ジュール情報制御手段と、前記仮想アドレス空間上のブ
ロックのブロック番号とこれに対応する前記仮想アドレ
ス空間上のブロックに等しい大きさの実アドレス空間上
のブロックのブロック番号と前記仮想アドレス空間上の
ブロックを共有しているプロセスの数とを一つのアドレ
スエントリとし、このアドレスエントリを前記仮想アド
レスが有する仮想アドレス空間上のブロックの数に対応
して保持するアドレス変換情報管理手段と、このアドレ
ス変換情報管理手段に対して、前記アドレスエントリを
追加し、また入力された仮想アドレス空間上のブロック
のブロック番号によりこのアドレス変換情報管理手段か
らこのブロック番号を含むアドレスエントリを検索し、
該当するアドレスエントリの有無を判定し、該当するア
ドレスエントリが存在する場合はそのエントリに対して
読出し、または書込みを行うアドレス変換制御手段と、
このアドレス変換制御手段により読出されたアドレスエ
ントリの実アドレス空間上のブロックのブロック番号と
仮想アドレスとから実アドレスを求める実アドレス演算
手段とを有することにより構成され、また、この構成
に、仮想アドレス空間上の各ブロックの使用履歴を保持
し、実アドレス空間上のブロックが全て占有された場合
に、前記アドレス変換情報管理手段が保持するブロック
を共有するプロセスの数の情報および前記使用履歴によ
り、実アドレス空間から退避または除去するブロックを
選択するブロック判別手段とを有することにより構成さ
れる。
According to the address translation method of the present invention, for a certain software module stored in a virtual address space divided into blocks of a fixed length, its module name and The starting block number, the number of processes sharing this software module, and the number of blocks occupied by this module are set as one module entry, and the module entry corresponding to each software module stored in the virtual address space is held. The module information management means and the module information management means are searched for a module entry including this module name based on the addition of the module entry and the software module name, and the presence or absence of the corresponding module entry is determined. Module to Module information control means for reading or writing the module entry when the entry exists, a block number of a block in the virtual address space and a size equal to the corresponding block in the virtual address space. The block number of the block in the real address space and the number of processes sharing the block in the virtual address space are regarded as one address entry, and this address entry is a block in the virtual address space which the virtual address has. Address translation information management means for holding the address translation information corresponding to the number of the address translation information, and the address entry is added to the address translation information management means, and the address translation information is added by the block number of the block in the input virtual address space. Address including this block number from the management means Find the entry,
Address conversion control means for determining the presence or absence of the corresponding address entry, and reading or writing the entry if the corresponding address entry exists,
The address translation control means is configured by including a real address calculating means for obtaining a real address from the block number of a block in the real address space of the address entry read by the address translation control means. The history of use of each block in the space is held, and when all the blocks in the real address space are occupied, by the information of the number of processes sharing the block held by the address translation information management means and the use history, And a block discriminating means for selecting a block to be saved or removed from the real address space.

【0005】[0005]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0006】図1は本発明の一実施例の機能ブロック図
である。図1のブロック図は退避ブロック判別手段1、
アドレス変換情報管理手段2、アドレス変換情報制御手
段3、実アドレス演算手段4、モジュール情報管理手段
5、およびモジュール情報制御手段6が共通バス8を介
して中央処理装置9に接続されており、さらに実アドレ
ス演算手段4から実アドレス出力線7がでている。
FIG. 1 is a functional block diagram of an embodiment of the present invention. The block diagram of FIG.
The address translation information management unit 2, the address translation information control unit 3, the real address calculation unit 4, the module information management unit 5, and the module information control unit 6 are connected to the central processing unit 9 via a common bus 8, and A real address output line 7 extends from the real address calculating means 4.

【0007】図2は図1のブロック図の動作を説明する
ための図で、アドレス変換情報管理手段2は図2のアド
レス変換情報101に示すように仮想アドレス空間上の
ブロックのブック番号と、これに対応する実アドレス空
間上のブロックのブロック番号と、仮想アドレス空間上
のブロックを共有しているプロセスの数とを一つのアド
レスエントリとした形式のデータを仮想アドレス空間上
のブロックの数に対応して保持している。モジュール情
報管理手段5は図2のモジュール情報105に示すよう
にソフトウェアモジュール名と、その開始ブロック番号
と、そのモジュールが占有するブロック数とを一つのモ
ジュールエントリデータとして、仮想アドレス空間に格
納されている個々のソフトウェアのモジュールに対応し
て保持している。
FIG. 2 is a diagram for explaining the operation of the block diagram of FIG. 1. The address translation information management means 2 stores the book number of the block in the virtual address space as shown in the address translation information 101 of FIG. Data of the format in which the block number of the block in the real address space corresponding to this and the number of processes sharing the block in the virtual address space are taken as one address entry is set as the number of blocks in the virtual address space. Correspondingly holds. The module information management means 5 stores the software module name, its start block number, and the number of blocks occupied by the module as one module entry data in the virtual address space as shown in the module information 105 of FIG. It holds corresponding to each individual software module.

【0008】中央処理装置9があるプロセスを起動し、
ソフトウェアモジュールA107を仮想アドレス空間に
割当てる必要が発生した場合を考える。中央処理装置9
は共通バス8を介して、モジュール情報制御手段6にモ
ジュール名を入力して、モジュール情報管理手段5が有
するモジュール情報105を検索させる。モジュールA
107が仮想アドレス空間に割当てられていない場合
は、モジュール情報105にモジュールA107のモジ
ュールエントリが登録されていない。この場合、中央処
理装置9はアドレス変換制御手段3を介してアドレス情
報管理手段2を検索し、モジュールA107が必要とす
る数の連続したブロックの確保が可能かをチェックす
る。可能であれば中央処理装置9はモジュール情報制御
手段6を介してモジュール情報管理手段5にモジュール
エントリを追加し、このモジュールエントリにモジュー
ル名と先に確保したブロックの開始ブロック番号とモジ
ュールが占有しているブロック数とを登録する。このと
き、モジュールAを使用しているプロセスは一つである
ので、このモジュールエントリ中のプロセスの共有数を
1とする。また中央処理装置9はこのプロセスの共有数
を、アドレス変換制御手段3を介して、アドレス情報管
理手段2のこのモジュールに対応する全アドレスエント
リのブロックの共有数に転写する。転写すべき範囲はモ
ジュール情報管理手段5のこのモジュールエントリ中の
ブロック開始番号とブロック数とから容易に求めること
ができる。一方、モージュールA107が既に仮想アド
レス空間に割当てられている場合は、モジュール情報1
05にモジュールA107のモジュールエントリが登録
されている。このときは、モジュールA107を共有す
ればよいので新たに仮想アドレス空間上にブロックを確
保する必要はない。中央処理装置9はモジュール情報制
御手段6を介してモジュール情報管理手段5中の、モシ
ュールA107のエントリ中のプロセスの共有数を1増
加させ、さらに、このプロセスの共有数をアドレス変換
制御手段3を介してアドレス情報管理手段2のこのモジ
ュールに対応する全アドレスエントリのブロックの共有
数に転写する。
The central processing unit 9 starts a process,
Consider a case where it is necessary to allocate the software module A107 to the virtual address space. Central processing unit 9
Inputs the module name into the module information control means 6 via the common bus 8 to search the module information 105 of the module information management means 5. Module A
If 107 is not assigned to the virtual address space, the module entry of the module A 107 is not registered in the module information 105. In this case, the central processing unit 9 searches the address information management means 2 via the address conversion control means 3 and checks whether the number of continuous blocks required by the module A 107 can be secured. If possible, the central processing unit 9 adds a module entry to the module information management means 5 via the module information control means 6, and this module entry is occupied by the module name, the starting block number of the previously secured block, and the module. Register the number of blocks you have. At this time, since the number of processes using the module A is one, the shared number of processes in this module entry is set to 1. Further, the central processing unit 9 transfers the shared number of this process to the shared number of blocks of all address entries corresponding to this module of the address information management means 2 via the address conversion control means 3. The range to be transferred can be easily obtained from the block start number and the number of blocks in this module entry of the module information management means 5. On the other hand, if the module A107 is already assigned to the virtual address space, the module information 1
The module entry of the module A107 is registered in 05. At this time, since the module A107 may be shared, it is not necessary to newly secure a block in the virtual address space. The central processing unit 9 increases the sharing number of the process in the entry of the module A107 in the module information managing unit 5 by one through the module information controlling unit 6, and further sets the sharing number of this process to the address translation control unit 3. It is transferred to the shared number of blocks of all address entries corresponding to this module of the address information management means 2 via.

【0009】中央処理装置9はモジュールA107の内
容を仮想アドレス100を用いて参照する。本実施例で
は仮想アドレス100を図2に示すように、上位の部分
で仮想アドレス空間上のブロックを指定するブロック番
号とし、下位の部分をブロック中の語を指定するオフセ
ットとしている。
The central processing unit 9 refers to the contents of the module A 107 by using the virtual address 100. In this embodiment, as shown in FIG. 2, the virtual address 100 is a block number that designates a block in the virtual address space in the upper portion, and the lower portion is an offset that designates a word in the block.

【0010】中央処理装置9は仮想アドレス100を共
通バス8を介してアドレス変換制御手段3に入力する。
アドレス変換制御手段3は入力された仮想アドレスの上
位のブロック番号によりアドレス変換情報管理手段2か
らこのブロック番号を含むアドレスエントリを検索す
る。アドレスエントリ中に実アドレス空間103上の実
ブロック番号が存在すれば、このブロックは実アドレス
空間に割付けられているので、アドレス変換制御手段3
はこのエントリから対応する実アドレス空間103上の
ブロックの番号を取出し、実アドレス演算手段4に転送
する。実アドレス演算手段4はこのブロック番号を上位
とし、仮想アドレス100中のオフセットを下位として
実アドレス102を求め、実アドレス出力線7から出力
する。中央処理装置9はこの実アドレス102を用いて
実アドレス空間上のモジュールA107の内容を参照す
る。一方、アドレスエントリ中に実アドレス空間103
上の実ブロック番号が存在しない場合で、実アドレス空
間103上のすべてのブロックが仮想アドレス空間に割
当てられていない場合は、中央処理装置9は適切な実ア
ドレス空間103上のブロックを割当て、その実ブロッ
ク番号をアドレス変換情報管理手段2中の対応するアド
レスエントリに登録する。もし実アドレス空間103上
のすべてのブロックか仮想アドレス空間の何れかのブロ
ックに割当てられている場合は、上記ブロックの何れか
を除去するか補助記憶装置等に退避する必要がある。こ
のとき中央処理装置9は、退避ブロック判別手段1に除
去または退避するブロックを問合わせる。退避ブロック
判別手段1は、仮想アドレス空間上の各ブロックの使用
履歴を保持している。退避ブロック判別手段1は、この
使用履歴とアドレス変換情報管理手段2が保持するアド
レスエントリ中のブロックを共有するプロセス数とか
ら、最もブロックの共有数が少なくかつ最も古くから使
われていないブロックを選択し、中央処理装置9に通知
する。またプロセスの終了等によりソフトウェアのモジ
ュールA107が不要になった場合には、中央処理装置
9はモジュール情報制御手段6を介してモジュール情報
管理手段5を検索し、モジュールA107のエントリ中
のプロセスの共有数を1減少させる。この結果、プロセ
スの共有数が0になれば、仮想アドレス空間に割当てる
必要がなくなるので、モジュール情報管理手段5よりこ
のモジュールのモジュールエントリを削除させる。
The central processing unit 9 inputs the virtual address 100 to the address conversion control means 3 via the common bus 8.
The address translation control means 3 searches the address translation information management means 2 for an address entry including this block number based on the higher block number of the input virtual address. If the real block number in the real address space 103 exists in the address entry, this block is assigned to the real address space, and therefore the address translation control means 3
Retrieves the block number of the corresponding real address space 103 from this entry and transfers it to the real address calculation means 4. The real address calculating means 4 obtains the real address 102 by setting this block number as the upper order and the offset in the virtual address 100 as the lower order, and outputs it from the real address output line 7. The central processing unit 9 uses the real address 102 to refer to the contents of the module A 107 in the real address space. On the other hand, during the address entry, the real address space 103
If the above real block number does not exist and all blocks in the real address space 103 are not allocated to the virtual address space, the central processing unit 9 allocates a block in the proper real address space 103, and The block number is registered in the corresponding address entry in the address translation information management means 2. If all the blocks in the real address space 103 or any block in the virtual address space are allocated, it is necessary to remove any of the blocks or save them in the auxiliary storage device. At this time, the central processing unit 9 makes an inquiry to the evacuation block discriminating means 1 about a block to be removed or evacuated. The evacuation block determination means 1 holds the usage history of each block in the virtual address space. Based on the usage history and the number of processes sharing the block in the address entry held by the address translation information management unit 2, the save block determination unit 1 determines the block with the smallest number of shared blocks and the oldest unused block. Select and notify the central processing unit 9. Further, when the software module A107 becomes unnecessary due to the termination of the process, the central processing unit 9 searches the module information management means 5 via the module information control means 6 and shares the process in the entry of the module A107. Decrement the number by 1. As a result, if the number of shared processes becomes 0, there is no need to allocate it to the virtual address space, so the module information management means 5 deletes the module entry of this module.

【0011】一方、上記の操作の後、プロセスの共有数
が1以上の場合は、このプロセスの共有数をアドレス変
換制御手段3を介して、アドレス情報管理手段2のこの
モジュールに対応るう全アドレスエントリのブロックの
共有数に転写する。
On the other hand, after the above operation, if the number of shared processes is 1 or more, the number of shared processes corresponds to this module of the address information management unit 2 via the address conversion control unit 3. Transfer to the shared number of blocks of address entry.

【0012】[0012]

【発明の効果】以上説明したように本発明は、アドレス
変換管理情報に仮想アドレス空間上のブロックを共有す
るプロセスの共有数を保持しているので、あるブロック
を使用しているプロセスが存在しているのに、そのブロ
ックが除去されてしまうという事態を防ぐことができ
る。従って、複数のプロセスにより同一のソフトウェア
モジュールが共有可能となり、記憶領域を節約でき、ま
た共有するプロセスが最も少ないブロックを退避、除去
できるので、補助記憶装置に対する実プロックの読出
し、書込みが減少するという効果がある。
As described above, according to the present invention, since the address translation management information holds the shared number of processes sharing a block in the virtual address space, there is a process using a certain block. However, it is possible to prevent the situation where the block is removed. Therefore, the same software module can be shared by a plurality of processes, the storage area can be saved, and the blocks that are shared by the fewest processes can be saved / removed, so that the reading and writing of the actual block to the auxiliary storage device is reduced. effective.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の機能ブロック図である。FIG. 1 is a functional block diagram of an embodiment of the present invention.

【図2】図1の実施例の動作を説明するための図であ
る。
FIG. 2 is a diagram for explaining the operation of the embodiment of FIG.

【符号の説明】[Explanation of symbols]

1 退避ブロック判別手段 2 アドレス変換情報管理手段 3 アドレス変換制御手段 4 実アドレス演算手段 5 モジュール情報管理手段 6 モジュール情報制御手段 7 実アドレス出力線 8 共通バス 9 中央処理装置 1 Evacuation block discrimination means 2 Address translation information management means 3 Address conversion control means 4 Real address calculation means 5 Module information management means 6 Module information control means 7 Real address output line 8 common buses 9 Central processing unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 固定された長さのブロックごとに区切ら
れた仮想アドレス空間に格納されているある一つのソフ
トウェアモジュールに対して、そのモジュール名とその
開始ブロック番号とこのソフトウェアモジュールを共有
するプロセス数とこのモジュールが占有するブロック数
とを一つのモジュールエントリとし、前記仮想アドレス
空間に格納されている個々のソフトウェアモジュールに
対応するモジュールエントリを保持するモジュール情報
管理手段と、このモジュール情報管理手段に対して、前
記モジュールエントリの追加とソフトウェアモジュール
名によりこのモジュール名が含まれているモジュールエ
ントリを検索し、該当すモジュールエントリの有無を判
定し、該当するモジュールエントリが存在する場合はそ
のモジュールエントリに対して読出し、または書込みと
を行うモジュール情報制御手段と、前記仮想アドレス空
間上のブロックのブロック番号とこれに対応する前記仮
想アドレス空間上のブロックに等しい大きさの実アドレ
ス空間上のブロックのブロック番号と前記仮想アドレス
空間上のブロックを共有しているプロセスの数とを一つ
のアドレスエントリとし、このアドレスエントリを前記
仮想アドレスが有する仮想アドレス空間上のブロックの
数に対応して保持するアドレス変換情報管理手段と、こ
のアドレス変換情報管理手段に対して、前記アドレスエ
ントリを追加し、また入力された仮想アドレス空間上の
ブロックのブロック番号によりこのアドレス変換情報管
理手段からこのブロック番号を含むアドレスエントリを
検索し、該当するアドレスエントリの有無を判定し、該
当するアドレスエントリが存在する場合はそのエントリ
に対して読出し、または書込みを行うアドレス変換制御
手段と、このアドレス変換制御手段により読出されたア
ドレスエントリの実アドレス空間上のブロックのブロッ
ク番号と仮想アドレスとから実アドレスを求める実アド
レス演算手段とを有することを特徴とするアドレス変換
方式。
1. A process of sharing a module name, its starting block number, and this software module with respect to one software module stored in a virtual address space divided into blocks of a fixed length. The number of modules and the number of blocks occupied by this module are regarded as one module entry, and module information management means for holding module entries corresponding to individual software modules stored in the virtual address space, and module information management means On the other hand, the module entry including this module name is searched by the addition of the module entry and the software module name, the presence or absence of the corresponding module entry is determined, and if the corresponding module entry exists, the module entry Module information control means for reading from or writing to the memory, a block number of a block in the virtual address space and a block in the real address space having a size equal to the corresponding block in the virtual address space Block number and the number of processes sharing the block in the virtual address space are set as one address entry, and this address entry is held in correspondence with the number of blocks in the virtual address space of the virtual address. Address translation information management means, the address entry is added to the address translation information management means, and the block number of the block in the input virtual address space is included from the address translation information management means. Search for an address entry and search for that address entry. If there is a corresponding address entry, the address translation control means for reading or writing the entry and the address entry read by the address translation control means for the block in the real address space An address conversion method comprising: a real address calculating means for obtaining a real address from a block number and a virtual address.
【請求項2】 請求項1記載のアドレス変換方式におい
て、仮想アドレス空間上の各ブロックの使用履歴を保持
し、実アドレス空間上のブロックが全て占有された場合
に、前記アドレス変換情報管理手段が保持するブロック
を共有するプロセスの数の情報および前記使用履歴によ
り、実アドレス空間から退避または除去するブロックを
選択するブロック判別手段とを有することを特徴とする
アドレス変換方式。
2. The address translation method according to claim 1, wherein the history of use of each block in the virtual address space is held, and when all blocks in the real address space are occupied, the address translation information management means An address translation method comprising: a block discriminating unit that selects a block to be saved or removed from an actual address space based on information on the number of processes sharing a held block and the usage history.
JP16324991A 1991-07-04 1991-07-04 Address translation method Expired - Fee Related JP3453761B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16324991A JP3453761B2 (en) 1991-07-04 1991-07-04 Address translation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16324991A JP3453761B2 (en) 1991-07-04 1991-07-04 Address translation method

Publications (2)

Publication Number Publication Date
JPH0512125A true JPH0512125A (en) 1993-01-22
JP3453761B2 JP3453761B2 (en) 2003-10-06

Family

ID=15770195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16324991A Expired - Fee Related JP3453761B2 (en) 1991-07-04 1991-07-04 Address translation method

Country Status (1)

Country Link
JP (1) JP3453761B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221223A (en) * 1995-02-16 1996-08-30 Mitsubishi Electric Corp Semiconductor disk device
JP2000347940A (en) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd Memory managing device
JP2007213619A (en) * 2003-04-22 2007-08-23 Internatl Business Mach Corp <Ibm> Method and apparatus for managing shared virtual storage
JP2008532163A (en) * 2005-03-02 2008-08-14 シンビアン ソフトウェア リミテッド Computer device and method of operation paged in real time
JP2009151650A (en) * 2007-12-21 2009-07-09 Hitachi Ltd Computer virtualization apparatus, and program and method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138338A (en) * 1984-12-10 1986-06-25 Fujitsu Ltd Process start processing system
JPS6314255A (en) * 1986-07-04 1988-01-21 Nec Corp Allocation control system for virtual memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138338A (en) * 1984-12-10 1986-06-25 Fujitsu Ltd Process start processing system
JPS6314255A (en) * 1986-07-04 1988-01-21 Nec Corp Allocation control system for virtual memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221223A (en) * 1995-02-16 1996-08-30 Mitsubishi Electric Corp Semiconductor disk device
JP2000347940A (en) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd Memory managing device
JP2007213619A (en) * 2003-04-22 2007-08-23 Internatl Business Mach Corp <Ibm> Method and apparatus for managing shared virtual storage
JP2008532163A (en) * 2005-03-02 2008-08-14 シンビアン ソフトウェア リミテッド Computer device and method of operation paged in real time
JP2009151650A (en) * 2007-12-21 2009-07-09 Hitachi Ltd Computer virtualization apparatus, and program and method therefor

Also Published As

Publication number Publication date
JP3453761B2 (en) 2003-10-06

Similar Documents

Publication Publication Date Title
US5983293A (en) File system for dividing buffer areas into different block sizes for system and user data
US3422401A (en) Electric data handling apparatus
JP6880402B2 (en) Memory access control device and its control method
JP2622654B2 (en) Arbitration method and apparatus for multiple requests
US20060047874A1 (en) Resource management apparatus
JPH04314163A (en) Buffer managing system
JP2000158724A (en) Image-processing apparatus, image processing method and recording medium
JPH0512125A (en) Address conversion system
EP0261947A1 (en) Computer system
JPH11232213A (en) Data transfer system for input/output device
JPH0833869B2 (en) Data processing device
JPS5853075A (en) Information processor provided with high speed separation buffer
JPS6120154A (en) Memory access control device
JP2833814B2 (en) I / O buffer allocation method
JP2005062946A (en) Memory controller
JP2000200210A (en) Memory managing device
JP2004258985A (en) Multiprocessor system and its input/output control method
JP2634834B2 (en) Storage control method
JPS58189719A (en) Data transfer control system
CN116088753A (en) Packet data storage system based on PPI allocation request and response
JPH04256056A (en) Computer system
JP2841432B2 (en) Data transfer device
JPH05324534A (en) Dma transfer system
JPH01200461A (en) Arbitration system using fifo type memory
JPH0614060A (en) Buffer control system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030624

LAPS Cancellation because of no payment of annual fees