JPH0511698B2 - - Google Patents

Info

Publication number
JPH0511698B2
JPH0511698B2 JP6486486A JP6486486A JPH0511698B2 JP H0511698 B2 JPH0511698 B2 JP H0511698B2 JP 6486486 A JP6486486 A JP 6486486A JP 6486486 A JP6486486 A JP 6486486A JP H0511698 B2 JPH0511698 B2 JP H0511698B2
Authority
JP
Japan
Prior art keywords
waveform
logic
waveforms
latch
holding means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6486486A
Other languages
Japanese (ja)
Other versions
JPS62222743A (en
Inventor
Noboru Hanajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6486486A priority Critical patent/JPS62222743A/en
Publication of JPS62222743A publication Critical patent/JPS62222743A/en
Publication of JPH0511698B2 publication Critical patent/JPH0511698B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送速度0のデイジタル伝送方式に
おいて、1タイムスロツトT=1/0〔sec〕の中
に論理“1”または“0”のビツト情報を持たせ
るために、伝送速度に等しい周波数とその2倍の
周期を持つ周期波形の半周期分とをそれぞれ論理
“1”,“0”に対応させ、さらに隣合つたビツト
における波形間で位相連続性が保たれるようにデ
ジタル伝送を行う、カドリフエイズ(Quadri−
Phase)符号による送信方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention is directed to a digital transmission system with a transmission rate of 0 , in which a logic "1" or "0" is generated within one time slot T = 1/0 [sec]. In order to have bit information, a frequency equal to the transmission speed and a half period of a periodic waveform with twice the period are made to correspond to logical "1" and "0", respectively, and furthermore, between the waveforms in adjacent bits Quadri-
This relates to a transmission method using (Phase) codes.

〔従来の技術〕[Conventional technology]

従来、このような送信方式に用いる符号とし
て、第3図に示すように0波形に関数sinθ(0≦
θ≦2πと−π≦θ≦πの2つのモード)の波形、
0/2波形に関数sinθ/2(0≦θ≦2πと−2π≦θ
≦ 0の2つのモード)の波形を用いる方法が考えら
れている。ここでは、0波形を論理“1”に、
0/2波形を論理“0”に対応させてある。第3図 から明らかなように論理“1”および“0”に
は、それぞれ2つの状態が存在する。しかし、隣
り合つたビツトにおける波形間で位相の連続性が
保たれるためには、現在注目している波形の次の
波形の状態は、限定される。その状態遷移の様子
を第4図に示す。ここで、矢印の始点側は、現在
注目しているビツトの状態、終点側はその右隣り
のビツトの状態を示す。
Conventionally, as a code used in such a transmission method, a function sin θ ( 0
Two modes (θ≦2π and −π≦θ≦π) waveforms,
0 /2 waveform with function sinθ/2 (0≦θ≦2π and −2π≦θ
A method using a waveform of two modes (≦0) has been considered. Here, the 0 waveform is set to logic “1”,
The 0/2 waveform corresponds to logic "0". As is clear from FIG. 3, each of logic "1" and "0" has two states. However, in order to maintain phase continuity between waveforms in adjacent bits, the state of the waveform next to the waveform of interest is limited. FIG. 4 shows the state transition. Here, the starting point of the arrow indicates the state of the bit of interest, and the ending point indicates the state of the bit to the right.

この状態遷移図に従うと、“1”→“1”また
は“0”→“0”の状態変化に対して、波形は滑
らかな接続を見せる。この様子を第5図に示す。
この場合、隣り合つたビツトの接続点で波形の微
係数が一致している。例えば、“1”→“1”の
場合には、sinθ′|〓=2〓=sin′θ|〓=0=1により
証明
される。しかし、“1”→“0”または“0”→
“1”の状態変化点における微係数は一致してい
ない。これは、例えば、“1”その1→“0”そ
の2の場合には、sinθ′|〓=2〓=1sin′θ/2=1/2

より証明される。この様子を第6図に示す。
According to this state transition diagram, the waveforms show a smooth connection when the state changes from "1" to "1" or from "0" to "0". This situation is shown in FIG.
In this case, the differential coefficients of the waveforms match at the connection points of adjacent bits. For example, in the case of “1”→“1”, it is proven by sin θ′|〓 =2 〓=sin′θ|〓 =0 =1. However, “1” → “0” or “0” →
The differential coefficients at the state change point of “1” do not match. For example, in the case of “1” part 1 → “0” part 2, sinθ′ | =2 = 1sin′θ/2 = 1/2
This is proven by This situation is shown in FIG.

〔発明が解決しようとする問題点〕 このように、0波形(sinθ)から0/2波形(sin θ/2)へ遷移する瞬間、またはその逆の遷移をす る瞬間において位相連続性は保たれているもの
の、波形の接続点に“かど”の部分が生じてしま
つている。これは、不要な高調波分を含んでいる
ことを意味する。このような不要な高調波を含ん
だ波形を用いて送信を行うと、伝送路において歪
みの影響を受けやすく、また近接伝送路に対して
も悪影響を及ぼしやすいなどの欠点があつた。
[Problem to be solved by the invention] In this way, phase continuity is not maintained at the moment of transition from 0 waveform (sin θ) to 0/2 waveform (sin θ/2) or vice versa. However, there are "corners" at the connection points of the waveforms. This means that unnecessary harmonic components are included. When transmitting using a waveform containing such unnecessary harmonics, there are drawbacks such as being susceptible to distortion in the transmission line and also tending to have an adverse effect on adjacent transmission lines.

本発明の目的は、上述した欠点を除去したカド
リフエイズ符号による送信方式を提供することに
ある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a transmission system using a quadriphasic code that eliminates the above-mentioned drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、横軸に時間、縦軸に電圧振幅
をとり、横軸の単位時間(1sec)を0等分して得
られるT=1/0の時間幅を1タイムスロツトと
し、各タイムスロツトに論理“1”および論理
“0”の情報を持たせるために、2つの異なる周
波数で、かつ、4つの異なる位相を持つ12
34の周期波形を考え、各々から1タイムスロ
ツト幅に等しい時間内の波形だけを取り出した
時、この4つの波形を論理“1”および論理
“0”に対応させて(ただし、1タイムスロツト
前の波形により、その次に送信する波形は2種類
に限定される)、送出されるべきデータ(論理
“1”,“0”の情報)に応じて4つの波形を位相
連続の条件を満足しながら切り換え接続を行う伝
送速度0のカドリフエイズ符号による送信方式に
おいて、2つのモードを有する論理“1”の波形
および2つのモードを有する論理“0”の波形の
計4種の波形のサンプル値データを、異なるアド
レス領域に記憶保持する記憶保持手段と、この記
憶保持手段の異なる4つのアドレス領域のうちか
ら1つを選択する情報を一時的に記憶する第1の
ラツチと、前記記憶保持手段の選択されたアドレ
ス領域内において、読み出しアドレスを順次カウ
ントアツプさせるためのカウンターと、前記記憶
保持手段から出力される各波形のサンプル値デー
タを安定なタイミングで1時的に記憶する第2の
ラツチと、該第2のラツチを経た各波形のサンプ
ル値データをアナログ的な電圧振幅に変換するデ
イジタル/アナログ変換回路と、そのアナログ出
力をバツフアするドライバとにより構成され、か
つ、それぞれの波形の接続点で、微係数が一致す
るように波形を対応させていることを特徴とする
モデイフアイドカドリフエイズ符号による送信方
式が得られる。
According to the present invention, time is plotted on the horizontal axis, voltage amplitude is plotted on the vertical axis, and the time width of T=1/ 0 obtained by dividing the unit time (1 sec) on the horizontal axis into 0 equal parts is defined as one time slot. In order to have logic "1" and logic "0" information in the time slot, 1 , 2 ,
Considering periodic waveforms 3 and 4 , and extracting only the waveforms within a time period equal to one time slot width, these four waveforms are made to correspond to logic "1" and logic "0" (however, one time slot width) Depending on the waveform before the rotor, the next waveform to be transmitted is limited to two types), and four waveforms are set according to the phase continuity condition according to the data to be transmitted (logical "1", "0" information). Sample values of a total of four types of waveforms, a logic "1" waveform with two modes and a logic "0" waveform with two modes, in a transmission method using quadriphasic codes with a transmission rate of 0 , which performs switching connections while satisfying a memory holding means for storing and holding data in different address areas; a first latch for temporarily storing information for selecting one from four different address areas of the memory holding means; and said memory holding means. a counter for sequentially counting up read addresses within the selected address area of the memory holding means; and a second latch for temporarily storing sample value data of each waveform output from the memory holding means at a stable timing. , a digital/analog conversion circuit that converts the sample value data of each waveform that has passed through the second latch into analog voltage amplitude, and a driver that buffers the analog output, and a connection of each waveform. Thus, a transmission system using a modified quadrature aids code is obtained, which is characterized in that the waveforms are made to correspond so that the differential coefficients match.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説
明する。
Next, embodiments of the present invention will be described with reference to the drawings.

本発明は、0波形としてsinθを0/2波形として sinθ/2(0≦θ≦2π)を近似する4次関数 (θ)=a+bθ+(cθ)2+(dθ)3+(eθ)4 を用い、θ=0および、θ=2πで、sinθと位相連
続し、かつ(θ)のθ=0における微係数を
sinθのθ=2πにおける微係数に一致させるように
係数a,b,c,d,eを選ぶことにより、波形
に“かど”を生じさせる不要な高調波分を取り除
いた波形とし、この波形を用いてより狭い帯域で
デイジタル伝送を行うようにしたものである。
The present invention uses a quartic function (θ) = a + bθ + (cθ) 2 + (dθ) 3 + (eθ) 4 that approximates sinθ/2 ( 0 ≦θ≦2π) with sinθ as a 0 waveform and sinθ/2 as a 0/2 waveform . θ = 0 and θ = 2π, the phase is continuous with sin θ, and the differential coefficient of (θ) at θ = 0 is
By selecting the coefficients a, b, c, d, and e to match the differential coefficient of sinθ at θ=2π, the waveform is created by removing unnecessary harmonics that cause “edges” in the waveform. This allows digital transmission to be performed in a narrower band.

第1図を参照すると、本発明の一実施例による
送信方式は、2つのモードを有する論理“1”の
波形および2つのモードを有する論理“0”の波
形の計4種の波形のサンプル値データを、異なる
4つのアドレス領域に記憶保持するROM2と、
このROM2の異なる4つのアドレス領域のうち
から1つを選択する情報を一時的に記憶する第1
のラツチ6と、ROM2の選択されたアドレス領
域内において、読み出しアドレスを順次カウント
アツプさせるためのカウンター1と、ROM2か
ら出力される各波形のサンプル値データを安定な
タイミングで一時的に記憶する第2のラツチ3
と、該第2のラツチ3を経た各波形のサンプル値
データをアナログ的な電圧振幅に変換するデイジ
タル/アナログ変換回路4と、そのアナログ出力
をバツフアするドライバ5とにより構成される。
Referring to FIG. 1, the transmission method according to an embodiment of the present invention includes sample values of a total of four types of waveforms: a logic "1" waveform having two modes and a logic "0" waveform having two modes. ROM2 that stores and holds data in four different address areas;
The first memory temporarily stores information for selecting one of the four different address areas of this ROM2.
a latch 6, a counter 1 for sequentially counting up read addresses within the selected address area of the ROM 2, and a counter 1 for temporarily storing sample value data of each waveform output from the ROM 2 at stable timing. 2 latch 3
, a digital/analog conversion circuit 4 that converts the sample value data of each waveform passed through the second latch 3 into analog voltage amplitude, and a driver 5 that buffers the analog output.

次に第2図を参照して本実施例による sinθ(0波形)→(θ)(0/2波形)の状態遷
移の 様子を説明する。
Next, the state transition from sin θ ( 0 waveform) to (θ) ( 0/2 waveform) according to this embodiment will be explained with reference to FIG.

(θ)=a+(bθ)+(cθ)2+(dθ)3+(eθ
4 において、係数a,b,c,d,eを適当に選ぶ
ことにより、以下の特徴を有する送信波形が得ら
れる。
(θ) = a + (bθ) + (cθ) 2 + (dθ) 3 + (eθ
) In 4 , by appropriately selecting the coefficients a, b, c, d, and e, a transmission waveform having the following characteristics can be obtained.

sinθ(0波形)と(θ)(0/2波形)の電
力が 同一、 sinθ(0波形)と(θ)(0/2波形)の直
流分 がバランス、 組み合せのゆるされる波形間の接続点におけ
る微係数(傾き)が一致。
The power of sinθ ( 0 waveform) and (θ) ( 0 /2 waveform) are the same, the DC components of sinθ ( 0 waveform) and (θ) ( 0 /2 waveform) are balanced, and the connection point between waveforms that can be combined is The differential coefficient (slope) at matches.

これにより、どの場合においても、波形sinθと
波形(θ)との接続点で滑らかな接続が可能と
なり、波形に“かど”を生じる高調波分を取り除
く効果が発揮されている。
As a result, in any case, a smooth connection is possible at the connection point between the waveform sin θ and the waveform (θ), and the effect of removing harmonic components that cause “edges” in the waveform is exhibited.

以下、第1図の動作を説明する。sinθ,(θ)
から得られる4つの波形を電気的に発生させるた
めに、各波形を適当な時間間隔でサンプリングし
て得られるサンプル値データをROM2の異なる
4つのアドレス領域に書き込んでおく。ラツチ6
により4つの波形から選択された波形のサンプル
値データの入つたアドレス領域内において、読み
出しアドレスをカウントアツプして切り換えてい
き、各アドレスに対応したサンプル値データ出力
をラツチ3を介してD/A変換器4へ導く。その
D/A変換器4の出力としてのアナログ的な電圧
振幅が時間的に変化することにより所望の電圧波
形が擬似的に再現される。その電圧波形がドライ
バ5によつて伝送路を介して送信される。
The operation shown in FIG. 1 will be explained below. sinθ, (θ)
In order to electrically generate the four waveforms obtained from the above, sample value data obtained by sampling each waveform at appropriate time intervals is written into four different address areas of the ROM 2. Latch 6
The read address is counted up and switched within the address area containing the sample value data of the waveform selected from the four waveforms, and the sample value data output corresponding to each address is sent to the D/A via latch 3. lead to converter 4. By temporally changing the analog voltage amplitude as the output of the D/A converter 4, a desired voltage waveform is reproduced in a pseudo manner. The voltage waveform is transmitted by the driver 5 via the transmission line.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明かなように本発明による送信
方式は、0波形としてsinθ,0/2波形として (θ)=a+(bθ)+(cθ)2+(dθ)3+(eθ)4
を用い、
θ=0およびθ=2πでsinθと位相連続し、かつθ
=0における微係数がsinθのθ=2πにおける微係
数に一致するように係数a,b,c,d,eを適
当に選ぶことにより、波形の接続点に“かど”を
生じさせる不要な高調波分を取り除いた波形と
し、この波形を用いて、より狭い帯域でデイジタ
ル伝送を行うことを可能とする伝送方式を提供で
きる。
As is clear from the above explanation, the transmission method according to the present invention is as follows: 0 waveform is sinθ, 0 /2 waveform is (θ) = a + (bθ) + (cθ) 2 + (dθ) 3 + (eθ) 4
using
Continuous in phase with sinθ at θ=0 and θ=2π, and θ
By appropriately selecting coefficients a, b, c, d, and e so that the differential coefficient at = 0 matches the differential coefficient of sinθ at θ = 2π, unnecessary harmonics that cause "edges" at the connection points of the waveform can be eliminated. By using a waveform with the wave component removed, it is possible to provide a transmission method that enables digital transmission in a narrower band.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による送信方式のブ
ロツク図、第2図は本発明によるsinθ(0波形)
→(θ)(0/2波形)の状態遷移の様子を示した 図、第3図は0波形、0/2波形による4種の1ビ ツト送信波形を示した図、第4図は第3図の4種
の送信波形の位相連続状態遷移を説明するための
図、第5図は論理“1”→“1”および論理
“0”→“0”の状態遷移の様子を示した図、第
6図は論理“1”→“0”および論理“0”→
“1”の状態遷移の様子を説明した図である。 第1図において、1……カウンター、2……
ROM、3……ラツチ、4……D/A変換器、5
……ドライバ、6……ラツチ。
Figure 1 is a block diagram of a transmission system according to an embodiment of the present invention, and Figure 2 is a sinθ ( 0 waveform) according to the present invention.
→(θ) ( 0/2 waveform). Figure 3 is a diagram showing four types of 1-bit transmission waveforms using 0 waveform and 0/2 waveform. Figure 4 is 3. A diagram for explaining the phase continuous state transition of the four types of transmission waveforms in the figure, FIG. 5 is a diagram showing the state transition of logic "1" → "1" and logic "0" → "0", Figure 6 shows logic “1”→“0” and logic “0”→
FIG. 3 is a diagram illustrating a state transition of “1”. In Figure 1, 1...counter, 2...
ROM, 3...Latch, 4...D/A converter, 5
...Driver, 6...Latch.

Claims (1)

【特許請求の範囲】[Claims] 1 横軸に時間、縦軸に電圧振幅をとり、横軸の
単位時間を0等分して得られるT=1/0の時間
幅を1タイムスロツトとし、各タイムスロツトに
論理“1”および論理“0”の情報を持たせるた
めに、2つの異なる周波数で、かつ、4つの異な
る位相を持つ1234の周期波形を考え、
各々から1タイムスロツト幅に等しい時間内の波
形だけを取り出した時、この4つの波形を論理
“1”および論理“0”に対応させて、送出され
るべきデータの論理“1”,“0”の情報に応じて
4つの波形を位相連続の条件を満足しながら切り
換え接続を行う伝送速度0のカドリフエイズ符号
による送信方式において、2つのモードを有する
論理“1”の波形および2つのモードを有する論
理“0”の波形の計4種の波形のサンプル値デー
タを、異なるアドレス領域に記憶保持する記憶保
持手段と、この記憶保持手段の異なる4つのアド
レス領域のうちから1つを選択する情報を一時的
に記憶する第1のラツチと、前記記憶保持手段の
選択されたアドレス領域内において、読み出しア
ドレスを順次カウントアツプさせるためのカウン
ターと、前記記憶保持手段から出力される各波形
のサンプル値データを安定なタイミングで1時的
に記憶する第2のラツチと、該第2のラツチを経
た各波形のサンプル値データをアナログ的な電圧
振幅に変換するデイジタル/アナログ変換回路
と、そのアナログ出力をバツフアするドライバと
により構成され、かつ、それぞれの波形の接続点
で、微係数が一致するように波形を対応させてい
ることを特徴とするモデイフアイドカドリフエイ
ズ符号による送信方式。
1. Time is plotted on the horizontal axis, voltage amplitude is plotted on the vertical axis, and the time width of T = 1/0 obtained by dividing the unit time on the horizontal axis into 0 equal parts is defined as one time slot, and a logic "1" and a logic "1" are assigned to each time slot. In order to have logic “0” information, consider periodic waveforms of 1 , 2 , 3 , and 4 with two different frequencies and four different phases.
When only the waveforms within a time equal to one time slot width are extracted from each waveform, these four waveforms are made to correspond to logic "1" and logic "0", and the logic "1" and "0" of the data to be sent are set. In a transmission method using a quadriphasic code with a transmission rate of 0 , which switches and connects four waveforms while satisfying the phase continuity condition according to the information of ``1'', the waveform has two modes; A memory holding means for storing and holding sample value data of a total of four types of waveforms including a logic "0" waveform in different address areas, and information for selecting one of the four different address areas of this memory holding means. A first latch for temporarily storing data, a counter for sequentially counting up read addresses within a selected address area of the memory holding means, and sample value data of each waveform output from the memory holding means. a second latch that temporarily stores the data at a stable timing, a digital/analog conversion circuit that converts the sample value data of each waveform that has passed through the second latch into an analog voltage amplitude, and the analog output of the second latch. A transmission method using a modified quadrature aids code, characterized in that the waveforms are made to correspond to each other so that the differential coefficients match at the connection points of the respective waveforms.
JP6486486A 1986-03-25 1986-03-25 Transmission system by modified quadri phase code Granted JPS62222743A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6486486A JPS62222743A (en) 1986-03-25 1986-03-25 Transmission system by modified quadri phase code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6486486A JPS62222743A (en) 1986-03-25 1986-03-25 Transmission system by modified quadri phase code

Publications (2)

Publication Number Publication Date
JPS62222743A JPS62222743A (en) 1987-09-30
JPH0511698B2 true JPH0511698B2 (en) 1993-02-16

Family

ID=13270455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6486486A Granted JPS62222743A (en) 1986-03-25 1986-03-25 Transmission system by modified quadri phase code

Country Status (1)

Country Link
JP (1) JPS62222743A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723991A (en) * 1996-02-09 1998-03-03 Advanced Micro Devices, Inc. System and method for waveform synthesis

Also Published As

Publication number Publication date
JPS62222743A (en) 1987-09-30

Similar Documents

Publication Publication Date Title
US4616185A (en) Multiplying circuit comprising switched-capacitor circuits
WO1990012451A1 (en) Frequency modulator
US5986483A (en) Direct digital frequency systhesizer
JP3434627B2 (en) Clock generation circuit
JPH0511698B2 (en)
JPH0234542B2 (en)
US5838208A (en) Modulation of transmission data signal in sychronous with transmission clock signal
JP2891602B2 (en) Digital synthesizer
JP2003142993A (en) Modulation signal generating device
Hartmann Digital waveform generation by fractional addressing
JP3292553B2 (en) Digital phase shifter
JPH0340527B2 (en)
JPS6211309A (en) Waveform storage device
JPH04152736A (en) Orthogonal signal generating circuit
JP3437282B2 (en) Digital quadrature modulation circuit
JPS5981914A (en) Digital frequency doubling circuit for clock signal
JPH0888659A (en) Digital orthogonal modulation circuit
JPH0258427A (en) A/d-d/a converter
JPH07336402A (en) Modulation signal generating device
JPH03104357A (en) Multi-value polyphase modulator
JPH0423542A (en) Orthogonal type gmsk modulating device
JPH0583315A (en) Differential demodulation circuit for phase modulation signal
JPH0888658A (en) Digital orthogonal modulation circuit
JPS6255795B2 (en)
JPS6347181B2 (en)