JPH0511526U - Compound amplifier circuit - Google Patents

Compound amplifier circuit

Info

Publication number
JPH0511526U
JPH0511526U JP6431191U JP6431191U JPH0511526U JP H0511526 U JPH0511526 U JP H0511526U JP 6431191 U JP6431191 U JP 6431191U JP 6431191 U JP6431191 U JP 6431191U JP H0511526 U JPH0511526 U JP H0511526U
Authority
JP
Japan
Prior art keywords
operational amplifier
circuit
input terminal
bias
arbitrary waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6431191U
Other languages
Japanese (ja)
Other versions
JP2556987Y2 (en
Inventor
邦夫 田村
Original Assignee
横河・ヒユーレツト・パツカード株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河・ヒユーレツト・パツカード株式会社 filed Critical 横河・ヒユーレツト・パツカード株式会社
Priority to JP6431191U priority Critical patent/JP2556987Y2/en
Publication of JPH0511526U publication Critical patent/JPH0511526U/en
Application granted granted Critical
Publication of JP2556987Y2 publication Critical patent/JP2556987Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】任意波形信号に直流バイアスを加える場合に、
直流から高周波帯域に亘り良好な(すなわち、一定の)
ゲイン特性を有する複合増幅回路を提供する。 【構成】第1,第2の演算増幅器1,2の帰還ループ
は、2抵抗直列接続回路の両組を構成する抵抗R1〜R4
(R2/R1=R4/R3)により構成される。例えば、R0
値をR3,R4より十分大きくとると、直流分として直流
バイアスVbの−(R2/R1)倍の直流電圧が表れる。
また、端子aから入力される任意波形信号を構成する周
波数成分のうち、高い周波数成分については主として第
2の演算増幅器が、低い周波数成分については第1およ
び第2の演算増幅器がそれぞれ増幅動作を担当する。複
合増幅回路の出力端子cには、任意波形信号についての
増幅成分として、入力信号Vaの1+(R2/R1)倍の電圧
が表れる。そして、100MHz以上の周波数のVa
端子bからの直流バイアスVbとの加算値、{1+(R2/
1)}Va−(R2/R1)Vbが、16ビット以上の精度で出
力される。
(57) [Summary] [Purpose] When applying DC bias to arbitrary waveform signals,
Good (ie constant) from DC to high frequency bands
A composite amplifier circuit having a gain characteristic is provided. [Structure] The feedback loops of the first and second operational amplifiers 1 and 2 are resistors R 1 to R 4 which constitute both sets of a two-resistor series connection circuit.
(R 2 / R 1 = R 4 / R 3 ). For example, if the value of R 0 is set sufficiently larger than R 3 and R 4 , a DC voltage of − (R 2 / R 1 ) times the DC bias V b appears as a DC component.
Of the frequency components forming the arbitrary waveform signal input from the terminal a, the second operational amplifier mainly performs the amplifying operation for the high frequency component and the first and second operational amplifiers perform the amplifying operation for the low frequency component. Handle. At the output terminal c of the composite amplifier circuit, a voltage of 1+ (R 2 / R 1 ) times the input signal V a appears as an amplification component for the arbitrary waveform signal. Then, the addition value of V a at a frequency of 100 MHz or more and the DC bias V b from the terminal b, {1+ (R 2 /
R 1 )} V a − (R 2 / R 1 ) V b is output with a precision of 16 bits or more.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、例えばLSIテスタ等における波形生成装置に用いる複合増幅回路 に関し、直流(DC)から周波数が例えば100MHz以上の広帯域周波数に亘 る任意波形信号に、任意の直流バイアスを加算した信号を高精度で生成できる上 記増幅回路に関するものである。 The present invention relates to a composite amplifier circuit used in a waveform generation device in an LSI tester or the like, for example. The present invention relates to the above-mentioned amplifier circuit that can be generated with accuracy.

【0002】[0002]

【技術背景】[Technical background]

例えば、LSIテストシステムにおいて、矩形波,鋸歯状波等の任意波形信号 に直流バイアスを加えた信号をテスト信号として使用する場合がある。 従来、このような信号を生成する回路として、図4に示すような非反転増幅回 路が知られている。 同図の回路では、端子aから、高速の任意波形信号Vaが入力され、端子bに 直流バイアス信号Vbが入力される。Vaは広帯域用の演算増幅器11の非反転入 力端子(+)に入力され、Vbは該増幅器11の反転入力端子(−)に抵抗R11 を介して入力される。また、演算増幅器11の出力端子と反転入力端子との間に は帰還抵抗R12が接続されている。なお、図4においては入力側および出力側に 、抵抗RinおよびRoutがそれぞれ接続されている。 上記構成の回路において、出力電圧VcをVaとVbで表すと、 Vc={1+(R12/R11)}Va−(R12/R11)Vb となる。 しかし、図4に示す演算増幅器11のような広帯域用のものでは、広い周波数 帯域において、高精度のDC特性を得ることはむづかしく、特に直線性における 精度は10ビット(精度:1/210)にすぎないという不都合がある。 また、図5に示すような複合増幅回路も知られている(実公平3−23690 号公報参照)。この増幅回路では、低周波用の低ドリフト演算増幅器21の出力 端子と広帯域演算増幅器22の入力端子とがフイルタ23(C21,C22およびR 22 から構成されている)を介して接続されており、出力端子cと各演算増幅器2 1,22の反転入力端子には帰還抵抗R25,R26が接続されている。また、同図 ではバイアス用の抵抗R23,R24が設けられ、入力端子aと演算増幅器21の非 反転入力端子間には抵抗R21が接続されている。 この回路では、任意波形信号Vaの周波数成分のうち、低い周波数成分は演算 増幅器21により、高い周波成分は増幅器22により増幅することでドリフトを 回避するものである。 ところが、この回路では一方の演算増幅器の動作領域と他方の演算増幅器の動 作領域との境界の周波数付近で、ゲイン特性が急激に劣化するという不都合があ る。また、この不都合を低減させるために、バッファ回路を両演算増幅器21, 22間に設けた回路も上記公報に記載されているがこの場合には回路構成が複雑 となる等の問題がある。 For example, in an LSI test system, a signal obtained by adding a DC bias to an arbitrary waveform signal such as a rectangular wave or a sawtooth wave may be used as a test signal. Conventionally, a non-inverting amplification circuit as shown in FIG. 4 has been known as a circuit for generating such a signal. In the circuit of the figure, the high-speed arbitrary waveform signal VaIs input to the terminal b and the DC bias signal VbIs entered. VaIs input to the non-inverting input terminal (+) of the operational amplifier 11 for wide band, and VbIs a resistor R at the inverting input terminal (-) of the amplifier 11.11 Input via. Further, a feedback resistor R is provided between the output terminal and the inverting input terminal of the operational amplifier 11.12Are connected. In addition, in FIG. 4, a resistor R is provided on the input side and the output side.inAnd RoutAre connected respectively. In the circuit having the above configuration, the output voltage VcTo VaAnd VbIs expressed as Vc= {1+ (R12/ R11)} Va-(R12/ R11) Vb Becomes However, it is difficult to obtain a high-precision DC characteristic in a wide frequency band in a wide-band type such as the operational amplifier 11 shown in FIG. 4, and the accuracy of linearity is 10 bits (accuracy: 1/2Ten) There is a disadvantage that it is nothing more than. A composite amplifier circuit as shown in FIG. 5 is also known (see Japanese Utility Model Publication No. 3-23690). In this amplifier circuit, the output terminal of the low drift operational amplifier 21 for low frequencies and the input terminal of the wide band operational amplifier 22 are connected to a filter 23 (Ctwenty one, Ctwenty twoAnd R twenty two The output terminal c and the inverting input terminal of each operational amplifier 21, 22 are connected to the feedback resistor R.twenty five, R26Are connected. Also, in the figure, the resistor R for bias istwenty three, Rtwenty fourIs provided, and a resistor R is provided between the input terminal a and the non-inverting input terminal of the operational amplifier 21.twenty oneAre connected. In this circuit, the arbitrary waveform signal VaThe low frequency component of the frequency component is amplified by the operational amplifier 21, and the high frequency component is amplified by the amplifier 22 to avoid the drift. However, this circuit has a disadvantage that the gain characteristic is rapidly deteriorated in the vicinity of the frequency at the boundary between the operation region of one operational amplifier and the operation region of the other operational amplifier. Also, in order to reduce this inconvenience, a circuit in which a buffer circuit is provided between both operational amplifiers 21 and 22 is also described in the above publication, but in this case there is a problem that the circuit configuration becomes complicated.

【0003】[0003]

【考案の目的】[The purpose of the device]

本考案は、上記のような問題を解決するために提案されたものであって、任意 波形信号に直流バイアスを加える場合に、直流から高周波帯域に亘り良好な(す なわち、一定の)ゲイン特性を有する複合増幅回路を提供することを目的とする 。 The present invention has been proposed to solve the above problems, and when a DC bias is applied to an arbitrary waveform signal, a good (that is, constant) gain is obtained from DC to a high frequency band. An object is to provide a composite amplifier circuit having characteristics.

【0004】[0004]

【考案の概要】[Outline of the device]

本考案の回路は、高精度DC特性を有する第1の演算増幅器と、広帯域周波数 特性を有する第2の演算増幅器の2段接続の増幅回路を備えている。 任意波形信号入力端子は前記両演算増幅器の各非反転入力端子に接続され、第 1の演算増幅器の出力端子は、接続用抵抗R0を介して第2の演算増幅器の反転 入力端子に接続される。 更に、直流バイアス入力端子と第2の演算増幅器の出力端子間に、2組の2抵 抗直列接続回路(両組を、R1とR2との直列接続回路およびR3とR4との直列接 続回路とする(図1参照))が並列接続されており、各組における抵抗値の比は 、両組で等しくなるように選定されている(すなわち、R2/R1=R4/R3)。 そして、各組における2抵抗の接続点は前記第1,第2の演算増幅器の各反転入 力端子に接続されている。ここでは、R1とR2の接続点が第1の演算増幅器の反 転入力端子に、R3とR4の接続点が第2の演算増幅器の反転入力端子に接続され ているものとする。The circuit of the present invention comprises a two-stage amplifier circuit of a first operational amplifier having a high precision DC characteristic and a second operational amplifier having a wide band frequency characteristic. The arbitrary waveform signal input terminal is connected to each non-inverting input terminal of both operational amplifiers, and the output terminal of the first operational amplifier is connected to the inverting input terminal of the second operational amplifier via the connection resistor R 0. It Further, between the DC bias input terminal and the output terminal of the second operational amplifier, two sets of two resistance series connection circuits (both sets are connected in series with R 1 and R 2 and with R 3 and R 4 the series connection circuit has (see FIG. 1)) is connected in parallel, the ratio of the resistance value in each set are chosen to be equal in both sets (i.e., R 2 / R 1 = R 4 / R 3 ). The connection point of the two resistors in each set is connected to each inverting input terminal of the first and second operational amplifiers. Here, it is assumed that the connection point of R 1 and R 2 is connected to the reverse input terminal of the first operational amplifier, and the connection point of R 3 and R 4 is connected to the inverting input terminal of the second operational amplifier. ..

【0005】 本考案では、第1,第2の演算増幅器の帰還ループは、上記2抵抗直列接続回 路の両組を構成する抵抗により構成され、2抵抗直列接続回路の両組の抵抗値の 比は等しくなるように選択してある。 なお、R0として適当な値を選ぶ(すなわち、第1の演算増幅器のR0を含めた 出力抵抗を適宜な値とする)ことで、本考案の複合増幅回路の増幅率を第1の演 算増幅器に入力される任意波形の周波数によらず所望値とすることができる(数 式10参照)。 ところで、演算増幅器の特性にはばらつきがあるので、本複合増幅回路自体の の増幅率が一定とならない場合もありうる。このような場合には、接続用抵抗R 0 の値をR3,R4より十分大きくとり、上記演算増幅器の特性のばらつきをキャ ンセルすることができる。 演算増幅器の直流についてのゲインが理想的(すなわち∞)であるとすると、 本考案の回路の出力端子には、直流分として直流バイアスVbの−(R2/R1) 倍の直流電圧が表れる。なお、ここでは、第1の演算増幅器は高精度DC特性を 有しているので、該演算増幅器のオフセット分は無視される。 また、外部信号入力端子から入力される任意波形信号を構成する周波数成分の うち、高い周波数成分については主として第2の演算増幅器が、低い周波数成分 (直流を含む)については第1および第2の演算増幅器がそれぞれ増幅動作を担 当するが、このとき本考案の複合増幅回路の出力端子には、任意波形信号につい ての増幅成分(出力信号のうち上記直流バイアス分を除いた部分)として、例え ばR0の値が十分大きいときには、入力信号Vaの{1+(R4/R3)}(R2/R1=R4 /R3なので、{1+(R2/R1)})倍の電圧が表れる。 このようにして、第1の演算増幅器が高精度DC特性を有していれば、第2の 広帯域特性を有する演算増幅器DC精度が仮に低くても、本考案の複合増幅回路 により、高精度(16ビット以上の精度)の出力を得ることができる。例えばR 0 の値が十分大きいときには、外部信号入力端子から入力される100MHz以 上の周波数の任意波形信号Vaと直流バイアスVbとの加算値、 {1+(R2/R1)}Va−(R2/R1)Vb が、16ビット以上の精度で出力される。In the present invention, the feedback loops of the first and second operational amplifiers are composed of resistors that form both sets of the above-mentioned two-resistor series connection circuit, and The ratios are chosen to be equal. In addition, R0An appropriate value as (ie, R of the first operational amplifier)0By setting the output resistance including the value to an appropriate value), the amplification factor of the composite amplifier circuit of the present invention can be set to a desired value regardless of the frequency of the arbitrary waveform input to the first operational amplifier ( Equation 10). By the way, since the characteristics of the operational amplifier vary, the amplification factor of the composite amplifier circuit itself may not be constant. In such a case, the connecting resistor R 0 The value of R3, RFourIt can be made sufficiently large to cancel the variation in the characteristics of the operational amplifier. Assuming that the DC gain of the operational amplifier is ideal (that is, ∞), the output terminal of the circuit of the present invention has a DC bias V as a DC component.b-(R2/ R1) Double DC voltage appears. Here, since the first operational amplifier has a high precision DC characteristic, the offset amount of the operational amplifier is ignored. Of the frequency components forming the arbitrary waveform signal input from the external signal input terminal, the second operational amplifier is mainly used for high frequency components and the first and second operational amplifiers are used for low frequency components (including direct current). The operational amplifiers are respectively responsible for the amplification operation. At this time, at the output terminal of the composite amplification circuit of the present invention, as an amplification component of the arbitrary waveform signal (a portion of the output signal excluding the DC bias component), For example, R0Is sufficiently large, the input signal VaOf {1+ (RFour/ R3)} (R2/ R1= RFour / R3So, {1+ (R2/ R1)}) Double voltage appears. In this way, if the first operational amplifier has a high precision DC characteristic, even if the operational amplifier DC precision having the second wide band characteristic is low, the composite amplifier circuit of the present invention provides a high precision ( An output of 16 bits or more) can be obtained. For example R 0 When the value of is sufficiently large, the arbitrary waveform signal V with a frequency of 100 MHz or higher input from the external signal input terminalaAnd DC bias VbAnd the addition value, {1+ (R2/ R1)} Va-(R2/ R1) Vb Is output with a precision of 16 bits or more.

【0006】[0006]

【実施例】【Example】

図1は本考案の一実施例を示す回路図である。この回路は、高精度DC特性を 有する演算増幅器1(増幅率:L(ω))および広帯域周波数特性を有するの高速 演算増幅器2(増幅率:H(ω))を備えており、各増幅率L(ω),H(ω)は入力 信号の角周波数ωの関数となっている。 任意波形信号が入力される入力端子aは、抵抗R′を介して演算増幅器1の非 反転入力端子(+)、および演算増幅器2の非反転入力端子(+)にそれぞれ接 続されている。 また、直流バイアス入力端子bと、第2の演算増幅器2の出力端子間に、R1 ,R2の組からなる2抵抗直列接続回路とR3,R4の組からなる2抵抗直列接続 回路とが並列接続され、各組における抵抗値の比は両組で等しくなるように選定 され、各抵抗R1〜R4間にはR2/R1=R4/R3なる関係が成立している。 そして、各組における2抵抗R1,R2およびR3,R4の接続点は前記第1,第 2の演算増幅器1,2の各反転入力端子(−)に接続されている。 なお、演算増幅器1の出力端子は接続用抵抗R0を介して演算増幅器2の反転 入力端子(−)に接続されており、また図1では任意波形信号入力端子aとグラ ンド間には入力抵抗Rinが、出力端子cと演算増幅器2の出力端子間には抵抗R out がそれぞれ接続されている。 FIG. 1 is a circuit diagram showing an embodiment of the present invention. This circuit is equipped with an operational amplifier 1 (amplification factor: L (ω)) having high precision DC characteristics and a high-speed operational amplifier 2 (amplification factor: H (ω)) having wide band frequency characteristics. L (ω) and H (ω) are functions of the angular frequency ω of the input signal. The input terminal a to which the arbitrary waveform signal is input is connected to the non-inverting input terminal (+) of the operational amplifier 1 and the non-inverting input terminal (+) of the operational amplifier 2 through the resistor R '. In addition, R is connected between the DC bias input terminal b and the output terminal of the second operational amplifier 2.1 , R22-resistor series connection circuit and R3, RFourThe two-resistor series connection circuit consisting of the group is connected in parallel, and the resistance value ratio in each group is selected to be the same in both groups.1~ RFourR between2/ R1= RFour/ R3The following relationship is established. And 2 resistors R in each set1, R2And R3, RFourIs connected to each inverting input terminal (-) of the first and second operational amplifiers 1 and 2. The output terminal of the operational amplifier 1 has a connection resistor R01 is connected to the inverting input terminal (-) of the operational amplifier 2 via the input resistor R between the arbitrary waveform signal input terminal a and the ground in FIG.inHowever, there is a resistor R between the output terminal c and the output terminal of the operational amplifier 2. out Are connected respectively.

【0007】 以下、上記回路の動作を図2,図3により詳細に説明する。なお、便宜上R0 は演算増幅器1自体の出力抵抗を含んでいるものとする。 図2は外部入力端子aを接地(Va=0)した場合の回路図であり、各演算増 幅器1,2のオフセット電圧はe01,e02で表してある。 e1を第1の演算増幅器1の出力電圧、e2を演算増幅器2の反転入力端子への 入力電圧(すなわち、R0,R3,R4の接続点電圧)とすると、図2における回 路方程式は以下のように表される。The operation of the above circuit will be described in detail below with reference to FIGS. 2 and 3. Note that, for convenience, R 0 includes the output resistance of the operational amplifier 1 itself. FIG. 2 is a circuit diagram when the external input terminal a is grounded (V a = 0), and the offset voltages of the operational amplifiers 1 and 2 are represented by e 01 and e 02 . first operational amplifier 1 of the output voltage e 1, the input voltage of the e 2 to the inverting input terminal of the operational amplifier 2 (i.e., R 0, R 3, connecting point voltage of R 4) When to, times in FIG. 2 The path equation is expressed as follows.

【数1】 [Equation 1]

【数2】 [Equation 2]

【数3】 [Equation 3]

【0008】 数式1,2,3からe1,e2を消去して、整理すると、By erasing and arranging e 1 and e 2 from Equations 1 , 2 , and 3,

【数4】 となる。 ここで、直流バイアスVbについては、演算増幅器1,2の増幅率は無限大と することができるので、数式4においてL(ω),H(ω)→∞とすると、[Equation 4] Becomes Here, with respect to the DC bias V b , since the amplification factors of the operational amplifiers 1 and 2 can be infinite, if L (ω), H (ω) → ∞ in Equation 4,

【数5】 となる。 演算増幅器1は高精度DC特性を有しており、オフセットを0(e01≒0)と することができるので、[Equation 5] Becomes The operational amplifier 1 has a high-precision DC characteristic, and the offset can be 0 (e 01 ≈0).

【数6】 とみなすことができる。[Equation 6] Can be regarded as

【0009】 図3は、オフセット入力bを接地電位(Vb=0)とした場合の回路図であり 、回路方程式は以下のように表される。FIG. 3 is a circuit diagram when the offset input b is set to the ground potential (V b = 0), and the circuit equation is expressed as follows.

【数7】 [Equation 7]

【数8】 [Equation 8]

【数9】 [Equation 9]

【0010】 図3の場合と同様に、数式7,8,9からe1およびe2を消去して整理すると 、As in the case of FIG. 3, when erasing and arranging e 1 and e 2 from Equations 7, 8, and 9,

【数10】 となる。 ここで、低い周波数帯域では、L(ω),H(ω)は十分大きいと考えられるので 、数式10においてL(ω),H(ω)→∞とすると、 Vc→{1+(R2/R1)}Va となる。[Equation 10] Becomes Here, since L (ω) and H (ω) are considered to be sufficiently large in the low frequency band, if L (ω), H (ω) → ∞ in Formula 10, V c → {1+ (R 2 / R 1 )} V a .

【0011】 また、高い周波数帯域では、L(ω)の増幅率は0に近づくものとすることがで きる。数式9においてL(ω)→0,H(ω)→∞とすると、 Vc→R4{(1/R0)+(1/R3)+(1/R4)}Va となる。 ところで、前述のように、R0は演算増幅器1の出力抵抗を含んでいるため、 該出力抵抗の演算増幅器1ごとのばらつきのために、複合増幅器自体にもばらつ きが生じることがある。したがって、このような場合には、R0≫R3,R4とな るように、演算増幅器1の出力端子に接続する実際の抵抗の値を選択すれば、 Vc≒{1+(R4/R3)}Va とすることができ、上記演算増幅器1自体の出力抵抗のばらつきをキャンセルす ることができる。ここで、R1〜R4は、R3/R4=R1/R2となるように選択さ れているので、上式は、 Vc≒{1+(R2/R1)}Va となる。Further, in a high frequency band, the amplification factor of L (ω) can approach 0. Assuming that L (ω) → 0 and H (ω) → ∞ in Expression 9, V c → R 4 {(1 / R 0 ) + (1 / R 3 ) + (1 / R 4 )} V a. .. By the way, as described above, R 0 includes the output resistance of the operational amplifier 1. Therefore, the composite amplifier itself may also vary due to the variation in the output resistance of each operational amplifier 1. Therefore, in such a case, if the actual resistance value connected to the output terminal of the operational amplifier 1 is selected so that R 0 >> R 3 and R 4 , V c ≈ {1+ (R 4 / R 3 )} V a, and the variation in the output resistance of the operational amplifier 1 itself can be canceled. Here, R 1 to R 4 are selected such that R 3 / R 4 = R 1 / R 2 , so the above equation is V c ≈ {1+ (R 2 / R 1 )} V the a.

【0012】 この場合には、低い周波数領域においても、高い周波数領域においても、複合 増幅器の増幅率Vc/Vaは同一の増幅率、 1+(R2/R1) に収束することになる。 直流バイアス分についての出力電圧を表す数式6と、任意波形信号についての 出力電圧を表す上式とから、図1における出力電圧Vcは、 Vc≒{1+(R2/R1)}Va−(R2/R1)Vb のように表される。 なお、L(ω)が0以外の有限値である場合については説明を省略したが、この 場合にもR0の値を適宜選択すれば、上式の関係は成立し、図1の複合増幅回路 の特性を一定にすることができる。In this case, the amplification factor V c / V a of the composite amplifier converges to the same amplification factor 1+ (R 2 / R 1 ) in both the low frequency region and the high frequency region. .. The output voltage V c in FIG. 1 is expressed as V c ≈ {1+ (R 2 / R 1 )} V from the equation 6 expressing the output voltage for the DC bias component and the above equation expressing the output voltage for the arbitrary waveform signal. a - it is expressed as (R 2 / R 1) V b. The description is omitted for the case where L (ω) is a finite value other than 0. However, in this case as well, if the value of R 0 is appropriately selected, the relationship of the above equation is established, and the composite amplification of FIG. The characteristics of the circuit can be kept constant.

【0013】[0013]

【考案の効果】[Effect of the device]

以上説明したように、本考案の複合演算増幅回路では、直流から100MHz 以上の高周波帯域に亘り、高速の任意波形信号に直流バイアスが加えられた、高 精度DC特性を有する出力を得ることができる。特に直線性においては16ビッ ト以上の精度を実現することができる。 また、バッファ回路を別途設けなくても、簡易な回路で上記効果を達成できる 演算増幅回路を提供できる。 As described above, in the composite operational amplifier circuit of the present invention, it is possible to obtain an output having a high precision DC characteristic in which a DC bias is applied to a high-speed arbitrary waveform signal from DC to a high frequency band of 100 MHz or more. .. Especially in terms of linearity, an accuracy of 16 bits or more can be realized. Further, it is possible to provide an operational amplifier circuit that can achieve the above effect with a simple circuit without separately providing a buffer circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の一実施例を示す演算増幅回路を示す図
である
FIG. 1 is a diagram showing an operational amplifier circuit according to an embodiment of the present invention.

【図2】図1における任意波形信号の入力端子を接地し
た場合を示す回路図である。
FIG. 2 is a circuit diagram showing a case where the input terminal of the arbitrary waveform signal in FIG. 1 is grounded.

【図3】図1における直流バイアスの入力端子を接地し
た場合を示す回路図である。
FIG. 3 is a circuit diagram showing a case where an input terminal for DC bias in FIG. 1 is grounded.

【図4】従来の演算増幅器を動作を示す加算回路図であ
る。
FIG. 4 is an adder circuit diagram showing the operation of a conventional operational amplifier.

【図5】従来の広帯域複合演算増幅回路を示す回路図で
ある。
FIG. 5 is a circuit diagram showing a conventional wideband composite operational amplifier circuit.

【符号の説明】[Explanation of symbols]

1 :高精度DC特性を有する第1の演算増幅器 2 :広帯域周波数特性を有する第2の演算増幅器 a :任意波形信号入力端子 b :直流バイアス入力端子 c :複合演算増幅回路の出力端子 R0 :接続用抵抗 R1〜R4:2抵抗直列回路を構成する抵抗 Va :任意波形信号 Vb :直流バイアス Vc :複合演算増幅回路の出力1: First operational amplifier having high precision DC characteristics 2: Second operational amplifier having wide band frequency characteristics a: Arbitrary waveform signal input terminal b: DC bias input terminal c: Output terminal of composite operational amplifier circuit R 0 : connected resistors R 1 to R 4: 2 resistor V a constituting the resistor series circuit: arbitrary waveform signal V b: DC bias V c: output of the combined operational amplifier circuit

Claims (1)

【実用新案登録請求の範囲】 【請求項1】 高精度直流特性を有する第1の演算増幅
器と広帯域周波数特性を有する第2の演算増幅器とを接
続した演算増幅回路を備えてなる複合増幅回路であっ
て、 任意波形信号入力端子を第1,第2の演算増幅器の各非
反転入力端子に接続し、第1の演算増幅器の出力端子を
接続用抵抗を介して第2の演算増幅器の反転入力端子に
接続すると共に、 直流バイアス入力端子と第2の演算増幅器の出力端子間
に、2組の2抵抗直列接続回路からなる並列回路であっ
て、これら各組を構成する抵抗の値の比が両組で等しく
なるように選定した回路を接続し、各組における2抵抗
の接続点を前記第1,第2の演算増幅器の各反転入力端
子に接続してなることを特徴とする複合増幅回路。
Claims for utility model registration 1. A composite amplifier circuit comprising an operational amplifier circuit in which a first operational amplifier having high-precision DC characteristics and a second operational amplifier having wideband frequency characteristics are connected. The arbitrary waveform signal input terminal is connected to each non-inverting input terminal of the first and second operational amplifiers, and the output terminal of the first operational amplifier is connected to the inverting input of the second operational amplifier via the connection resistor. A parallel circuit consisting of two sets of two-resistor series-connected circuits connected to the terminals and between the DC bias input terminal and the output terminal of the second operational amplifier. A composite amplifier circuit characterized in that circuits selected so as to be equal in both groups are connected, and a connection point of two resistors in each group is connected to each inverting input terminal of the first and second operational amplifiers. ..
JP6431191U 1991-07-18 1991-07-18 Composite amplifier circuit Expired - Lifetime JP2556987Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6431191U JP2556987Y2 (en) 1991-07-18 1991-07-18 Composite amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6431191U JP2556987Y2 (en) 1991-07-18 1991-07-18 Composite amplifier circuit

Publications (2)

Publication Number Publication Date
JPH0511526U true JPH0511526U (en) 1993-02-12
JP2556987Y2 JP2556987Y2 (en) 1997-12-08

Family

ID=13254568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6431191U Expired - Lifetime JP2556987Y2 (en) 1991-07-18 1991-07-18 Composite amplifier circuit

Country Status (1)

Country Link
JP (1) JP2556987Y2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231227A (en) * 1994-02-16 1995-08-29 Nec Corp Broad band amplifier circuit
JP2002504280A (en) * 1997-06-10 2002-02-05 シーラス ロジック,インコーポレイテッド High-order multipath operational amplifier with dynamic offset reduction for enhanced conditional stability, controlled saturation current limit, and current feedback

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231227A (en) * 1994-02-16 1995-08-29 Nec Corp Broad band amplifier circuit
JP2002504280A (en) * 1997-06-10 2002-02-05 シーラス ロジック,インコーポレイテッド High-order multipath operational amplifier with dynamic offset reduction for enhanced conditional stability, controlled saturation current limit, and current feedback

Also Published As

Publication number Publication date
JP2556987Y2 (en) 1997-12-08

Similar Documents

Publication Publication Date Title
JPH0344447B2 (en)
JPS626722Y2 (en)
EP0526423B1 (en) An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance
JPH066229A (en) D/a converter
JPH0511526U (en) Compound amplifier circuit
JP2516706B2 (en) Amplifier
EP0051362B1 (en) Electronic gain control circuit
US7180357B2 (en) Operational amplifier integrator
US6501332B1 (en) Apparatus and method for electrical signal amplification
JPH06120747A (en) Differential amplifier
US4035738A (en) Low noise amplifier
JP2529354B2 (en) Voltage conversion circuit
US6605994B2 (en) Stabilized high band width differential emitter follower amplifier
Brunner et al. The active feedback amplifier. a versatile analog building block
JPH0376603B2 (en)
JPH07307628A (en) Variable gain amplifier circuit
JP2991284B2 (en) Equivalent inductance circuit
JP2991727B2 (en) Active filter circuit
JPS6117619Y2 (en)
JPS63102503A (en) Double-balanced modulation circuit
JPH0630425B2 (en) Wideband variable gain amplifier circuit
JP2724713B2 (en) Power amplifier
JPH0767053B2 (en) Compound amplifier
JPH0630411B2 (en) Input negative resistance compensation circuit
JPH09294052A (en) Active filter circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250