JPH05115188A - Servo motor controller - Google Patents
Servo motor controllerInfo
- Publication number
- JPH05115188A JPH05115188A JP3275666A JP27566691A JPH05115188A JP H05115188 A JPH05115188 A JP H05115188A JP 3275666 A JP3275666 A JP 3275666A JP 27566691 A JP27566691 A JP 27566691A JP H05115188 A JPH05115188 A JP H05115188A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- speed command
- analog
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Feedback Control In General (AREA)
- Control Of Electric Motors In General (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はサーボモータの制御装
置、特に複数のアナログ信号変換回路とファジィ推論手
段とを備えたサーボモータ制御装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a servo motor control device, and more particularly to a servo motor control device having a plurality of analog signal conversion circuits and fuzzy inference means.
【0002】[0002]
【従来の技術】図9は従来の一般的なサーボモータ制御
装置の構成ブロック図である。同図において、1は入力
信号であるアナログ速度指令電圧を次段のA/D変換器
2へ供給できる電圧信号に変換するアナログ回路であ
る。いまアナログ速度指令電圧として正回転の指令電圧
範囲が0V〜+10V、逆回転の指令電圧範囲が0V〜
−10Vとし、A/D変換器2の入力レンジが0〜+5
Vであるとする。この場合には、逆回転指令最大電圧の
−10VがA/D変換器2の入力電圧の0Vに、回転停
止指令電圧の0VがA/D変換器2の入力電圧の+2.
5Vに、正回転指令最大電圧の+10VがA/D変換器
2の入力電圧の+5Vにそれぞれなるように、−10V
〜0V〜+10Vの入力電圧を直線的に対応する0V〜
+2.5V〜+5Vの出力電圧に変換する。具体的には
+10Vのオフセット電圧の加算とゲインが0.25の
増幅を行なうアナログ回路により上記の電圧信号の変換
が可能となる。2. Description of the Related Art FIG. 9 is a block diagram of a conventional general servo motor controller. In the figure, 1 is an analog circuit for converting an analog speed command voltage, which is an input signal, into a voltage signal that can be supplied to the A / D converter 2 in the next stage. As the analog speed command voltage, the forward rotation command voltage range is 0V to + 10V, and the reverse rotation command voltage range is 0V to
-10V, the input range of A / D converter 2 is 0 to +5
Suppose that it is V. In this case, the reverse rotation command maximum voltage of −10 V is the input voltage of the A / D converter 2 of 0 V, and the rotation stop command voltage of 0 V is the input voltage of the A / D converter 2 of +2.
-10V so that the positive rotation command maximum voltage + 10V becomes 5V, which is the input voltage of the A / D converter 2 + 5V.
~ 0V ~ + 10V input voltage linearly corresponding to 0V ~
Converted to an output voltage of + 2.5V to + 5V. Specifically, the above voltage signal can be converted by an analog circuit that adds an offset voltage of +10 V and amplifies a gain of 0.25.
【0003】図9の2はA/D変換器であり、この例で
は0〜+5Vの入力電圧を12ビットの分解能で0〜4
096のデジタルデータに変換して出力するものとして
説明する。3はA/D変換器2の出力データを内部の速
度指令データに変換する入力ゲイン設定器であり、A/
D変換器2の出力データがすべて正数データであるの
で、これを正回転は正数データ、逆回転は負数データに
変換するものである。入力ゲイン設定器3の出力が内部
の速度指令データVref となる。図9の4は速度制御ア
ンプ、5は電流制御アンプ、6は電流検出器、7はサー
ボモータ、8はエンコーダ、9はエンコーダ8からの入
力信号より速度を算出する微分器、10a及び10b
は、それぞれ入力する2つの信号値の差を出力するため
の減算器であり、11Bは前記1〜3の機器を内蔵する
速度指令入力部である。Reference numeral 2 in FIG. 9 is an A / D converter. In this example, an input voltage of 0 to +5 V is converted to 0 to 4 with a resolution of 12 bits.
The description will be given assuming that the data is converted into 096 digital data and is output. Reference numeral 3 is an input gain setting device that converts the output data of the A / D converter 2 into internal speed command data.
Since the output data of the D converter 2 are all positive number data, the positive rotation is converted into positive number data, and the reverse rotation is converted into negative number data. The output of the input gain setting device 3 becomes the internal speed command data V ref . In FIG. 9, 4 is a speed control amplifier, 5 is a current control amplifier, 6 is a current detector, 7 is a servo motor, 8 is an encoder, 9 is a differentiator for calculating speed from an input signal from the encoder 8, 10a and 10b.
Is a subtracter for outputting the difference between the two input signal values, and 11B is a speed command input unit incorporating the above-mentioned devices 1 to 3.
【0004】図9の動作について説明する。いま、入力
するアナログ速度指令電圧とサーボモータ7の回転速度
との対応を、速度指令電圧が+10Vのとき正回転速度
が2000回転/分(以下r/mと書く)、速度指令電
圧が−10Vのとき逆回転速度が2000r/mになる
ようにするものとする。また、エンコーダ8の出力パル
ス数は3000パルス/回転(以下p/rと書く)と
し、微分器9は20.48ミリ秒(以下msと書く)毎
にエンコーダ8の出力するパルス数を計数し、今回の計
数値と前回の計数値との差分を算出し、この算出値をサ
ーボモータ7の回転速度としている。The operation of FIG. 9 will be described. Now, the correspondence between the input analog speed command voltage and the rotation speed of the servo motor 7 is as follows. When the speed command voltage is + 10V, the positive rotation speed is 2000 rpm, and the speed command voltage is -10V. At this time, the reverse rotation speed shall be 2000 r / m. The number of output pulses of the encoder 8 is 3000 pulses / revolution (hereinafter referred to as p / r), and the differentiator 9 counts the number of pulses output from the encoder 8 every 20.48 milliseconds (hereinafter referred to as ms). , The difference between the current count value and the previous count value is calculated, and this calculated value is used as the rotation speed of the servo motor 7.
【0005】いま、サーボモータ7が正回転の2000
r/mのとき、微分器9の算出値は次の式(1)により
20.48ms毎に2048パルス(P)となる。Now, the servomotor 7 has a positive rotation of 2000.
When r / m, the calculated value of the differentiator 9 becomes 2048 pulses (P) every 20.48 ms according to the following equation (1).
【0006】[0006]
【数1】 [Equation 1]
【0007】図10は図9のA/D変換器2の入力電圧
と出力データとの変換特性図であり、横軸にはA/D変
換器2の入力電圧と、これに対応するアナログ速度指令
電圧(下側括弧内)を示している。アナログ回路1は前
記説明のように入力するアナログ速度指令電圧−10V
〜0〜+10Vに対して+10Vのオフセット電圧の加
算後、ゲイン0.25で増幅して電圧レベルの変換を行
ない、0〜+2.5〜+5Vの電圧出力をA/D変換器
2へ供給する。A/D変換器2は前記入力電圧0〜+
2.5V〜+5Vに対して、図10に示す変換出力デー
タ0〜2048〜4096を出力する。このA/D変換
器2の出力データはすべて正数データであるので、これ
を正回転は正数データ、逆回転は負数データに変換する
ため、次段の入力ゲイン設定器3ではオフセット値−2
048の加算のみを行ない、入出力のゲインは1対1と
している。従って入力ゲイン設定器3の出力からは−2
048〜0〜+2048の範囲内の速度指令データが出
力されることになる。速度指令入力部11Bは前記1〜
3の機器により構成されている。FIG. 10 is a conversion characteristic diagram of the input voltage and the output data of the A / D converter 2 of FIG. 9, and the horizontal axis represents the input voltage of the A / D converter 2 and the analog speed corresponding thereto. The command voltage (inside the lower bracket) is shown. The analog circuit 1 inputs the analog speed command voltage -10V as described above.
After adding an offset voltage of + 10V to ˜0 to + 10V, the voltage is converted by amplifying with a gain of 0.25, and a voltage output of 0 to +2.5 to + 5V is supplied to the A / D converter 2. .. The A / D converter 2 has the input voltage 0 to +
The converted output data 0 to 2048 to 4096 shown in FIG. 10 are output for 2.5V to + 5V. Since all the output data of the A / D converter 2 are positive number data, the positive rotation is converted into positive number data, and the reverse rotation is converted into negative number data. Therefore, in the input gain setting unit 3 in the next stage, the offset value- Two
Only 048 is added, and the input / output gain is 1: 1. Therefore, from the output of the input gain setter 3, -2
Speed command data within the range of 048 to 0 to +2048 will be output. The speed command input unit 11B has the above 1 to
It is composed of 3 devices.
【0008】上記のように構成されている速度指令入力
部11Bに対して、いまアナログ速度指令電圧として+
10Vをアナログ回路1に入力すると、入力ゲイン設定
器3の出力する速度指令データVref は+2048とな
り減算器10aの正側入力に供給される。減算器10a
の負側入力にはエンコーダ8から出力され微分器9を介
した速度フィードバックデータVfbが供給されるため、
減算器10aは両者の偏差信号(Vref −Vfb)を速度
制御アンプ4に供給する。For the speed command input section 11B configured as described above, the analog speed command voltage is now +
When 10 V is input to the analog circuit 1, the speed command data V ref output by the input gain setting unit 3 becomes +2048 and is supplied to the positive side input of the subtractor 10a. Subtractor 10a
The velocity feedback data V fb output from the encoder 8 via the differentiator 9 is supplied to the negative side input of
The subtractor 10a supplies the deviation signal (V ref -V fb ) of both signals to the speed control amplifier 4.
【0009】速度制御アンプ4は前記偏差信号(Vref
−Vfb)が零となるように速度制御を行ない、電流制御
アンプ5は減算器10bから供給される、速度制御アン
プ4の出力と電流検出器4の出力との偏差信号が零とな
るようにサーボモータ7のトルクを制御する。そして最
終的に微分器9の出力する速度フィードバックデータV
fbが+2048、即ちサーボモータ7の回転速度が正回
転の2000r/mとなる。The speed control amplifier 4 uses the deviation signal (V ref
-V fb ) is controlled so that it becomes zero, and the current control amplifier 5 supplies the deviation signal between the output of the speed control amplifier 4 and the output of the current detector 4 which is supplied from the subtractor 10b so as to become zero. Then, the torque of the servo motor 7 is controlled. And finally, the velocity feedback data V output from the differentiator 9
fb is +2048, that is, the rotation speed of the servo motor 7 is 2000 r / m which is a positive rotation.
【0010】図9のサーボモータ制御装置においては、
アナログ速度指令電圧を入力しサーボモータの速度を制
御する場合に、内部でA/D変換器を介したデジタル速
度指令データVref として与えるため、A/D変換器の
分解能(即ち何ビットか)によりサーボモータの速度分
解能が決まってしまう。従ってサーボモータの制御分解
能を向上させるため高分解能のA/D変換器を用いると
装置のコストアップとなるという欠点があった。特開平
2−23083号公報に示された「モータの駆動制御装
置」は上記欠点の改良技術に係る公知文献である。In the servo motor control device shown in FIG.
When an analog speed command voltage is input to control the speed of a servomotor, the speed of the A / D converter (that is, how many bits) is given because it is internally given as digital speed command data V ref via the A / D converter. Will determine the speed resolution of the servo motor. Therefore, the use of a high resolution A / D converter in order to improve the control resolution of the servo motor has a drawback of increasing the cost of the apparatus. The "motor drive control device" disclosed in JP-A-2-23083 is a publicly known document relating to a technique for improving the above-mentioned drawbacks.
【0011】図11は前記公知文献に示されたモータの
駆動制御装置の構成ブロック図であり、21はCPU
(中央信号処理装置)、22はD/A変換器、23はア
ンプ、24はモータ、25は電気検出器、26はフィル
タ、27はオペアンプである。そして前記オペアンプ2
7と、オペアンプ27への入力抵抗器R1 、帰還抵抗器
R2 及びR3 、並びに帰還抵抗器R2 を短絡または開放
するアナログスイッチ30とにより、大小2つの異なる
利得をもつ可変利得増幅器が構成されている。28はS
/H(サンプルホールド)回路、29はA/D変換器で
ある。FIG. 11 is a block diagram showing the configuration of the motor drive control device disclosed in the above-mentioned publicly known document, and 21 is a CPU.
(Central signal processing device), 22 is a D / A converter, 23 is an amplifier, 24 is a motor, 25 is an electric detector, 26 is a filter, and 27 is an operational amplifier. And the operational amplifier 2
7 and the input resistor R 1 to the operational amplifier 27, the feedback resistors R 2 and R 3 , and the analog switch 30 that short-circuits or opens the feedback resistor R 2 , a variable gain amplifier having two large and small gains is provided. It is configured. 28 is S
/ H (sample and hold) circuit, and 29 is an A / D converter.
【0012】図11の動作を説明する。電気検出器25
はモータ24の負荷電流の値を検出し、フィルタ26は
前記検出された負荷電流値を平滑して入力抵抗R1 を介
してオペアンプ27へ供給する。この場合CPU21は
アナログスイッチ30の接点の開閉を制御して前記可変
利得増幅器のゲインを次のように制御する。即ちCPU
21は、あらかじめ定めた負荷電流値(例えば4.6
A)よりも高い負荷領域の間は、アナログスイッチ30
の接点を閉として、前記可変利得増幅器の利得をG1 =
R3 /R1 と小さくしておく。この状態の可変利得増幅
器から出力されS/H回路28を介して得られたアナロ
グ電圧を、A/D変換器29は従来の分解能により量子
化データとしてCPU21に供給する。The operation of FIG. 11 will be described. Electric detector 25
Detects the value of the load current of the motor 24, and the filter 26 smoothes the detected load current value and supplies it to the operational amplifier 27 via the input resistor R 1 . In this case, the CPU 21 controls the opening and closing of the contacts of the analog switch 30 to control the gain of the variable gain amplifier as follows. That is, CPU
21 is a predetermined load current value (for example, 4.6).
During the load region higher than A), the analog switch 30
And the gain of the variable gain amplifier is set to G 1 =
Keep as small as R 3 / R 1 . The analog voltage output from the variable gain amplifier in this state and obtained through the S / H circuit 28 is supplied to the CPU 21 as quantized data by the A / D converter 29 with conventional resolution.
【0013】CPU21は入力する前記量子化データか
ら前記モータ24の電流値を認識し、この電流値が目標
とする負荷に応じた値となるようにD/A変換器22及
びアンプ23を介してモータ24に供給する電流を制御
する。そしてCPU21は継続して入力する前記量子化
データから認識する前記モータ24の電流値が前記あら
かじめ定めた負荷電流値(前記の4.6A)よりも低い
負荷領域になったら、アナログスイッチ30の接点を開
として、前記可変利得増幅器の利得をG2 =(R2 +R
3 )/R1 と大きくする。。The CPU 21 recognizes the current value of the motor 24 from the input quantized data, and through the D / A converter 22 and the amplifier 23, the current value becomes a value according to the target load. The current supplied to the motor 24 is controlled. Then, the CPU 21 contacts the analog switch 30 when the current value of the motor 24 recognized from the continuously input quantized data is in a load region lower than the predetermined load current value (4.6 A described above). Is opened, and the gain of the variable gain amplifier is G 2 = (R 2 + R
3 ) / R 1 and increase. .
【0014】このように大きな利得により増幅されたア
ナログ電圧をA/D変換器29は前記と同一の分解能に
より量子化データとしてCPU21に供給する。CPU
21はこの場合のデータが、大きな増幅利得に基づくデ
ータであることを認識してモータ24の電流制御を行な
う。上記低負荷領域において大きな利得で増幅された電
圧信号をA/D変換することは、それ迄の全部の領域
(フルレンジ)の信号よりも狭い領域の信号を同一分解
能でA/D変換することになり、実質的に高分解能のA
/D変換器を使用したのと等価となる。従って低負荷領
域における制御分解能を向上させる。The A / D converter 29 supplies the analog voltage amplified by such a large gain to the CPU 21 as quantized data with the same resolution as described above. CPU
21 recognizes that the data in this case is data based on a large amplification gain and controls the current of the motor 24. A / D conversion of a voltage signal amplified with a large gain in the low load area is to A / D convert a signal in a narrower area than a signal in the entire area (full range) up to that point with the same resolution. And has a substantially high resolution A
This is equivalent to using the / D converter. Therefore, the control resolution in the low load region is improved.
【0015】[0015]
【発明が解決しようとする課題】しかしながら上記特開
平2−23083号公報に示されたモータの駆動制御装
置では、たしかに低負荷領域内における制御分解能は向
上するが、通常のオペアンプ等を用いたアナログ回路に
はゲインまたはオフセット値に誤差やドリフトが存在
し、これらは必ずしも完全に補償されないので、高負荷
領域と低負荷領域との境界の利得切換点の近傍において
制御特性が不連続になり(図4を参照)、モータの制御
を滑らかに行なうことができないという問題点があっ
た。However, in the drive control device for a motor disclosed in Japanese Patent Laid-Open No. 23083/1990, the control resolution in the low load region is improved, but an analog operational amplifier is used. Since there are errors or drifts in the gain or offset values in the circuit, and these are not always completely compensated for, the control characteristics become discontinuous near the gain switching point at the boundary between the high load region and the low load region (Fig. However, there is a problem that the motor cannot be smoothly controlled.
【0016】本発明はかかる問題点を解決するためにな
されたもので、複数の利得のアナログ回路を設けて制御
分解能を向上させ、且つ前記利得切換点の近傍において
制御特性が不連続にならないサーボモータ制御装置を得
ることを目的とする。The present invention has been made in order to solve the above problems, and a servo which improves the control resolution by providing an analog circuit having a plurality of gains and does not have a discontinuous control characteristic in the vicinity of the gain switching point. The purpose is to obtain a motor control device.
【0017】[0017]
【課題を解決するための手段】本発明に係るサーボモー
タ制御装置は、サーボモータの回転速度をアナログ電圧
の極性及び電圧値により指令する速度指令電圧信号を共
通に入力し、該入力信号に対してそれぞれ異なるゲイン
による電圧増幅とそれぞれ異なるオフセット電圧の加算
により信号変換を行なう複数のアナログ回路と、前記複
数のアナログ回路からそれぞれ出力される複数の被変換
信号を逐次選択し、該被選択信号を逐次デジタルデータ
に変換する選択及び量子化手段と、前記選択及び量子化
手段から逐次出力される複数のデジタルデータに対して
ファジィ推論による合成演算処理を行ない単一の速度指
令データを得るファジィ推論手段とを備えたものであ
る。A servo motor control device according to the present invention inputs a speed command voltage signal for instructing a rotation speed of a servo motor according to a polarity and a voltage value of an analog voltage in common, and responds to the input signal. A plurality of analog circuits that perform signal conversion by voltage amplification with different gains and addition of different offset voltages, and a plurality of converted signals that are respectively output from the plurality of analog circuits are sequentially selected. Selection and quantization means for sequentially converting to digital data, and fuzzy inference means for obtaining a single speed command data by subjecting a plurality of digital data sequentially output from the selection and quantization means to synthetic operation processing by fuzzy inference It is equipped with and.
【0018】[0018]
【作用】本発明においては、複数のアナログ回路はそれ
ぞれサーボモータの回転速度をアナログ電圧の極性及び
電圧値により指令する速度指令電圧信号を共通に入力
し、該入力信号に対してそれぞれ異なるゲインによる電
圧増幅とそれぞれ異なるオフセット電圧の加算により信
号変換を行なう。選択及び量子化手段は前記複数のアナ
ログ回路からそれぞれ出力される複数の被変換信号を逐
次選択し、該被選択信号を逐次デジタルデータに変換す
る。ファジィ推論手段は前記選択及び量子化手段から逐
次出力される複数のデジタルデータに対してファジィ推
論による合成演算処理を行ない単一の速度指令データを
得る。According to the present invention, the plurality of analog circuits are commonly input with the speed command voltage signals for instructing the rotation speed of the servo motor by the polarity and the voltage value of the analog voltage. Signal conversion is performed by voltage amplification and addition of different offset voltages. The selecting and quantizing means successively selects a plurality of converted signals respectively output from the plurality of analog circuits, and sequentially converts the selected signals into digital data. The fuzzy inference means performs a synthetic operation process by fuzzy inference on a plurality of digital data sequentially output from the selecting and quantizing means to obtain a single speed command data.
【0019】[0019]
【実施例】実施例1.図1は本発明の実施例1に係るサ
ーボモータ制御装置の構成ブロック図である。同図にお
いて、2〜10bは図9の従来装置と同一の機器であ
る。1a及び1bは共通の入力信号に対して、それぞれ
異なるゲインによる増幅と異なるオフセット値の加算に
より信号変換を行なう#1及び#2アナログ回路であ
り、その信号変換特性は図2で説明する。12は#1ア
ナログ回路1aの出力と#2アナログ回路1bの出力と
を交互に選択してA/D変換器2へ供給する選択器であ
り、常時前記選択動作を時分割で行なうことにより、常
に入力信号に対して2つの異なる信号に変換されたアナ
ログ回路1a及び1bの出力をA/D変換器2に供給す
るようにしている。EXAMPLES Example 1. 1 is a block diagram of the configuration of a servo motor control device according to a first embodiment of the present invention. In the figure, 2 to 10b are the same devices as the conventional device of FIG. Reference numerals 1a and 1b are # 1 and # 2 analog circuits that perform signal conversion on common input signals by amplification with different gains and addition of different offset values, and the signal conversion characteristics thereof will be described with reference to FIG. Reference numeral 12 is a selector which alternately selects the output of the # 1 analog circuit 1a and the output of the # 2 analog circuit 1b and supplies the output to the A / D converter 2. By performing the selection operation at all times by time division, The outputs of the analog circuits 1a and 1b converted into two different signals with respect to the input signal are always supplied to the A / D converter 2.
【0020】図1の13はファジィ推論器であり、2つ
のアナログ回路1a及び1bの出力からそれぞれA/D
変換器2及び入力ゲイン設定器3を介して供給される2
つの入力データからファジィ推論による合成演算処理を
行ない、単一の速度指令データVref を出力するもので
ある。上記ファジィ推論に基づく合成演算処理によりサ
ーボモータの高速領域と低速領域との境界領域において
滑らかな速度制御特性が得られ、この詳細は図3及び図
4において説明する。また図1のA/D変換器2は、0
〜+5Vの入力電圧を10ビットの分解能で0〜102
4のデジタルデータに変換して出力するものとして説明
する。Reference numeral 13 in FIG. 1 is a fuzzy reasoner, which outputs A / D signals from the outputs of the two analog circuits 1a and 1b.
2 supplied via converter 2 and input gain setter 3
The composite arithmetic processing by fuzzy inference is performed from one input data, and a single speed command data V ref is output. A smooth speed control characteristic can be obtained in the boundary area between the high speed area and the low speed area of the servo motor by the synthetic operation processing based on the above fuzzy inference. The details will be described with reference to FIGS. 3 and 4. The A / D converter 2 in FIG.
Input voltage of + 5V is 0-102 with 10-bit resolution.
4 will be described as being converted into digital data and output.
【0021】図2は図1に示した2つのアナログ回路の
信号変換特性図である。図2の(a)は#1アナログ回
路1aの入出力信号変換特性を示しているが、この特性
は図9のアナログ回路1の信号変換特性と同一のもので
ある。即ち速度指令の入力電圧−10V〜0〜+10V
を直線的に対応する0V〜+2.5V〜+5Vの出力電
圧に変換するものである。図2の(b)は#2アナログ
回路1bの入出力信号変換特性を示しており、速度指令
入力電圧の範囲をあらかじめ分割された(1)−10V
〜−2V、(2)−2V〜0〜+2V、(3)+2V〜
+10Vの3つの範囲に分けて信号電圧の変換を行な
う。従ってまず速度指令入力電圧が上記3つのどの範囲
に属するかの判別を行ない、その判別結果により、
(1)入力電圧が−10V〜−2Vへの範囲では出力電
圧は常に0Vに、(2)入力電圧が−2V〜0〜+2V
の範囲では出力電圧は直線的に対応する0V〜+2.5
V〜+5Vに、(3)入力電圧が+2V〜+10Vの範
囲では出力電圧は常に+5Vになるように信号電圧の変
換が行なわれる。FIG. 2 is a signal conversion characteristic diagram of the two analog circuits shown in FIG. 2A shows the input / output signal conversion characteristic of the # 1 analog circuit 1a, which is the same as the signal conversion characteristic of the analog circuit 1 of FIG. That is, input voltage of speed command -10V to 0 to + 10V
Is linearly converted into the corresponding output voltage of 0V to + 2.5V to + 5V. FIG. 2B shows the input / output signal conversion characteristic of the # 2 analog circuit 1b, in which the range of the speed command input voltage is divided into (1) -10V.
~ -2V, (2) -2V ~ 0 + 2V, (3) + 2V ~
The signal voltage is converted in three ranges of + 10V. Therefore, first, it is determined which of the above three ranges the speed command input voltage belongs to, and the result of the determination
(1) Output voltage is always 0V in the input voltage range of -10V to -2V, and (2) Input voltage is -2V to 0 to + 2V.
In the range of, the output voltage linearly corresponds to 0V to +2.5
The signal voltage is converted to V to + 5V so that the output voltage is always + 5V in the range (3) where the input voltage is + 2V to + 10V.
【0022】またこの例ではA/D変換器2は10ビッ
トの分解能であるのでA/D変換器2への入力電圧0〜
+2.5V〜+5Vは出力データ0〜512〜1024
に変換される。図2の(a)の縦軸には#1アナログ回
路の出力電圧と対応するA/D変換出力Va が括弧内に
示され、同様に図2の(b)の縦軸には#2アナログ回
路の出力電圧と対応するA/D変換出力Vb が括弧内に
示されている。In this example, since the A / D converter 2 has a resolution of 10 bits, the input voltage to the A / D converter 2 is 0 to 0.
+ 2.5V to + 5V is output data 0 to 512 to 1024
Is converted to. The vertical axis of (a) of FIG. 2 shows A / D converted output V a corresponding to the output voltage of the # 1 analog circuit in parentheses, and similarly, the vertical axis of (b) of FIG. The output voltage of the analog circuit and the corresponding A / D conversion output V b are shown in parentheses.
【0023】図3は図1のファジィ推論器13における
メンバシップ関数の説明図である。同図の縦軸はファジ
ィ(Fuzzy)表現による確からしさの程度であり、
0から1までの間の数値として示される。また横軸はア
ナログ速度指令電圧とこれに対応するA/D変換出力デ
ータとが下側括弧内に示されている。図3において、H
及びLはそれぞれメンバシップ関数であり、アナログ速
度指令電圧が−10V〜−2V及び+2V〜+10Vの
範囲ではメンバシップ関数Hの値(確からしさの程度)
は1である。また前記速度指令電圧が0Vを中心として
その前後約1Vの範囲ではメンバシップ関数Lの値は1
である。しかし前記速度指令電圧が−2Vから正方向に
約1V及び+2Vから負方向に約1Vの範囲では、メン
バシップ関数H及びLの値は、所定の傾斜直線に従い、
1から0に、または0から1に変化している。FIG. 3 is an explanatory diagram of the membership function in the fuzzy reasoner 13 of FIG. The vertical axis of the figure is the degree of certainty in the Fuzzy representation,
Shown as a number between 0 and 1. The horizontal axis shows the analog speed command voltage and the corresponding A / D conversion output data in the lower bracket. In FIG. 3, H
And L are membership functions, respectively, and the value of the membership function H (degree of certainty) when the analog speed command voltage is in the range of -10V to -2V and + 2V to + 10V.
Is 1. In addition, the value of the membership function L is 1 in the range of about 1V before and after the speed command voltage is 0V as the center.
Is. However, in the range of the speed command voltage from -2V to about 1V in the positive direction and from + 2V to about 1V in the negative direction, the values of the membership functions H and L follow a predetermined slope straight line,
It has changed from 1 to 0 or from 0 to 1.
【0024】図4は本発明の実施例1に係る異なる速度
制御特性の接続説明図である。同図においてVa は#1
アナログ回路1aの出力からA/D変換器2を介して変
換されたデジタルデータ、Vb は#2アナログ回路1b
の出力から同様にA/D変換器2を介して変換されたデ
ジタルデータである。図4において、縦軸は回転速度、
横軸はアナログ速度指令電圧であり、該指令電圧が−1
0V〜−2V及び+2V〜+10Vの範囲では前記Va
による速度制御特性を、また前記指令電圧が−2V〜+
2Vの範囲では前記Vb による速度制御特性を示してい
る。FIG. 4 is a connection explanatory diagram of different speed control characteristics according to the first embodiment of the present invention. In the figure, V a is # 1
Digital data converted from the output of the analog circuit 1a via the A / D converter 2, Vb is # 2 analog circuit 1b
Is the digital data converted from the output of the same through the A / D converter 2. In FIG. 4, the vertical axis represents the rotation speed,
The horizontal axis is the analog speed command voltage, and the command voltage is -1.
In the range of 0V to -2V and + 2V to + 10V, the above V a
The speed control characteristic by the command voltage from -2V to +
In the range of 2V, the speed control characteristic by Vb is shown.
【0025】また通常のアナログ回路においては、その
ゲインまたはオフセット値に誤差やドリフトがあり、こ
れらは完全に補償されないので、2つの制御特性の切換
点で不連続または段差が生じるのが一般的である。図4
のアナログ速度指令電圧の−2V及び+2Vにおいて上
記不連続の段差が発生しており、本発明のファジィ推論
によりこれが滑らかに接続される説明は後述する。In a normal analog circuit, there are errors and drifts in the gain or offset value, and these are not completely compensated, so that a discontinuity or a step is generally generated at the switching point of the two control characteristics. is there. Figure 4
The discontinuous step is generated at the analog speed command voltage of -2V and + 2V, and the fuzzy reasoning of the present invention will be described later for smooth connection.
【0026】図2〜図4を参照し、図1の動作を説明す
る。いまアナログ速度指令電圧の−10V〜0〜+10
Vが#1アナログ回路1a及び#2アナログ回路1bに
共通に入力されると、#1アナログ回路1aは図2の
(a)に示される信号変換特性に従い、0V〜+2.5
V〜+5Vの被変換電圧を出力し、#2アナログ回路1
bは図2の(b)に示される信号変換特性に従い、入力
電圧の3つの範囲である(1)−10V〜−2V、
(2)−2V〜0〜+2V、(3)+2V〜+10Vに
対応して、それぞれれ被変換電圧(1)0V、(2)0
V〜+2.5V〜+5V、(3)+5Vを出力する。The operation of FIG. 1 will be described with reference to FIGS. Now analog speed command voltage -10V to 0 to +10
When V is commonly input to the # 1 analog circuit 1a and the # 2 analog circuit 1b, the # 1 analog circuit 1a follows 0V to +2.5 according to the signal conversion characteristic shown in FIG.
The converted voltage of V to +5 V is output, and the # 2 analog circuit 1
b indicates three ranges of the input voltage (1) -10V to -2V, according to the signal conversion characteristic shown in FIG.
(2) -2V to 0 to + 2V, (3) + 2V to + 10V, respectively, converted voltage (1) 0V, (2) 0
Outputs V to + 2.5V to + 5V, (3) + 5V.
【0027】選択器12は前記#1アナログ回路1aの
出力と#2アナログ回路1bの出力とを常に時時分割で
交互に選択してA/D変換器2に供給し、A/D変換器
2は入力電圧の0〜+2.5〜+5Vを量子化したデジ
タルデータ0〜512〜1024を出力する。ここで#
1アナログ回路1aの出力を量子化したデジタルデータ
をVa 、同様に#2アナログ回路1bの出力を量子化し
たデジタルデータをVb とする。入力ゲイン設定器3は
前記A/D変換器2の出力データVa またはVb に対し
て、オフセット値として−512の加算を行ない、Va
−512またはVb −512(データ値としては−51
2〜0〜512)の出力データをファジィ推論器13へ
供給する。The selector 12 always alternately selects the output of the # 1 analog circuit 1a and the output of the # 2 analog circuit 1b in a time-divisional manner and supplies the selected output to the A / D converter 2. 2 outputs digital data 0 to 512 to 1024 obtained by quantizing the input voltage 0 to +2.5 to + 5V. here#
The digital data obtained by quantizing the output of the first analog circuit 1a is V a , and the digital data obtained by quantizing the output of the # 2 analog circuit 1b is V b . The input gain setting unit 3 adds −512 as an offset value to the output data V a or V b of the A / D converter 2 to obtain V a
−512 or V b −512 (as a data value, −51
The output data of 2 to 0 to 512) is supplied to the fuzzy reasoner 13.
【0028】ファジィ推論器13は次のファジィ演算を
行なう。 (1)前記#1アナログ回路1aの出力の量子化データ
Va が、メンバシップ関数Hならば(以下if Va =
H thenと書く)、前記Va に基づく速度指令デー
タVref1を下記の式(2)から算出する。The fuzzy reasoner 13 performs the following fuzzy operation. (1) If the quantized data V a output from the # 1 analog circuit 1 a is a membership function H (hereinafter, if V a =
H ten)), and speed command data V ref1 based on V a is calculated from the following equation (2).
【0029】[0029]
【数2】 [Equation 2]
【0030】ここで記号*は乗算記号であり、式(2)
において、入力ゲイン設定器からの入力データ(Va −
512)を4倍するのは、10ビットのA/D変換器2
の出力データを12ビットのA/D変換器の出力データ
に等しくなるように変換するためである。Here, the symbol * is a multiplication symbol, and is expressed by equation (2).
At the input data (V a −
512) is multiplied by 4 for a 10-bit A / D converter 2
This is for the purpose of converting the output data of 1 to the output data of the 12-bit A / D converter.
【0031】(2)次に前記量子化データVa がメンバ
シップ関数Lならば(if Va =L then)、V
b に基づく速度指令データVref2を下記の式(3)から
算出する。(2) Next, if the quantized data V a is a membership function L (if V a = L then), then V
The speed command data V ref2 based on b is calculated from the following formula (3).
【0032】[0032]
【数3】 [Equation 3]
【0033】式(3)において、入力ゲイン設定器3か
らの入力データ(Vb −512)に4/5を乗算するの
は、速度指令電圧範囲(−2V〜+2V)が全部の範囲
(−10V〜+10V)の1/5に相当するからであ
る。In the equation (3), the input data ( Vb- 512) from the input gain setting unit 3 is multiplied by 4/5 because the speed command voltage range (-2V to + 2V) is the entire range (-). This is because it corresponds to 1/5 of (10 V to +10 V).
【0034】(3)次に前記算出されたVa 及びVb に
基づく速度指令データVref1及びVref2と、それぞれ対
応するメンバシップ関数H及びLの値から、下記の式
(4)によりファジィ推論による合成演算を行ない単一
の速度指令データVref を得る。(3) Next, from the speed command data V ref1 and V ref2 based on the calculated V a and V b and the values of the corresponding membership functions H and L, respectively, fuzzy by the following equation (4). A single speed command data V ref is obtained by performing a synthetic operation by inference.
【0035】[0035]
【数4】 [Equation 4]
【0036】なおこの場合、式(4)の分母(H+L)
の値は1となる。In this case, the denominator (H + L) of equation (4)
Has a value of 1.
【0037】いま一例としてアナログ速度指令電圧が+
10Vのとき、図2の(a)及び(b)の信号変換特性
からVa =1024、Vb =1024、図3に示された
メンバシップ関数H及びLの値はH=1、L=0がそれ
ぞれ得られるので、これらの値を式(4)に代入する
と、式(5)により速度指令データVref =2048が
得られる。As an example, the analog speed command voltage is +
At 10 V, V a = 1024, V b = 1024 from the signal conversion characteristics of FIGS. 2A and 2B, and the membership functions H and L shown in FIG. 3 have values of H = 1 and L =. Since 0 is obtained respectively, by substituting these values into the equation (4), the speed command data V ref = 2048 can be obtained by the equation (5).
【0038】[0038]
【数5】 [Equation 5]
【0039】そして前記速度指令データVref =204
8に対応するサーボモータ7の回転速度として正回転の
2000r/mが得られる。The speed command data V ref = 204
The rotation speed of the servo motor 7 corresponding to 8 is 2000 r / m of positive rotation.
【0040】このようにファジィ推論による合成演算処
理の結果得られた速度指令データVref を用いることの
大きな特徴は、(1)低速領域における制御分解能の向
上と、(2)高速領域と低速領域との境界で制御特性に
不連続の段差が発生せず、滑らかな接続が可能となるこ
とである。The major features of using the speed command data V ref obtained as a result of the synthetic operation processing by fuzzy inference in this way are (1) improvement of control resolution in the low speed region, and (2) high speed region and low speed region. This means that a smooth connection can be achieved without a discontinuous step in the control characteristics at the boundary between the and.
【0041】前記第1の特徴を説明すると、アナログ速
度指令電圧が−10V〜−2V及び+2V〜+10Vの
範囲における制御分解能は2000r/m/512LS
Bの概算値3.91r/m/LSBであるが、サーボモ
ータ7の安定性が特に求められるアナログ速度指令電圧
が−2V〜0〜+2Vの範囲(低速領域)の制御分解能
は400r/m/512LSBの概算値として0.78
1r/m/LSBが得られる。上記低速領域における制
御分解能は、従来装置で12ビットのA/D変換器を用
いた場合の制御分解能である2000r/m/2048
LSBの概算値0.977r/m/LSBよりも向上し
た値となっている。Explaining the first characteristic, the control resolution is 2000r / m / 512LS in the range of analog speed command voltage of -10V to -2V and + 2V to + 10V.
The approximate value of B is 3.91 r / m / LSB, but the control resolution is 400 r / m / in the range (low speed region) of the analog speed command voltage in which the stability of the servo motor 7 is particularly required from -2 V to 0 +2 V. 0.78 as an approximate value of 512 LSB
1r / m / LSB is obtained. The control resolution in the low speed region is 2000 r / m / 2048, which is the control resolution when a 12-bit A / D converter is used in the conventional device.
This is a value improved from the approximate value of LSB, 0.977 r / m / LSB.
【0042】前記第2の特徴を説明すると、図3におけ
るアナログ速度指令電圧が−2V及び+2Vの近傍領域
(即ち高速と低速との境界領域)においては、メンバシ
ップ関数H及びLの値は所定の傾斜直線に従い少しずつ
1と0の間を変化するようにしている。従って式(4)
により算出されるVref は、メンバシップ関数H及びL
の値に応じ、例えば、(1)H=1、L=0のときは、
Vref1の値がそのままVref となり、(2)H=0.
9、L=0.1のときは、Vref1の値の9割とVref2の
値の1割との和がVref となり、(3)H=0.5、L
=0.5のときは、Vref1の値の5割とVref2の値の5
割との和がVref となり、:(4)H=0.2、L=
0.8のときは、Vref1の値の2割とVref2の値の8割
との和がVref となり、(5)H=0、L=1のとき
は、Vref2の値がそのままVref となる。Explaining the second characteristic, the values of the membership functions H and L are predetermined in a region near the analog speed command voltage of -2V and + 2V in FIG. 3 (that is, a boundary region between high speed and low speed). It is arranged to gradually change between 1 and 0 according to the inclined straight line. Therefore, equation (4)
V ref calculated by means of membership functions H and L
Depending on the value of, for example, (1) when H = 1 and L = 0,
The value of V ref1 becomes V ref as it is, and (2) H = 0.
9. When L = 0.1, the sum of 90% of the value of V ref1 and 10% of the value of V ref2 is V ref , and (3) H = 0.5, L
= 0.5, 50 % of the value of V ref1 and 5 of the value of V ref2
The sum of the divisions is V ref , and: (4) H = 0.2, L =
When 0.8, the sum of 20% of the value of V ref1 and 80% of the value of V ref2 becomes V ref . (5) When H = 0 and L = 1, the value of V ref2 remains unchanged. It becomes V ref .
【0043】従って従来方法のように2つの異なる制御
特性の境界点において、一方の制御特性の使用を突然中
止し、同時に他方の制御特性の使用に切換えるものでは
なく、本発明においては、2つの制御特性を共に使用す
る領域を設け、一方の制御特性を適用するメンバシップ
関数値を少しずつ減少させながら、同時に他方の制御特
性を適用するメンバシップ関数値を少しずつ増加させて
ゆき移行をさせるようにしたので、高速と低速との境界
領域で不連続や段差は発生せず、図4の破線で示すよう
な滑らかな接続が可能となる。Therefore, unlike the conventional method, the use of one control characteristic is not suddenly stopped at the boundary point of two different control characteristics, and the control characteristic is switched to the use of the other control characteristic at the same time. A region where control characteristics are used together is provided, and the membership function value to which one control characteristic is applied is gradually decreased, while at the same time the membership function value to which the other control characteristic is applied is gradually increased to make a transition. Since this is done, no discontinuity or step is generated in the boundary region between the high speed and the low speed, and a smooth connection as shown by the broken line in FIG. 4 is possible.
【0044】また図1の入力ゲイン設定器3は、A/D
変換後のデータに対してオフセット値の修正演算を行な
うのみであるので、この演算動作をファジィ推論器13
で行なうようにして、入力ゲイン設定器3を除去し、A
/D変換器2の出力を直接ファジイ推論器13に供給す
るようにしてもよい。The input gain setting device 3 shown in FIG.
Since only the offset value correction operation is performed on the converted data, this operation operation is performed by the fuzzy reasoner 13
Remove the input gain setter 3 as shown in
The output of the / D converter 2 may be directly supplied to the fuzzy reasoner 13.
【0045】実施例2.図5は本発明の実施例2に係る
速度指令入力部の構成ブロック図であり、1a〜1eは
それぞれ#1〜#5アナログ回路、12Aは#1〜#5
アナログ回路1a〜1eの出力を順次選択してA/D変
換器2へ供給する選択器、13Aは図1の入力ゲイン設
定器3のオフセット値修正機能をも含むようにしたファ
ジィ推論器である。また11Aはこの実施例2に係る速
度指令入力部である。Example 2. FIG. 5 is a configuration block diagram of a speed command input unit according to the second embodiment of the present invention. 1a to 1e are # 1 to # 5 analog circuits, and 12A is # 1 to # 5.
A selector which sequentially selects the outputs of the analog circuits 1a to 1e and supplies them to the A / D converter 2, and 13A is a fuzzy reasoner which also includes the offset value correction function of the input gain setting device 3 of FIG. .. Further, 11A is a speed command input unit according to the second embodiment.
【0046】図6は図5に示した#1〜#3アナログ回
路1a〜1cの信号変換特性図であり、図7は図5に示
した#4及び#5アナログ回路1d及び1eの信号変換
特性図である。但し図6及び図7の縦軸は各アナログ回
路の出力をA/D変換器2を介して量子化したA/D変
換出力として示してある。また図6の(a)は、図2の
(a)と同一の信号変換特性であり、アナログ速度指令
電圧の全領域−10V〜0〜+10Vを直線的に変換す
るものであるが、図6の(b),(c)及び図7の
(a),(b)はそれぞれ前記速度指令電圧における正
回転の高速、中低速及び逆回転の中低速、高速を主とし
た部分領域を直線的に変換するものである。図8は図5
のファジィ推論器13Aにおけるメンバシップ関数の説
明図であり、メンバシップ関数HN及びLN、並びにL
P及びHPはそれぞれ図7の(b)及び(a)、並びに
図6の(c)及び(b)の信号変換特性に対応するもの
である。FIG. 6 is a signal conversion characteristic diagram of the # 1 to # 3 analog circuits 1a to 1c shown in FIG. 5, and FIG. 7 is a signal conversion characteristic of the # 4 and # 5 analog circuits 1d and 1e shown in FIG. FIG. However, the vertical axis in FIGS. 6 and 7 is shown as an A / D conversion output obtained by quantizing the output of each analog circuit through the A / D converter 2. 6A has the same signal conversion characteristic as that of FIG. 2A and linearly converts the entire range of the analog speed command voltage from -10V to 0 to + 10V. (B) and (c) of FIG. 7 and (a) and (b) of FIG. 7 are linear partial regions mainly for high speed, middle low speed and reverse rotation middle low speed and high speed of forward rotation at the speed command voltage, respectively. Is to be converted to. FIG. 8 is FIG.
FIG. 13B is an explanatory diagram of a membership function in the fuzzy reasoner 13A of FIG.
P and HP correspond to the signal conversion characteristics of (b) and (a) of FIG. 7 and (c) and (b) of FIG. 6, respectively.
【0047】図6〜図8を参照し、図5の動作を説明す
る。いまアナログ速度指令電圧−10V〜0〜+10V
が#1〜#5アナログ回路1a〜1eに共通に供給され
ると、各アナログ回路はそれぞれ図6の(a),
(b),(c)、並びに図7の(a),(b)に示され
る信号変換特性に従い信号変換を行なう。選択器12A
は各アナログ回路の出力を順次選択してA/D変換器2
に供給する。A/D変換器2は入力信号を量子化したデ
ジタルデータVa ,Vb ,Vc ,Vd 及びVe をそれぞ
れ出力してファジィ推論器13Aに供給する。The operation of FIG. 5 will be described with reference to FIGS. Now analog speed command voltage -10V ~ 0 + 10V
Is commonly supplied to the # 1 to # 5 analog circuits 1a to 1e.
Signal conversion is performed according to the signal conversion characteristics shown in (b), (c), and (a), (b) of FIG. Selector 12A
Selects the output of each analog circuit in sequence and A / D converter 2
Supply to. The A / D converter 2 outputs quantized digital data V a , V b , V c , V d and V e , respectively, and supplies them to the fuzzy reasoner 13A.
【0048】フィジィ推論器13Aは次のファジィ演算
を行なう。 (1)if Va =HP then、Vb に基づく速度
指令データVref1を下記の式(6)から算出する。The fuzzy reasoner 13A performs the following fuzzy operation. (1) The speed command data V ref1 based on if V a = HP then, V b is calculated from the following equation (6).
【0049】[0049]
【数6】 [Equation 6]
【0050】(2)if Va =LP then、Vc
に基づく速度指令データVref2を下記の式(7)から算
出する。(2) if V a = LP then, V c
The speed command data V ref2 based on is calculated from the following equation (7).
【0051】[0051]
【数7】 [Equation 7]
【0052】(3)if Va =LN then、Vd
に基づく速度指令データVref3を下記の式(8)から算
出する。(3) if V a = LN then, V d
The speed command data V ref3 based on the above equation is calculated from the following equation (8).
【0053】[0053]
【数8】 [Equation 8]
【0054】(4)if Va =HN then、Ve
に基づく速度指令データVref4を下記の式(9)から算
出する。(4) if V a = HN then, V e
The speed command data V ref4 based on the above equation is calculated from the following equation (9).
【0055】[0055]
【数9】 [Equation 9]
【0056】上記式(6)〜式(9)においては、図1
の場合と同様に回転速度2000r/m に対応する速度指
令データが2048となるように、第1項で比較係数6
14.4/512=1.2の乗算と、第2項でオフセッ
ト補正値の加算とを行なっている。In the above equations (6) to (9), FIG.
As in the case of, the comparison coefficient 6 is set in the first term so that the speed command data corresponding to the rotation speed of 2000 r / m becomes 2048.
14.4 / 512 = 1.2 multiplication and offset correction value addition in the second term.
【0057】(5)次に前記算出されたVb 〜Ve に基
づく速度指令データVref1〜Vref4と、それぞれ対応す
るメンバシップ関数HP、LP、LN及びHNの値か
ら、下記の式(10)によるファジィ推論による合成演
算を行ない単一の速度指令データVref を得る。(5) Next, from the speed command data V ref1 to V ref4 based on the calculated V b to V e and the corresponding membership functions HP, LP, LN and HN, the following equation ( A single speed command data V ref is obtained by performing a synthetic operation by fuzzy inference according to 10).
【0058】[0058]
【数10】 [Equation 10]
【0059】このようにファジィ推論による合成演算処
理の結果得られた速度指令データVref を用いることに
より、10ビットのA/D変換器を使用してもその制御
分解能は1200r/m/1024LSBの概算値とし
て1.17r/m/LSBとなり、ほぼ12ビットのA
/D変換器に相当した高分解能が得られると共に、各制
御特性の接続領域において不連続や段差が発生すること
なく滑らかな接続が可能となる。By using the speed command data V ref obtained as a result of the synthetic operation processing by the fuzzy inference as described above, the control resolution is 1200 r / m / 1024 LSB even if a 10-bit A / D converter is used. Approximately 1.17r / m / LSB, which is almost 12 bits of A
A high resolution equivalent to that of a / D converter can be obtained, and a smooth connection can be achieved without causing discontinuity or step in the connection region of each control characteristic.
【0060】なお図5においては、選択器12AとA/
D変換器2とは別個の機器である場合の例を示したが、
現在選択及び量子化器としてマルチプレクサ付A/D変
換器という単一素子が市販されているので、これを使用
して構成素子数を減少させることができる。In FIG. 5, the selectors 12A and A /
An example in which the device is separate from the D converter 2 has been shown.
Since a single element called an A / D converter with a multiplexer is currently commercially available as a selector and quantizer, it can be used to reduce the number of constituent elements.
【0061】なお、本発明のファジィ推論に基づく合成
演算処理は、必ずしも実施例1または2で示した式
(4)または式(10)に限定されるものではなく、そ
の他のファジィ推論による合成演算を行なうようにして
もよい。この場合、合成演算式の相違により複数に分割
された各制御特性の接続領域における接続カーブの特性
が変化することになり、所望の特性による接続カーブが
得られるようなファジィ推論合成演算式を採用すればよ
いことになる。The synthetic operation processing based on fuzzy inference according to the present invention is not necessarily limited to the equation (4) or the equation (10) shown in the first or second embodiment, and other synthetic operation by fuzzy inference. May be performed. In this case, the characteristic of the connection curve in the connection area of each control characteristic divided into a plurality changes due to the difference of the synthetic arithmetic expression, and the fuzzy inference synthetic arithmetic expression that can obtain the connection curve with the desired characteristic is adopted. It should be done.
【0062】[0062]
【発明の効果】以上のように本発明によれば、複数のア
ナログ回路はそれぞれサーボモータの回転速度をアナロ
グ電圧の極性及び電圧値により指令する速度指令電圧信
号を共通に入力し、該入力信号に対してそれぞれ異なる
ゲインによる電圧増幅とそれぞれ異なるオフセット電圧
の加算により信号変換を行ない、選択及び量子化手段は
前記複数のアナログ回路からそれぞれ出力される複数の
被変換信号を逐次選択し、該被選択信号を逐次デジタル
データに変換し、ファジィ推論手段は前記選択及び量子
化手段から逐次出力される複数のデジタルデータに対し
てファジィ推論による合成演算処理を行ない単一の速度
指令データを得るようにしたので、複数に分割された各
制御領域において高分解能の制御特性が得られると共
に、各制御特性の接続領域において不連続や段差は発生
せずに滑らかな接続が可能となる。As described above, according to the present invention, a plurality of analog circuits commonly input a speed command voltage signal for instructing the rotation speed of the servo motor according to the polarity and voltage value of the analog voltage. Signal conversion is performed by voltage amplification with different gains and addition of different offset voltages, and the selecting and quantizing means sequentially selects a plurality of converted signals output from the plurality of analog circuits, The selection signal is sequentially converted into digital data, and the fuzzy inference means performs a synthetic operation process by fuzzy inference on a plurality of digital data sequentially output from the selection and quantization means to obtain a single speed command data. As a result, high-resolution control characteristics can be obtained in each of the divided control areas, and the connection of each control characteristic can be achieved. Discontinuities or steps in the area becomes possible smooth connection without occurrence.
【図1】本発明の実施例1に係るサーボモータ制御装置
の構成ブロック図である。FIG. 1 is a configuration block diagram of a servo motor control device according to a first embodiment of the present invention.
【図2】図1に示した2つのアナログ回路の信号変換特
性図である。FIG. 2 is a signal conversion characteristic diagram of the two analog circuits shown in FIG.
【図3】図1のファジィ推論器におけるメンバシップ関
数の説明図である。3 is an explanatory diagram of a membership function in the fuzzy reasoner of FIG.
【図4】本発明の実施例1に係る異なる速度制御特性の
接続説明図である。FIG. 4 is a connection explanatory diagram of different speed control characteristics according to the first embodiment of the present invention.
【図5】本発明の実施例2に係る速度指令入力部の構成
ブロック図である。FIG. 5 is a configuration block diagram of a speed command input unit according to a second embodiment of the present invention.
【図6】図5に示した#1〜#3アナログ回路の信号変
換特性図である。6 is a signal conversion characteristic diagram of the # 1 to # 3 analog circuits shown in FIG.
【図7】図5に示した#4及び#5アナログ回路の信号
変換特性図である。7 is a signal conversion characteristic diagram of the # 4 and # 5 analog circuits shown in FIG.
【図8】図5のファジィ推論器におけるメンバシップ関
数の説明図である。8 is an explanatory diagram of a membership function in the fuzzy reasoner of FIG.
【図9】従来の一般的なサーボモータ制御装置の構成ブ
ロック図である。FIG. 9 is a configuration block diagram of a conventional general servo motor control device.
【図10】図9のA/D変換器の入力電圧と出力データ
との変換特性図である。10 is a conversion characteristic diagram of an input voltage and output data of the A / D converter in FIG.
【図11】公知文献に示されたモータの駆動制御装置の
構成ブロック図である。FIG. 11 is a configuration block diagram of a drive control device for a motor disclosed in a known document.
1,1a〜1e アナログ回路 2 A/D変換器 3 入力ゲイン設定器 4 速度制御アンプ 5 電流制御アンプ 6 電流検出器 7 サーボモータ 8 エンコーダ 9 微分器 10a,10b 減算器 11,11A,11B 速度指令入力部 12,12A 選択器 13,13A ファジィ推論器 1, 1a to 1e Analog circuit 2 A / D converter 3 Input gain setting device 4 Speed control amplifier 5 Current control amplifier 6 Current detector 7 Servo motor 8 Encoder 9 Differentiator 10a, 10b Subtractor 11, 11A, 11B Speed command Input unit 12,12A selector 13,13A fuzzy reasoner
Claims (1)
の極性及び電圧値により指令する速度指令電圧信号を共
通に入力し、該入力信号に対してそれぞれ異なるゲイン
による電圧増幅とそれぞれ異なるオフセット電圧の加算
により信号変換を行なう複数のアナログ回路と、 前記複数のアナログ回路からそれぞれ出力される複数の
被変換信号を逐次選択し、該被選択信号を逐次デジタル
データに変換する選択及び量子化手段と、 前記選択及び量子化手段から逐次出力される複数のデジ
タルデータに対してファジィ推論による合成演算処理を
行ない単一の速度指令データを得るファジィ推論手段と
を備えたことを特徴とするサーボモータ制御装置。1. A speed command voltage signal for commanding the rotation speed of a servo motor according to the polarity and voltage value of an analog voltage is commonly input, and voltage amplification by different gains and addition of different offset voltages are applied to the input signal. A plurality of analog circuits for performing signal conversion by means of, and a selecting and quantizing means for sequentially selecting a plurality of converted signals respectively output from the plurality of analog circuits and sequentially converting the selected signals into digital data, A servo motor control device, comprising: fuzzy inference means for performing a synthetic operation process by fuzzy inference on a plurality of digital data sequentially output from the selecting and quantizing means to obtain a single speed command data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3275666A JP2819441B2 (en) | 1991-10-23 | 1991-10-23 | A / D converter and servo controller using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3275666A JP2819441B2 (en) | 1991-10-23 | 1991-10-23 | A / D converter and servo controller using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05115188A true JPH05115188A (en) | 1993-05-07 |
JP2819441B2 JP2819441B2 (en) | 1998-10-30 |
Family
ID=17558661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3275666A Expired - Lifetime JP2819441B2 (en) | 1991-10-23 | 1991-10-23 | A / D converter and servo controller using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2819441B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002049202A1 (en) * | 2000-12-11 | 2002-06-20 | Daihen Corporation | Servo control method and device for dc motor |
JP2009012667A (en) * | 2007-07-06 | 2009-01-22 | Jtekt Corp | Steering control device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62143522A (en) * | 1985-12-18 | 1987-06-26 | Matsushita Electric Ind Co Ltd | A/d converter |
JPH01178601U (en) * | 1988-06-06 | 1989-12-21 | ||
JPH0217881A (en) * | 1988-07-06 | 1990-01-22 | Fuji Electric Co Ltd | Speed control device of motor |
JPH0223721A (en) * | 1988-07-13 | 1990-01-25 | Saginomiya Seisakusho Inc | Method for switching range of a/d converter |
JPH0332227A (en) * | 1989-06-29 | 1991-02-12 | Yamaha Corp | A/d converter |
-
1991
- 1991-10-23 JP JP3275666A patent/JP2819441B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62143522A (en) * | 1985-12-18 | 1987-06-26 | Matsushita Electric Ind Co Ltd | A/d converter |
JPH01178601U (en) * | 1988-06-06 | 1989-12-21 | ||
JPH0217881A (en) * | 1988-07-06 | 1990-01-22 | Fuji Electric Co Ltd | Speed control device of motor |
JPH0223721A (en) * | 1988-07-13 | 1990-01-25 | Saginomiya Seisakusho Inc | Method for switching range of a/d converter |
JPH0332227A (en) * | 1989-06-29 | 1991-02-12 | Yamaha Corp | A/d converter |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002049202A1 (en) * | 2000-12-11 | 2002-06-20 | Daihen Corporation | Servo control method and device for dc motor |
JP2009012667A (en) * | 2007-07-06 | 2009-01-22 | Jtekt Corp | Steering control device |
Also Published As
Publication number | Publication date |
---|---|
JP2819441B2 (en) | 1998-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5070332A (en) | Two-step subranging analog to digital converter | |
US5014056A (en) | A/D converter with a main range up/down counter and a subrange A/D converter | |
JPH05115188A (en) | Servo motor controller | |
JPS6126081B2 (en) | ||
KR0180971B1 (en) | Positioning apparatus | |
JPH07311609A (en) | Electronic cam | |
JP4253485B2 (en) | Current detector | |
JP3182165B2 (en) | A / D conversion circuit | |
JP2805636B2 (en) | Parallel comparison type A / D converter | |
JPS59226514A (en) | A-d converter | |
JPH0511445B2 (en) | ||
SU1252902A1 (en) | Variable-frequency traction electric drive | |
CN1204680C (en) | Circuit arrangement and method for operating electric motor | |
KR970005130B1 (en) | High speed d/a converter correction completion apparatus and method | |
JP2808680B2 (en) | Output correction system for D / A converter | |
JPH0622330B2 (en) | DA converter | |
JPH0622331B2 (en) | DA converter | |
JPH066227A (en) | A/d converter | |
JPH01236303A (en) | Digital servo controller | |
JP2964460B2 (en) | Zero hold circuit using analog switch | |
JPS63221715A (en) | A/d converter | |
KR950004936Y1 (en) | Double speed control in variable speed mode of vcr | |
JPH05260776A (en) | Motor control apparatus | |
JP2728907B2 (en) | Semi-flash AD converter | |
JPH05207774A (en) | Controller for servo motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |