JPH05114663A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH05114663A JPH05114663A JP3105296A JP10529691A JPH05114663A JP H05114663 A JPH05114663 A JP H05114663A JP 3105296 A JP3105296 A JP 3105296A JP 10529691 A JP10529691 A JP 10529691A JP H05114663 A JPH05114663 A JP H05114663A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- outer leads
- package
- manufacturing
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 印刷配線基板の表面に直接実装するサーフェ
イスマウント型の半導体装置に関し、アウターリードの
位置精度を向上させてなる半導体装置とその製造方法の
提供を目的とする。 【構成】 ４方に複数のアウターリード13を有するサー
フェイスマウント型の半導体装置であって、ガイドホー
ル41を具えた複数の金具42をパッケージ３のコーナー部
から突出させてなるように構成する。
イスマウント型の半導体装置に関し、アウターリードの
位置精度を向上させてなる半導体装置とその製造方法の
提供を目的とする。 【構成】 ４方に複数のアウターリード13を有するサー
フェイスマウント型の半導体装置であって、ガイドホー
ル41を具えた複数の金具42をパッケージ３のコーナー部
から突出させてなるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は印刷配線基板の表面に直
接実装するサーフェイスマウント型の半導体装置に係
り、特に試験時や実装時に高精度な位置合わせが容易に
できる半導体装置とその製造方法に関する。
接実装するサーフェイスマウント型の半導体装置に係
り、特に試験時や実装時に高精度な位置合わせが容易に
できる半導体装置とその製造方法に関する。
【０００２】４方にそれぞれ複数のアウターリードを具
えてなるサーフェイスマウント型の半導体装置は、一般
に半導体装置のモールド成形された樹脂からなるパッケ
ージの端面を基準として、特性試験時におけるソケット
との位置合わせや実装時における導体パターンとの位置
合わせを行っている。
えてなるサーフェイスマウント型の半導体装置は、一般
に半導体装置のモールド成形された樹脂からなるパッケ
ージの端面を基準として、特性試験時におけるソケット
との位置合わせや実装時における導体パターンとの位置
合わせを行っている。
【０００３】しかし、半導体装置の高密度実装化が進む
に伴ってアウターリードの多ピン化や細密化が行われ、
従来の位置合わせ方法では特性試験時や実装時における
高精度な位置合わせが困難になってきている。そこで試
験時や実装時に高精度な位置合わせが容易にできる半導
体装置の実現が要望されている。
に伴ってアウターリードの多ピン化や細密化が行われ、
従来の位置合わせ方法では特性試験時や実装時における
高精度な位置合わせが困難になってきている。そこで試
験時や実装時に高精度な位置合わせが容易にできる半導
体装置の実現が要望されている。
【０００４】
【従来の技術】図３は従来の半導体装置の製造方法を示
す平面図、図４は従来の半導体装置を示す平面図、図５
は半導体装置の試験用ソケットを示す斜視図である。
す平面図、図４は従来の半導体装置を示す平面図、図５
は半導体装置の試験用ソケットを示す斜視図である。
【０００５】従来の半導体装置に用いられるリードフレ
ーム１は図３(a) に示す如く半導体チップを搭載するベ
ース11と、４方にそれぞれ配列され後で切除される連結
部材12によって連結された複数のアウターリード13と、
複数のベース11やアウターリード13を所定の位置に保持
する帯状の桟14とで構成されている。
ーム１は図３(a) に示す如く半導体チップを搭載するベ
ース11と、４方にそれぞれ配列され後で切除される連結
部材12によって連結された複数のアウターリード13と、
複数のベース11やアウターリード13を所定の位置に保持
する帯状の桟14とで構成されている。
【０００６】リードフレーム１の桟14は所定の間隔をお
いて形成された複数の丸孔15や長孔16を具えており、半
導体チップをベース11に搭載しワイヤー等で電極とアウ
ターリード13を接続した後、丸孔15や長孔16を基準とし
てリードフレーム１をモールド成形金型の所定の位置に
位置合わせし、図３(b) に示す如くモールド成形を行っ
て半導体チップの周りを樹脂で封緘しパッケージ２を形
成する。
いて形成された複数の丸孔15や長孔16を具えており、半
導体チップをベース11に搭載しワイヤー等で電極とアウ
ターリード13を接続した後、丸孔15や長孔16を基準とし
てリードフレーム１をモールド成形金型の所定の位置に
位置合わせし、図３(b) に示す如くモールド成形を行っ
て半導体チップの周りを樹脂で封緘しパッケージ２を形
成する。
【０００７】次いでアウターリード13の間やアウターリ
ード13と桟14の間に介在する連結部材12を切除して、ア
ウターリード13をそれぞれ独立させると同時に個々の半
導体装置をリードフレーム１から切離す。かかる半導体
装置をパッケージ２の端面を基準としてリード成形金型
の所定の位置に位置合わせし、例えば図４に示す如く全
てのアウターリード13をＺ字状に折り曲げて半導体装置
を完成させる。
ード13と桟14の間に介在する連結部材12を切除して、ア
ウターリード13をそれぞれ独立させると同時に個々の半
導体装置をリードフレーム１から切離す。かかる半導体
装置をパッケージ２の端面を基準としてリード成形金型
の所定の位置に位置合わせし、例えば図４に示す如く全
てのアウターリード13をＺ字状に折り曲げて半導体装置
を完成させる。
【０００８】一方、半導体装置の試験用ソケットは図５
に示す如く被試験半導体装置51を保持するキャリア52
と、アウターリード13に対応する複数のコンタクトピン
53が植設されてなるソケット本体54と、ソケット本体54
に軸止されキャリア52の背面に係合させる爪55を有する
締付部材56とで構成されている。
に示す如く被試験半導体装置51を保持するキャリア52
と、アウターリード13に対応する複数のコンタクトピン
53が植設されてなるソケット本体54と、ソケット本体54
に軸止されキャリア52の背面に係合させる爪55を有する
締付部材56とで構成されている。
【０００９】所定の位置に被試験半導体装置51が装着さ
れたキャリア52をソケット本体54に押し付け、両側の締
付部材56を回動させて爪55をキャリア52の背面に係合さ
せることによって、被試験半導体装置51のアウターリー
ドが所定の力でコンタクトピン52に押し付けられる。な
お切り欠き57および基準ピン58はキャリア52をソケット
本体54に位置決めするためのものである。
れたキャリア52をソケット本体54に押し付け、両側の締
付部材56を回動させて爪55をキャリア52の背面に係合さ
せることによって、被試験半導体装置51のアウターリー
ドが所定の力でコンタクトピン52に押し付けられる。な
お切り欠き57および基準ピン58はキャリア52をソケット
本体54に位置決めするためのものである。
【００１０】
【発明が解決しようとする課題】しかるに従来の製造方
法はリード成形工程における半導体装置とリード成形金
型の位置合わせや、試験工程における半導体装置とソケ
ットの位置合わせはパッケージの端面を基準としてお
り、例えばモールド成形工程においてリードフレームを
モールド成形金型に位置合わせしたときに、モールド成
形金型の基準ピンとリードフレームの丸孔や長孔との間
に隙間などがあると、完成した半導体装置のパッケージ
の端面からアウターリードの中心位置までの距離が変動
し、試験工程において被試験半導体装置をソケットに装
着した際にアウターリードが変形する。またパッケージ
の端面を基準として半導体装置を実装するとアウターリ
ードの位置がずれるという問題があった。
法はリード成形工程における半導体装置とリード成形金
型の位置合わせや、試験工程における半導体装置とソケ
ットの位置合わせはパッケージの端面を基準としてお
り、例えばモールド成形工程においてリードフレームを
モールド成形金型に位置合わせしたときに、モールド成
形金型の基準ピンとリードフレームの丸孔や長孔との間
に隙間などがあると、完成した半導体装置のパッケージ
の端面からアウターリードの中心位置までの距離が変動
し、試験工程において被試験半導体装置をソケットに装
着した際にアウターリードが変形する。またパッケージ
の端面を基準として半導体装置を実装するとアウターリ
ードの位置がずれるという問題があった。
【００１１】本発明の目的は試験時や実装時に高精度な
位置合わせが容易にできる半導体装置とその製造方法を
提供することにある。
位置合わせが容易にできる半導体装置とその製造方法を
提供することにある。
【００１２】
【課題を解決するための手段】図１は本発明になる半導
体装置を示す平面図である。なお全図を通し同じ対象物
は同一記号で表している。
体装置を示す平面図である。なお全図を通し同じ対象物
は同一記号で表している。
【００１３】上記課題は４方に複数のアウターリード13
を有するサーフェイスマウント型の半導体装置であっ
て、ガイドホール41を具えた複数の金具42をパッケージ
３のコーナー部から突出させてなる本発明の半導体装
置。およびリード成型工程または試験工程での半導体装
置の位置合わせが、金具42に設けられたガイドホール41
を基準として行われる本発明になる半導体装置の製造方
法によって達成される。
を有するサーフェイスマウント型の半導体装置であっ
て、ガイドホール41を具えた複数の金具42をパッケージ
３のコーナー部から突出させてなる本発明の半導体装
置。およびリード成型工程または試験工程での半導体装
置の位置合わせが、金具42に設けられたガイドホール41
を基準として行われる本発明になる半導体装置の製造方
法によって達成される。
【００１４】
【作用】図１においてガイドホールを具えた複数の金具
をパッケージのコーナー部から突出させておくことによ
って、リード成形工程や試験工程での該半導体装置の位
置合わせをガイドホールを基準として行うことが可能に
なる。
をパッケージのコーナー部から突出させておくことによ
って、リード成形工程や試験工程での該半導体装置の位
置合わせをガイドホールを基準として行うことが可能に
なる。
【００１５】その結果、例えば完成した半導体装置のパ
ッケージの端面からアウターリードまでの距離が変動し
ても、試験工程においてソケットに装着した際にアウタ
ーリードが変形するという問題が回避される。即ち、試
験時や実装時に高精度な位置合わせが容易にできる半導
体装置とその製造方法を実現することができる。
ッケージの端面からアウターリードまでの距離が変動し
ても、試験工程においてソケットに装着した際にアウタ
ーリードが変形するという問題が回避される。即ち、試
験時や実装時に高精度な位置合わせが容易にできる半導
体装置とその製造方法を実現することができる。
【００１６】
【実施例】以下添付図により本発明の実施例について説
明する。図２は本発明になる半導体装置の製造方法を示
す平面図である。
明する。図２は本発明になる半導体装置の製造方法を示
す平面図である。
【００１７】本発明になる半導体装置の第１の実施例は
図１(a) に示す如く４方にそれぞれ複数のアウターリー
ド13を有し、パッケージ３のコーナー部から隣接する２
辺のアウターリード13によって挟まれた領域に、それぞ
れ位置合わせ用のガイドホール41を具えてなる複数の金
具42を突出させている。
図１(a) に示す如く４方にそれぞれ複数のアウターリー
ド13を有し、パッケージ３のコーナー部から隣接する２
辺のアウターリード13によって挟まれた領域に、それぞ
れ位置合わせ用のガイドホール41を具えてなる複数の金
具42を突出させている。
【００１８】また本発明になる半導体装置の第２の実施
例は図１(b) に示す如くアウターリード13によって挟ま
れた領域に、パッケージ３のコーナー部からガイドホー
ル41を具えてなる複数の金具42を突出せしめ、試験工程
完了後にガイドホール41を具えた複数の金具42をパッケ
ージ３のコーナー部から切除している。
例は図１(b) に示す如くアウターリード13によって挟ま
れた領域に、パッケージ３のコーナー部からガイドホー
ル41を具えてなる複数の金具42を突出せしめ、試験工程
完了後にガイドホール41を具えた複数の金具42をパッケ
ージ３のコーナー部から切除している。
【００１９】図２(a) において本発明になる半導体装置
のリードフレーム４は半導体チップを搭載するベース11
と、４方にそれぞれ配列され後で切除される連結部材12
によって連結された複数のアウターリード13と、複数の
ベース11やアウターリード13を所定の位置に保持する帯
状の桟14とで構成されている。
のリードフレーム４は半導体チップを搭載するベース11
と、４方にそれぞれ配列され後で切除される連結部材12
によって連結された複数のアウターリード13と、複数の
ベース11やアウターリード13を所定の位置に保持する帯
状の桟14とで構成されている。
【００２０】また隣接する２辺に配列された前記アウタ
ーリード13によって挟まれた４隅の領域には、後で切除
される連結部材12によってアウターリード13と連結され
た複数の金具42が形成され、複数の金具42にはそれぞれ
アウターリード13と共にモールドされる支持腕43とガイ
ドホール41が設けられている。
ーリード13によって挟まれた４隅の領域には、後で切除
される連結部材12によってアウターリード13と連結され
た複数の金具42が形成され、複数の金具42にはそれぞれ
アウターリード13と共にモールドされる支持腕43とガイ
ドホール41が設けられている。
【００２１】リードフレーム４の桟14は所定の間隔をお
いて形成された複数の丸孔15や長孔16を具えており、半
導体チップをベース11に搭載しワイヤー等で電極とアウ
ターリード13を接続した後、丸孔15や長孔16を基準とし
てリードフレーム１をモールド成形金型の所定の位置に
位置合わせし、図２(b) に示す如くモールド成形を行っ
て半導体チップの周りを樹脂で封緘しパッケージ３を形
成する。
いて形成された複数の丸孔15や長孔16を具えており、半
導体チップをベース11に搭載しワイヤー等で電極とアウ
ターリード13を接続した後、丸孔15や長孔16を基準とし
てリードフレーム１をモールド成形金型の所定の位置に
位置合わせし、図２(b) に示す如くモールド成形を行っ
て半導体チップの周りを樹脂で封緘しパッケージ３を形
成する。
【００２２】次いでアウターリード13の間や金具42とア
ウターリード13の間、金具42と桟14の間に介在する連結
部材12を切除して、アウターリード13をそれぞれ独立さ
せると同時に個々の半導体装置をリードフレーム４から
切離す。ガイドホール41を基準としてかかる半導体装置
をリード成形金型の所定の位置に位置合わせし、図１に
示す全てのアウターリード13をＺ字状に折り曲げた半導
体装置を完成させる。
ウターリード13の間、金具42と桟14の間に介在する連結
部材12を切除して、アウターリード13をそれぞれ独立さ
せると同時に個々の半導体装置をリードフレーム４から
切離す。ガイドホール41を基準としてかかる半導体装置
をリード成形金型の所定の位置に位置合わせし、図１に
示す全てのアウターリード13をＺ字状に折り曲げた半導
体装置を完成させる。
【００２３】図示省略されているが本発明になる半導体
装置を試験するためのソケットは、キャリアの所定の位
置に被試験半導体装置のガイドホール41を嵌挿する基準
ピンを有し、ガイドホール41を基準ピンに嵌挿すること
によって被試験半導体装置のアウターリード13が、ソケ
ット本体に植設されたコンタクトピンと対応する所定の
位置に位置合わせされる。
装置を試験するためのソケットは、キャリアの所定の位
置に被試験半導体装置のガイドホール41を嵌挿する基準
ピンを有し、ガイドホール41を基準ピンに嵌挿すること
によって被試験半導体装置のアウターリード13が、ソケ
ット本体に植設されたコンタクトピンと対応する所定の
位置に位置合わせされる。
【００２４】このようにガイドホールを具えた複数の金
具をパッケージのコーナー部から突出させておくことに
よって、リード成形工程や試験工程での該半導体装置の
位置合わせをガイドホールを基準として行うことが可能
になる。
具をパッケージのコーナー部から突出させておくことに
よって、リード成形工程や試験工程での該半導体装置の
位置合わせをガイドホールを基準として行うことが可能
になる。
【００２５】その結果、例えば完成した半導体装置のパ
ッケージの端面からアウターリードまでの距離が変動し
ても、試験工程においてソケットに装着した際にアウタ
ーリードが変形するという問題が回避される。即ち、試
験時や実装時に高精度な位置合わせが容易にできる半導
体装置とその製造方法を実現することができる。
ッケージの端面からアウターリードまでの距離が変動し
ても、試験工程においてソケットに装着した際にアウタ
ーリードが変形するという問題が回避される。即ち、試
験時や実装時に高精度な位置合わせが容易にできる半導
体装置とその製造方法を実現することができる。
【００２６】なお、本発明の半導体装置を印刷配線基板
に実装する装置にガイドホールに嵌入する基準ピンを設
け、半導体装置を実装する際に半導体装置のガイドホー
ルを基準ピンに嵌挿することによって、実装時の位置合
わせ精度が向上し印刷配線基板との位置ずれを防止する
ことが可能になる。
に実装する装置にガイドホールに嵌入する基準ピンを設
け、半導体装置を実装する際に半導体装置のガイドホー
ルを基準ピンに嵌挿することによって、実装時の位置合
わせ精度が向上し印刷配線基板との位置ずれを防止する
ことが可能になる。
【００２７】
【発明の効果】上述の如く本発明によれば試験時や実装
時に高精度な位置合わせが容易にできる半導体装置とそ
の製造方法を提供することができる。
時に高精度な位置合わせが容易にできる半導体装置とそ
の製造方法を提供することができる。
【図１】 本発明になる半導体装置を示す平面図であ
る。
る。
【図２】 本発明になる半導体装置の製造方法を示す平
面図である。
面図である。
【図３】 従来の半導体装置の製造方法を示す平面図で
ある。
ある。
【図４】 従来の半導体装置を示す平面図である。
【図５】 半導体装置の試験用ソケットを示す斜視図で
ある。
ある。
３ パッケージ ４ リードフレーム 11 ベース 12 連結部材 13 アウターリード 14 桟 15 丸孔 16 長孔 41 ガイドホール 42 金具 43 支持腕
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼橋 文仁 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 小林 均 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 奥山 重徳 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内
Claims (3)
- 【請求項１】 ４方に複数のアウターリード(13)を有す
るサーフェイスマウント型の半導体装置であって、ガイ
ドホール(41)を具えた複数の金具(42)をパッケージ(3)
のコーナー部から突出させてなることを特徴とする半導
体装置。 - 【請求項２】 請求項１記載の半導体装置の製造におい
てリード成型工程または試験工程での該半導体装置の位
置合わせが、金具(42)に設けられたガイドホール(41)を
基準として行われることを特徴とする半導体装置の製造
方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法で
あってガイドホール(41)を具えた複数の金具(42)が、前
記試験工程完了後にパッケージ(3) のコーナー部から切
除されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105296A JPH05114663A (ja) | 1991-05-10 | 1991-05-10 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105296A JPH05114663A (ja) | 1991-05-10 | 1991-05-10 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114663A true JPH05114663A (ja) | 1993-05-07 |
Family
ID=14403731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3105296A Pending JPH05114663A (ja) | 1991-05-10 | 1991-05-10 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521427A (en) * | 1992-12-18 | 1996-05-28 | Lsi Logic Corporation | Printed wiring board mounted semiconductor device having leadframe with alignment feature |
-
1991
- 1991-05-10 JP JP3105296A patent/JPH05114663A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521427A (en) * | 1992-12-18 | 1996-05-28 | Lsi Logic Corporation | Printed wiring board mounted semiconductor device having leadframe with alignment feature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858453B1 (en) | Integrated circuit package alignment feature | |
| US5643835A (en) | Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs | |
| US5118298A (en) | Through hole mounting of integrated circuit adapter leads | |
| US4340860A (en) | Integrated circuit carrier package test probe | |
| US3825876A (en) | Electrical component mounting | |
| JP3480837B2 (ja) | Ｉｃソケット | |
| EP0376659A1 (en) | Guide structure for a multicontact connector | |
| US5414372A (en) | Reusable test apparatus for integrated circuit chips | |
| US3962719A (en) | Mounting pad and semiconductor encapsulation device combination | |
| EP0305951A1 (en) | Testing of integrated circuit devices on loaded printed circuit boards | |
| US6224399B1 (en) | Surface-mount electrical connection device | |
| US6292005B1 (en) | Probe card for IC testing apparatus | |
| US3641666A (en) | Method of packaging electrical connectors and assembling same into a wire wrap machine | |
| US5303466A (en) | Method of mounting surface connector | |
| JPH05114663A (ja) | 半導体装置とその製造方法 | |
| US5075962A (en) | Method for forming leads | |
| US20010046127A1 (en) | Semiconductor package and device socket | |
| JP3376959B2 (ja) | Ｉｃソケット | |
| JPH07140190A (ja) | 電気的特性試験実施可能なｉｃ搬送用トレーおよびそれを用いた電気的特性試験の方法 | |
| EP0369449A1 (en) | Socketing a semiconductor device | |
| JPH08330464A (ja) | ピン・グリッド・アレイ構造ｌｓｉ | |
| JP2500723Y2 (ja) | 案内構造を有する基板 | |
| KR0152903B1 (ko) | 큐에프티 및 에스오아이씨 디바이스 겸용 테스트 소켓 | |
| JPS5927623Y2 (ja) | 試作配線板 | |
| JPH0839605A (ja) | 配線基盤の立体インサート成形方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041110 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Effective date: 20050121 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050607 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050609 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090617 |
|
| LAPS | Cancellation because of no payment of annual fees |