JPH05110351A - Current voltage conversion circuit - Google Patents
Current voltage conversion circuitInfo
- Publication number
- JPH05110351A JPH05110351A JP3294766A JP29476691A JPH05110351A JP H05110351 A JPH05110351 A JP H05110351A JP 3294766 A JP3294766 A JP 3294766A JP 29476691 A JP29476691 A JP 29476691A JP H05110351 A JPH05110351 A JP H05110351A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- voltage
- current feedback
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、撮像素子などの広帯
域（ＤＣ〜数十MHz）の光電流を電圧に変換する電流電
圧変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current-voltage conversion circuit for converting a broadband (DC to several tens of MHz) photocurrent of an image pickup device into a voltage.
【０００２】[0002]
【従来の技術】従来、電流電圧変換回路としては種々の
構成のものが知られているが、図３にその構成例を示
す。図３において、Ｑ21はベースを入力端子ＩＮとしエ
ミッタをＧＮＤに接続した増幅用ＮＰＮトランジスタ
で、Ｑ22は該増幅用トランジスタＱ21にカスケードに接
続された高周波特性補償用のＮＰＮトランジスタであ
り、Ｒ21は補償用トランジスタＱ22のコレクタと電源Ｖ
CC間に接続された直流バイアス設定用の抵抗である。な
お補償用トランジスタＱ22のベースには基準電圧ＶR が
印加されている。補償用トランジスタＱ22のコレクタに
ベースを接続したＮＰＮトランジスタＱ23のコレクタは
電源ＶCCに、エミッタはレベルシフト用ダイオードＤ21
のアノードに接続されている。ダイオードＤ21のカソー
ドには、一端をＧＮＤに接続した出力段のバイアス電流
設定抵抗Ｒ23と、一端を増幅用トランジスタＱ21のベー
スに接続した帰還抵抗Ｒ22を接続し、ダイオードＤ21の
カソードと各抵抗Ｒ22，Ｒ23の接続点を出力端子ＯＵＴ
としている。2. Description of the Related Art Conventionally, various configurations of current-voltage conversion circuits are known, and FIG. 3 shows an example of the configuration. In FIG. 3, Q21 is an amplifying NPN transistor whose base is an input terminal IN and whose emitter is connected to GND, Q22 is an NPN transistor for high frequency characteristic compensation connected in cascade to the amplifying transistor Q21, and R21 is a compensating device. Transistor Q22 collector and power supply V
This is a DC bias setting resistor connected between CC . The reference voltage V R is applied to the base of the compensation transistor Q22. The collector of an NPN transistor Q23, whose base is connected to the collector of the compensation transistor Q22, has its collector connected to the power supply V CC and its emitter a level shifting diode D21.
Connected to the anode of. To the cathode of the diode D21, a bias current setting resistor R23 of the output stage whose one end is connected to GND and a feedback resistor R22 whose one end is connected to the base of the amplifying transistor Q21 are connected, and the cathode of the diode D21 and each resistor R22, Output terminal OUT at the connection point of R23
I am trying.
【０００３】このように構成された電流電圧変換回路に
おいて、増幅用トランジスタＱ21のベースが接続されて
いる入力端子ＩＮから入力光電流ｉを入力すると、出力
端子ＯＵＴからは次式で示される出力電圧ＶOUT が出力
される。 ＶOUT ＝ＶBE（Ｑ21）＋ｉ・Ｒ22 ここで、ＶBE（Ｑ21）は増幅用トランジスタＱ21のベー
ス・エミッタ間電圧、Ｒ22は帰還抵抗Ｒ22の抵抗値であ
る。In the current-voltage conversion circuit thus configured, when the input photocurrent i is input from the input terminal IN to which the base of the amplifying transistor Q21 is connected, the output voltage from the output terminal OUT is expressed by the following equation. V OUT is output. V OUT = V BE (Q21) + i · R 22 Here, V BE (Q21) is the base-emitter voltage of the amplifying transistor Q21, and R 22 is the resistance value of the feedback resistor R22.
【０００４】[0004]
【発明が解決しようとする課題】ところで、上記従来の
電流電圧変換回路においては、無入力時の出力電圧は、
ＶBE（Ｑ21）となるので、ΔＶBE（Ｑ21）／ΔＴという
増幅用トランジスタの温度特性をもつことになり、また
その出力電圧は固定電圧になってしまうという問題点が
あった。In the conventional current-voltage conversion circuit described above, the output voltage when there is no input is
Since V BE (Q21), the temperature characteristic of the amplifying transistor is ΔV BE (Q21) / ΔT, and the output voltage becomes a fixed voltage.
【０００５】本発明は、従来の電流電圧変換回路におけ
る上記問題点を解消するためになされたもので、増幅用
トランジスタの温度特性の影響をなくすことができ、無
入力時の出力電圧を任意の基準電圧にすることの可能な
電流電圧変換回路を提供することを目的とする。The present invention has been made in order to solve the above problems in the conventional current-voltage conversion circuit. It is possible to eliminate the influence of the temperature characteristics of the amplifying transistor and to set the output voltage at the time of no input to an arbitrary value. An object of the present invention is to provide a current-voltage conversion circuit that can be used as a reference voltage.
【０００６】[0006]
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、第１のＮＰＮトランジスタに第
２のＮＰＮトランジスタをカスケードに接続し、第２の
トランジスタのコレクタに第１の抵抗と第３のＮＰＮト
ランジスタのベースを接続し、第１の抵抗の他端と第３
のトランジスタのコレクタを第１の電源に接続し、第３
のトランジスタのエミッタにダイオードのアノードを接
続し、ダイオードのカソードに出力端子並びに第２及び
第３の抵抗を接続し、第２の抵抗の他端は第１のトラン
ジスタのベースに、第３の抵抗の他端は第２の電源に接
続してなる同じ構成の２つの並列電流帰還増幅器を用
い、第１の並列電流帰還増幅器の出力端子を第３の増幅
器の反転端子に、第３の増幅器の出力を第１及び第２の
並列電流帰還増幅器の第１のトランジスタのエミッタに
接続し、第３の増幅器の非反転端子に制御電圧を印加
し、第２の並列電流帰還増幅器の第１のトランジスタの
ベースを入力端とし、第２の並列電流帰還増幅器の出力
端子を出力端として電流電圧変換回路を構成するもので
ある。In order to solve the above-mentioned problems, the present invention connects a first NPN transistor with a second NPN transistor in cascade, and a collector of the first transistor has a first NPN transistor. The resistor is connected to the base of the third NPN transistor, and the other end of the first resistor is connected to the third resistor.
Connect the collector of the transistor to the first power supply and
The emitter of the transistor is connected to the anode of the diode, the cathode of the diode is connected to the output terminal and the second and third resistors, and the other end of the second resistor is connected to the base of the first transistor and the third resistor. The other end of the two parallel current feedback amplifiers having the same structure connected to the second power source is used, and the output terminal of the first parallel current feedback amplifier is used as the inverting terminal of the third amplifier and the output terminal of the third amplifier is connected. The output is connected to the emitters of the first transistors of the first and second parallel current feedback amplifiers, a control voltage is applied to the non-inverting terminal of the third amplifier, and the first transistor of the second parallel current feedback amplifier is connected. Of the second parallel current feedback amplifier is used as an output end of the current-voltage conversion circuit.
【０００７】このように構成した電流電圧変換回路にお
いては、ダミーとなる第１の並列電流帰還増幅器の出力
を第３の増幅器の反転端子に接続し、第３の増幅器の出
力をダミーとなる第１の並列電流帰還増幅器及び光電流
が入力される第２の並列電流帰還増幅器の初段の第１の
トランジスタのエミッタに接続しているので、第３の増
幅器の非反転端子に与えられる制御電圧と第２の並列電
流帰還増幅器の出力電圧が同じになるように作用する。
これにより無入力時の出力電圧を、第３の増幅器の非反
転端子に与えられる制御電圧により任意の基準電圧にす
ることが可能となる。また第１のトランジスタのベース
・エミッタ間電圧ＶBEの温度特性の影響を受けない回路
となる。In the current-voltage conversion circuit thus constructed, the output of the dummy first parallel current feedback amplifier is connected to the inverting terminal of the third amplifier, and the output of the third amplifier becomes the dummy. Since it is connected to the emitter of the first transistor of the first stage of the first parallel current feedback amplifier and the second parallel current feedback amplifier to which the photocurrent is input, the control voltage applied to the non-inverting terminal of the third amplifier is It acts so that the output voltage of the second parallel current feedback amplifier is the same.
As a result, the output voltage when there is no input can be set to an arbitrary reference voltage by the control voltage applied to the non-inverting terminal of the third amplifier. Further, the circuit is not affected by the temperature characteristic of the base-emitter voltage V BE of the first transistor.
【０００８】[0008]
【実施例】次に実施例について説明する。図１は、本発
明に係る電流電圧変換回路に用いる並列電流帰還増幅器
の構成例を示す回路構成図である。図において、Ｑ11は
ベースを入力端子１に接続しエミッタを端子２に接続し
た初段の増幅用ＮＰＮトランジスタで、Ｑ12は前記増幅
用トランジスタＱ11の高周波特性を補償するために増幅
用トランジスタＱ11にカスケードに接続されたＮＰＮト
ランジスタであり、Ｒ11は補償用トランジスタＱ12のコ
レクタと電源端子３との間に接続された初段のバイアス
電流を決める抵抗である。なお補償用トランジスタＱ12
のベースには基準電圧ＶR が印加されている。補償用ト
ランジスタＱ12のコレクタにベースを接続したＮＰＮト
ランジスタＱ13のコレクタは電源端子３に、エミッタは
レベルシフト用ダイオードＤ11のアノードに接続されて
いる。ダイオードＤ11のカソードには、一端をＧＮＤ端
子４に接続した出力段のバイアス電流設定抵抗Ｒ13と、
一端を増幅用トランジスタＱ11のベースに接続した帰還
抵抗Ｒ12を接続し、ダイオードＤ11のカソードとバイア
ス電流設定抵抗Ｒ13と帰還抵抗Ｒ12の接続点を出力端子
５に接続して並列電流帰還増幅器を構成している。EXAMPLES Next, examples will be described. FIG. 1 is a circuit configuration diagram showing a configuration example of a parallel current feedback amplifier used in the current-voltage conversion circuit according to the present invention. In the figure, Q11 is a first-stage amplifying NPN transistor whose base is connected to the input terminal 1 and whose emitter is connected to the terminal 2. Q12 is cascaded to the amplifying transistor Q11 in order to compensate the high frequency characteristics of the amplifying transistor Q11. R11 is a resistor connected to the collector of the compensating transistor Q12 and the power supply terminal 3 for determining the bias current of the first stage. Note that the compensation transistor Q12
The reference voltage V R is applied to the base of the. The collector of an NPN transistor Q13, whose base is connected to the collector of the compensating transistor Q12, is connected to the power supply terminal 3, and its emitter is connected to the anode of the level shifting diode D11. At the cathode of the diode D11, a bias current setting resistor R13 of the output stage, one end of which is connected to the GND terminal 4,
A feedback resistor R12 whose one end is connected to the base of the amplifying transistor Q11 is connected, and the cathode of the diode D11 and the connection point of the bias current setting resistor R13 and the feedback resistor R12 are connected to the output terminal 5 to form a parallel current feedback amplifier. ing.
【０００９】本発明は、このように構成した並列電流帰
還増幅器を、１個をダミーとして２個用い、これに第３
の演算増幅器を組み合わせて電流電圧変換回路を構成す
るものである。図２は、本発明に係る電流電圧変換回路
の実施例を示すブロック構成図であり、11-1と11-2は図
１に示したと同様な構成の並列電流帰還増幅器で、その
一方11-2はダミーとして用いられている。そしてダミー
用の並列電流帰還増幅器11-2の出力端子５を演算増幅器
12の反転端子に接続し、演算増幅器12の非反転端子には
制御電圧Ｖ1 が印加され、その出力は２つの並列電流帰
還増幅器11-1，11-2の増幅用トランジスタのエミッタが
接続されている端子２に接続されている。なおＲ１は演
算増幅器12の帰還抵抗であり、Ｃ１は演算増幅器12の出
力側に接続された高域特性補償用のコンデンサである。According to the present invention, two parallel current feedback amplifiers configured as described above are used, one dummy and a third dummy current feedback amplifier.
A current-voltage conversion circuit is configured by combining the operational amplifiers of. FIG. 2 is a block diagram showing an embodiment of a current-voltage conversion circuit according to the present invention. 11-1 and 11-2 are parallel current feedback amplifiers having the same configuration as shown in FIG. 2 is used as a dummy. The output terminal 5 of the dummy parallel current feedback amplifier 11-2 is connected to the operational amplifier.
The control voltage V 1 is applied to the non-inverting terminal of the operational amplifier 12, and its output is connected to the emitters of the amplifying transistors of the two parallel current feedback amplifiers 11-1 and 11-2. Connected to the terminal 2. Note that R1 is a feedback resistor of the operational amplifier 12, and C1 is a capacitor for compensating for high frequency characteristics, which is connected to the output side of the operational amplifier 12.
【００１０】このように構成された電流電圧変換回路に
おいては、並列電流帰還増幅器11-1の入力端子１より光
電流ｉが入力されると、その出力端子５より出力電圧Ｖ
OUT ＝Ｖ1 ＋ｉ・Ｒ12が出力されるが、無入力時には並
列電流帰還増幅器11-1の出力端子５には、その出力電圧
が演算増幅器12の非反転端子に印加されている制御電圧
Ｖ1 になるように帰還がかかることになる。したがって
無入力時の出力電圧は、演算増幅器12の非反転端子に印
加する制御電圧Ｖ1 を変更することにより、任意に設定
することができる。また補償用トランジスタのベース・
エミッタ間電圧ＶBE（Ｑ11）の温度特性の影響を受けな
い電流電圧変換回路となる。In the current-voltage conversion circuit thus configured, when the photocurrent i is input from the input terminal 1 of the parallel current feedback amplifier 11-1, the output voltage V is output from the output terminal 5 thereof.
OUT = V 1 + iR 12 is output, but when there is no input, the output voltage is applied to the output terminal 5 of the parallel current feedback amplifier 11-1 by the control voltage V applied to the non-inverting terminal of the operational amplifier 12. It will return to be 1 can take. Therefore, the output voltage when there is no input can be arbitrarily set by changing the control voltage V 1 applied to the non-inverting terminal of the operational amplifier 12. Also, the base of the compensation transistor
The current-voltage conversion circuit is not affected by the temperature characteristics of the emitter-to-emitter voltage V BE (Q11).
【００１１】[0011]
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、増幅用トランジスタのベース・エミッ
タ間電圧の温度特性の影響をなくすことができ、また無
入力時の出力電圧を任意の基準電圧に設定することがで
きる。As described above on the basis of the embodiments,
According to the present invention, the influence of the temperature characteristic of the base-emitter voltage of the amplifying transistor can be eliminated, and the output voltage when there is no input can be set to an arbitrary reference voltage.
【図１】本発明に係る電流電圧変換回路に用いる並列電
流帰還増幅器の構成例を示す回路構成図である。FIG. 1 is a circuit configuration diagram showing a configuration example of a parallel current feedback amplifier used in a current-voltage conversion circuit according to the present invention.
【図２】本発明の一実施例を示すブロック構成図であ
る。FIG. 2 is a block diagram showing an embodiment of the present invention.
【図３】従来の電流電圧変換回路の構成例を示す回路構
成図である。FIG. 3 is a circuit configuration diagram showing a configuration example of a conventional current-voltage conversion circuit.
11-1 並列電流帰還増幅器 11-2 ダミー用の並列電流帰還増幅器 12 演算増幅器 11-1 Parallel current feedback amplifier 11-2 Parallel current feedback amplifier for dummy 12 Operational amplifier
Claims (1)
Ｎトランジスタをカスケードに接続し、第２のトランジ
スタのコレクタに第１の抵抗と第３のＮＰＮトランジス
タのベースを接続し、第１の抵抗の他端と第３のトラン
ジスタのコレクタを第１の電源に接続し、第３のトラン
ジスタのエミッタにダイオードのアノードを接続し、ダ
イオードのカソードに出力端子並びに第２及び第３の抵
抗を接続し、第２の抵抗の他端は第１のトランジスタの
ベースに、第３の抵抗の他端は第２の電源に接続してな
る同じ構成の２つの並列電流帰還増幅器を用い、第１の
並列電流帰還増幅器の出力端子を第３の増幅器の反転端
子に、第３の増幅器の出力を第１及び第２の並列電流帰
還増幅器の第１のトランジスタのエミッタに接続し、第
３の増幅器の非反転端子に制御電圧を印加し、第２の並
列電流帰還増幅器の第１のトランジスタのベースを入力
端とし、第２の並列電流帰還増幅器の出力端子を出力端
としたことを特徴とする電流電圧変換回路。1. A second NP for the first NPN transistor.
The N-transistor is connected in cascade, the collector of the second transistor is connected to the first resistor and the base of the third NPN transistor, and the other end of the first resistor and the collector of the third transistor are connected to the first power supply. The anode of the diode is connected to the emitter of the third transistor, the output terminal and the second and third resistors are connected to the cathode of the diode, and the other end of the second resistor is the base of the first transistor. The other end of the third resistor is connected to the second power source, and two parallel current feedback amplifiers having the same configuration are used. The output terminal of the first parallel current feedback amplifier is used as the inverting terminal of the third amplifier. , The output of the third amplifier is connected to the emitters of the first transistors of the first and second parallel current feedback amplifiers, the control voltage is applied to the non-inverting terminal of the third amplifier, and the second parallel current feedback amplifier The base of the first transistor and the input terminal, the current-voltage conversion circuit, characterized in that the output terminal of the second parallel current feedback amplifier and the output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294766A JPH05110351A (en) | 1991-10-16 | 1991-10-16 | Current voltage conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294766A JPH05110351A (en) | 1991-10-16 | 1991-10-16 | Current voltage conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110351A true JPH05110351A (en) | 1993-04-30 |
Family
ID=17812025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294766A Withdrawn JPH05110351A (en) | 1991-10-16 | 1991-10-16 | Current voltage conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110351A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11174128A (en) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | Load-current output circuit to electronic device and ic tester |
| JPH11174127A (en) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | Load-current output circuit to electronic device and ic tester |
-
1991
- 1991-10-16 JP JP3294766A patent/JPH05110351A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11174128A (en) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | Load-current output circuit to electronic device and ic tester |
| JPH11174127A (en) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | Load-current output circuit to electronic device and ic tester |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885548A (en) | Wideband amplifier | |
| JPS63283307A (en) | Signal converting circuit | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| KR0152701B1 (en) | Attenuated feedback type differential amplifier | |
| JPH04273610A (en) | Filter circuit for integrated circuit | |
| JPH0322723B2 (en) | ||
| US4074205A (en) | Input stage for fast-slewing amplifier | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH05110351A (en) | Current voltage conversion circuit | |
| US3958135A (en) | Current mirror amplifiers | |
| US5525931A (en) | High-speed video amplifier | |
| JPS6378612A (en) | Level shifting circuit | |
| JP2711411B2 (en) | Operational amplifier circuit | |
| JPH05218755A (en) | Broad band output circuit | |
| JP3107590B2 (en) | Current polarity conversion circuit | |
| JPH0527282B2 (en) | ||
| JP2926591B2 (en) | Differential transistor circuit | |
| JP3406468B2 (en) | Constant voltage generator | |
| JPS63184408A (en) | Transistor bias circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2557398B2 (en) | Amplifier circuit | |
| JP2600648B2 (en) | Differential amplifier circuit | |
| JP3470835B2 (en) | Operational amplifier | |
| KR900005303B1 (en) | Bias circuit following source voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |