JPH05108508A - Data transmitter - Google Patents

Data transmitter

Info

Publication number
JPH05108508A
JPH05108508A JP3271426A JP27142691A JPH05108508A JP H05108508 A JPH05108508 A JP H05108508A JP 3271426 A JP3271426 A JP 3271426A JP 27142691 A JP27142691 A JP 27142691A JP H05108508 A JPH05108508 A JP H05108508A
Authority
JP
Japan
Prior art keywords
data
error
signal
output
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3271426A
Other languages
Japanese (ja)
Inventor
Toru Iijima
徹 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3271426A priority Critical patent/JPH05108508A/en
Publication of JPH05108508A publication Critical patent/JPH05108508A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To provide a function for holding data on a communication path until it is confirmed that the data transmitted onto the communication path are normally received without fail. CONSTITUTION:This device is equipped with a transmission buffer 13 to output transmitting data which error can be detected, transmission control part 12 to transmit the transmitting data outputted from the transmission buffer 13 onto communication paths 31 and 32 and to execute control for holding the state of transmitting the data onto the communication paths 31 and 32 until the reception of a signal reporting the complete reception of the said data, parity check part 23 to detect error from the data transmitted from the transmission control part 12 and held on the communication paths and to output an error signal, and reception control part 22 to transmit a signal reporting the complete reception of the data to a communicating means when no error signal is outputted from the parity check part 23 and the data held on the communication paths 31 and 32 are not required any more.

Description

【発明の詳細な説明】Detailed Description of the Invention

[発明の目的] [Object of the Invention]

【0001】[0001]

【産業上の利用分野】この発明は、所定ビット単位で伝
送されるディジタル情報の誤り検出機能を有するデータ
伝送装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission device having an error detecting function for digital information transmitted in a predetermined bit unit.

【0002】[0002]

【従来の技術】ディジタル信号のための信頼性の高い通
信路(データ伝送路)を実現するためには、通信(デー
タ伝送)に係わる装置で生じるデータの誤りを検出し、
その誤りを訂正することが必要となる。この種のデータ
誤り検出、及び誤訂正に関しては、従来より、種々のデ
ータ誤り検出・訂正手法が提案され、多くの機器に応用
されている。一般に、データ誤り検出・訂正には、以下
に示す2通りの手法が存在する。
2. Description of the Related Art In order to realize a highly reliable communication path (data transmission path) for digital signals, it is necessary to detect a data error occurring in a device involved in communication (data transmission),
It is necessary to correct the error. Regarding this type of data error detection and error correction, various data error detection / correction methods have been proposed in the past and applied to many devices. Generally, there are the following two methods for data error detection / correction.

【0003】1).誤り検出可能データを通信に用いて
エラー検出のみを行ない、誤りが検出されたときはデー
タの再送を行なって、誤りを訂正する手法(例;パリテ
ィチェック方式)。
1). A method in which error-detectable data is used for communication to perform only error detection, and when an error is detected, the data is retransmitted to correct the error (eg, parity check method).

【0004】2).誤り検出可能データを通信に用い
て、誤りが検出されたときデータに誤り訂正処理を施す
ことによって、誤りを訂正する手法(例;ECC(Erro
r Checking and Correction )方式)。
2). A method of correcting an error by using error-detectable data for communication and performing an error correction process on the data when an error is detected (eg, ECC (Erro
r Checking and Correction) method).

【0005】一般に、上記2)項に示す後者の手法に
は、訂正能力の限界があるので、誤りは検出されたが誤
りが訂正できない(複数ビットエラー)とき、上記1)
項に示す前者の手法と同様にデータの再送を行なうこと
が必要である。
In general, the latter method described in the above item 2) has a limitation in correction capability. Therefore, when an error is detected but the error cannot be corrected (multi-bit error), the above 1) is used.
It is necessary to retransmit the data in the same manner as the former method described in the section.

【0006】以上に述べたように、一般に信頼性の高い
通信(データ伝送)の実現にはデータの再送が不可欠と
なっている。しかし、データ再送手段の実現には、ハー
ドウェアまたはソフトウェアの付加が必要なことや、誤
りが検出されたとき、通信をやり直す必要があるため、
通信全体の時間が大きくなる等、種々の問題点が生じ
る。
As described above, it is generally necessary to retransmit data in order to realize highly reliable communication (data transmission). However, in order to realize the data retransmitting means, it is necessary to add hardware or software, and when an error is detected, it is necessary to redo communication,
Various problems occur, such as an increase in the total communication time.

【0007】特に、電波障害などの外来ノイズの影響を
受け易いシステムに於いては、誤りの発生頻度が高くな
るので、データの再送が性能に及ぼすオーバヘッドが大
きくなる。
Particularly, in a system that is easily affected by external noise such as radio interference, the frequency of error occurrence is high, and therefore the overhead of performance of data retransmission on performance is large.

【0008】[0008]

【発明が解決しようとする課題】上述したように、信頼
性の高い通信の実現には、データの再送が不可欠となっ
ているが、データの再送には、ハードウェアまたはソフ
トウェアの付加が必要なことや、誤りが検出されたと
き、通信をやり直す必要があるため、通信全体の時間が
大きくなる等、種々の問題点があった。
As described above, retransmission of data is indispensable for realizing highly reliable communication, but addition of hardware or software is required for retransmission of data. In addition, when an error is detected, it is necessary to re-communicate, which causes various problems such as an increase in the total communication time.

【0009】本発明は上記実情に鑑みなされたもので、
通信手段によってデータを通信路(データ伝送路)上に
保持可能なバス等を用いたデータ伝送装置において、デ
ータ再送等のオーバヘッドを少なくし、かつ信頼性の高
いデータの送受信機構を実現できるデータ伝送装置を提
供することを目的とする。 [発明の構成]
The present invention has been made in view of the above situation,
In a data transmission device using a bus or the like capable of holding data on a communication path (data transmission path) by a communication means, data transmission capable of reducing overhead such as data retransmission and realizing a highly reliable data transmission / reception mechanism The purpose is to provide a device. [Constitution of Invention]

【0010】[0010]

【課題を解決するための手段】本発明は、通信路上に送
出したデータが誤り無く正常に受信されたことが確認さ
れるまで、通信路上にデータを保持する機能をもつ構成
としたことを特徴とする。
The present invention is characterized in that it has a function of holding data on a communication path until it is confirmed that the data sent on the communication path is correctly received without error. And

【0011】即ち本発明は、誤り検出可能な送信データ
を出力するデータ出力手段と、このデータ出力手段から
出力されたデータを通信路上に保持し、かつ、通信路上
のデータを受け取ったことを知らせるアクノリッジ信号
(ACK)が確認されるまで、通信路上に上記データを
保持する通信手段と、この通信手段により通信路上に保
持されたデータから、誤りを検出し誤り信号を出力する
誤り検出手段と、誤り信号の出力がなく、かつ、上記通
信路上のデータが不要となったとき、上記通信手段にア
クノリッジ信号を送出する制御手段とを有してなること
を特徴とする。
That is, according to the present invention, data output means for outputting error-detectable transmission data, data output from this data output means are held on a communication path, and the fact that the data on the communication path has been received is notified. Communication means for holding the data on the communication path until an acknowledge signal (ACK) is confirmed, and error detection means for detecting an error from the data held on the communication path by this communication means and outputting an error signal, And a control means for sending an acknowledge signal to the communication means when no error signal is output and the data on the communication path becomes unnecessary.

【0012】又、上記通信手段によって通信路上にデー
タが保持されている時間が一定時間以上になったとき、
エラー信号を出力するエラー出力手段を備えたことを特
徴とする。
Further, when the time for which the data is held on the communication path by the communication means becomes a certain time or more,
An error output means for outputting an error signal is provided.

【0013】[0013]

【作用】本発明によれば、上記データ出力手段によって
出力された誤り検出可能データが、上記通信手段によっ
て保持され、そのデータをユーザが使用する。ユーザ
は、上記誤り検出手段からデータ誤り信号が出力されて
いる間、通信路上のデータを使用せず、また上記制御手
段はアクノリッジ信号(ACK)を出力しない。又、ユ
ーザは、上記通信手段により通信路上にデータが存在
し、かつ上記誤り検出手段からデータ誤り信号が出力さ
れていないとき、通信路上のデータを使用する。更に上
記制御手段が、通信路上のデータを受け取った旨のアク
ノリッジ信号を上記通信手段に送出する。
According to the present invention, the error-detectable data output by the data output means is held by the communication means, and the data is used by the user. The user does not use the data on the communication path while the data error signal is being output from the error detecting means, and the control means does not output an acknowledge signal (ACK). Further, the user uses the data on the communication path when the communication means has data on the communication path and the error detecting means does not output a data error signal. Further, the control means sends an acknowledge signal indicating that the data on the communication path has been received, to the communication means.

【0014】この結果、通信路上に誤りが存在すると
き、通信が完了せず、また、誤りのあるデータをユーザ
が使用する事がないので、電波障害やハードウェア構成
素子の特性等による間欠障害を無くし、信頼性の高いデ
ータ伝送装置が実現できる。
As a result, when there is an error on the communication path, the communication is not completed and the user does not use the erroneous data, so that there is an intermittent failure due to radio wave interference or the characteristics of hardware constituent elements. And a highly reliable data transmission device can be realized.

【0015】また、定常故障によるデータ誤りが発生し
た場合は、上記制御手段からアクノリッジ信号が出力さ
れないため、上記通信手段により通信路上にデータが保
持されたままであり、従ってエラー出力手段によってユ
ーザが定常故障を知ることができる。
When a data error occurs due to a steady fault, the control means does not output an acknowledge signal, so that the communication means keeps the data on the communication path. Therefore, the error output means keeps the user steady. You can know the breakdown.

【0016】[0016]

【実施例】以下図面を参照して本発明の一実施例を説明
する。尚、この実施例では、誤り検出としてパリティチ
ェックを用いた場合を例にとって説明しているが、本発
明は、これに限定されるものではなく、他の誤り検出手
段によっても実現することができる。図1は本発明の一
実施例に係るデータ伝送装置の要部の構成を示すブロッ
ク図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In this embodiment, the case where the parity check is used as the error detection has been described as an example, but the present invention is not limited to this and can be realized by other error detecting means. .. FIG. 1 is a block diagram showing a configuration of a main part of a data transmission device according to an embodiment of the present invention.

【0017】図1に於いて、1はデータ出力部10より
出力されたデータ(ここでは16ビットのパラレルデー
タ(DATA 0〜15)とする)を送信する送信部であり、2
はデータ出力部10より出力されたデータを送信部1及
び通信路(31〜34)を介して受信し、データユーザ
部20に受渡す受信部である。
In FIG. 1, reference numeral 1 denotes a transmission unit for transmitting the data output from the data output unit 10 (here, 16-bit parallel data (DATA 0 to 15)).
Is a receiving unit that receives the data output from the data output unit 10 via the transmitting unit 1 and the communication paths (31 to 34) and transfers the data to the data user unit 20.

【0018】データ出力部10は、16ビット構成でな
るデータ(DATA 0〜15)をデータ線14上に出力した
後、データ線14にデータを出力したことを示す制御信
号16を出力する。データユーザ部20は、データ使用
可能信号28が確認されたとき、データ線24上のデー
タを取り込み、使用する。11乃至13はそれぞれ送信
部1の構成要素をなすもので、11はパリティ生成部、
12は送信制御部、13は送信バッファである。
The data output unit 10 outputs the data (DATA 0 to 15) having a 16-bit structure on the data line 14, and then outputs the control signal 16 indicating that the data is output to the data line 14. The data user unit 20 takes in the data on the data line 24 and uses it when the data available signal 28 is confirmed. Reference numerals 11 to 13 are components of the transmission unit 1, and 11 is a parity generation unit,
Reference numeral 12 is a transmission control unit, and 13 is a transmission buffer.

【0019】パリティ生成部11は、データ線14上の
データ(DATA 0〜15)からパリティビットを生成し、デ
ータ線17に出力する。パリティビットの生成には、全
てのビットの排他的論理和を取る方法を用いる。
The parity generator 11 generates a parity bit from the data (DATA 0 to 15) on the data line 14 and outputs it to the data line 17. To generate the parity bit, a method of taking the exclusive OR of all the bits is used.

【0020】送信制御部12は、データ出力部10がデ
ータ線14上にデータ(DATA 0〜15)を出力したことを
示す制御信号16が出力されてから、アクノリッジ線3
3がアサートされるまでの間、出力イネーブル信号(O
E)15と、通信線に含まれるストローブ線34をアサ
ートする。また、ストローブ信号線34をアサートした
後、一定時間の間に、通信線に含まれるアクノリッジ線
33がアサートされないとき、タイムアウト信号18を
出力する。
The transmission control unit 12 outputs the control signal 16 indicating that the data output unit 10 has output the data (DATA 0 to 15) on the data line 14 and then outputs the acknowledge line 3
Output enable signal (O
E) 15 and the strobe line 34 included in the communication line are asserted. In addition, after asserting the strobe signal line 34, the timeout signal 18 is output when the acknowledge line 33 included in the communication line is not asserted within a fixed time.

【0021】送信バッファ13は、出力イネーブル信号
(OE)15がアサートされたとき、データ線14上のデ
ータ(DATA 0〜15)を通信線に含まれるデータ線31
へ、又、データ線17の値(PARITY)を通信線に含まれ
るデータ線32上に出力する。21乃至23はそれぞれ
受信部2の構成要素をなすもので、21は受信レジス
タ、22は受信制御部、23はパリティチェック部であ
る。
In the transmission buffer 13, when the output enable signal (OE) 15 is asserted, the data (DATA 0 to 15) on the data line 14 is included in the communication line as the data line 31.
In addition, the value (PARITY) of the data line 17 is output onto the data line 32 included in the communication line. Reference numerals 21 to 23 are constituent elements of the reception unit 2, 21 is a reception register, 22 is a reception control unit, and 23 is a parity check unit.

【0022】受信レジスタ21は、セット信号(SET )
25が出力されたときの、データ線31及びデータ線3
2の値(DATA 0〜15・PARITY)を格納し、それぞれデー
タ線24とデータ線27に出力する。
The reception register 21 has a set signal (SET).
Data line 31 and data line 3 when 25 is output
The value of 2 (DATA 0 to 15 · PARITY) is stored and output to the data line 24 and the data line 27, respectively.

【0023】受信制御部22は、ストローブ線34がア
サートされたとき、セット信号(SET )25を出力す
る。また、セット信号(SET )25を出力した後、一定
時間後にエラー信号(ERR )26の出力が確認されたと
き、再度、セット信号(SET )25を出力する。又、セ
ット信号(SET )25を出力した後、一定時間後にエラ
ー信号(ERR )26の出力が確認されなかったとき、ス
トローブ線34がネゲートされるまでアクノリッジ線3
3をアサートするとともに、データ使用可能信号28を
出力する。
The reception controller 22 outputs a set signal (SET) 25 when the strobe line 34 is asserted. Further, after the set signal (SET) 25 is output, when the output of the error signal (ERR) 26 is confirmed after a fixed time, the set signal (SET) 25 is output again. Further, after the set signal (SET) 25 is output, when the output of the error signal (ERR) 26 is not confirmed after a certain period of time, the acknowledge line 3 until the strobe line 34 is negated.
3 is asserted and the data available signal 28 is output.

【0024】パリティチェック部23は、データ線24
とデータ線27の値(DATA 0〜15・PARITY)から誤り検
出を行ない、誤りが検出されたとき、エラー信号(ERR
)26を出力する。誤り検出には、データ線24の全
ての信号の排他的論理和をとり、データ線27の値(PA
RITY)と比較する方式を用いる。
The parity check unit 23 has a data line 24.
And the value of the data line 27 (DATA 0 to 15 / PARITY) is used for error detection. When an error is detected, an error signal (ERR
) 26 is output. For error detection, the exclusive OR of all the signals on the data line 24 is calculated, and the value (PA
RITY) method is used.

【0025】31乃至34はそれぞれ通信線に含まれる
データ線及び制御信号線であり、31は送信バッファ1
3を介して出力されたデータ(DATA 0〜15)を受信レジ
スタ21に供給するための16ビット幅のデータ線、3
2はデータ線32を介して出力されたパリティビット信
号(PARITY)を受信レジスタ21に供給するためのデー
タ線、33は受信制御部22より出力されたアクノリッ
ジ信号(ACK )を送信制御部12に供給するためのアク
ノリッジ線、34は送信制御部12から出力されたスト
ローブ信号(STRB)を受信制御部22に供給するための
ストローブ線である。
31 to 34 are data lines and control signal lines included in the communication line, and 31 is a transmission buffer 1
16-bit wide data line for supplying the data (DATA 0 to 15) output via 3 to the receiving register 21.
Reference numeral 2 is a data line for supplying the parity bit signal (PARITY) output via the data line 32 to the reception register 21, and 33 is an acknowledge signal (ACK) output from the reception control unit 22 to the transmission control unit 12. An acknowledge line for supplying 34 is a strobe line for supplying the strobe signal (STRB) output from the transmission controller 12 to the reception controller 22.

【0026】図2は上記図1に示す実施例の動作を説明
するための各部の信号状態を示すタイムチャートであ
り、同図(a)はストローブ線34を介して伝送される
ストローブ信号(STRB)を示し、同図(b)はアクノリ
ッジ線33を介して伝送されるアクノリッジ信号(ACK
)を示し、同図(c)は送信制御部12から送信バッ
ファ13に送られる出力イネーブル信号(OE)15を示
し、同図(d)はデータ線31を介して伝送される16
ビットのデータ(DATA 0〜15)の出力タイミングを示
し、同図(e)はデータ線32を介して伝送されるパリ
ティビット信号(PARITY)の出力タイミングを示し、同
図(f)は受信制御部22から受信レジスタ21に送ら
れるセット信号(SET )25を示し、同図(g)はパリ
ティチェック部23から受信制御部22に送られるエラ
ー信号(ERR )26を示す。ここで、上記図1及び図2
を参照して、本発明の一実施例に於ける動作を説明す
る。
FIG. 2 is a time chart showing the signal state of each part for explaining the operation of the embodiment shown in FIG. 1, and FIG. 2 (a) is a strobe signal (STRB) transmitted through the strobe line 34. ), The same figure (b) shows the acknowledge signal (ACK) transmitted through the acknowledge line 33.
(C) shows an output enable signal (OE) 15 sent from the transmission control unit 12 to the transmission buffer 13, and (d) of FIG. 16 is transmitted via the data line 31.
The output timing of the bit data (DATA 0 to 15) is shown, (e) of the figure shows the output timing of the parity bit signal (PARITY) transmitted via the data line 32, and (f) of the figure shows the reception control. The set signal (SET) 25 sent from the unit 22 to the reception register 21 is shown, and the figure (g) shows the error signal (ERR) 26 sent from the parity check unit 23 to the reception control unit 22. Here, FIG. 1 and FIG.
The operation in the embodiment of the present invention will be described with reference to FIG.

【0027】データ出力部10は、送信データ(DATA 0
〜15)をデータ線14上に出力するとともに、同データ
線14にデータを出力したことを示す制御信号16を出
力する。
The data output unit 10 transmits the transmission data (DATA 0
15 to 15) are output to the data line 14, and the control signal 16 indicating that the data is output to the data line 14 is output.

【0028】このデータ出力部10から出力された送信
データ(DATA 0〜15)と制御信号16はそれぞれ送信部
1に送られ、データ線14上の送信データ(DATA 0〜1
5)が制御信号16に従う制御で受信部2に送信され
る。
The transmission data (DATA 0 to 15) output from the data output unit 10 and the control signal 16 are sent to the transmission unit 1 respectively, and the transmission data (DATA 0 to 1) on the data line 14 is sent.
5) is transmitted to the receiving unit 2 under the control according to the control signal 16.

【0029】送信部1に於いて、上記データ線14上に
出力された送信データ(DATA 0〜15)は、パリティ生成
部11に供給されるとともに、送信バッファ13に供給
され貯えられる。又、上記制御信号16は送信制御部1
2に供給される。
In the transmission unit 1, the transmission data (DATA 0 to 15) output on the data line 14 is supplied to the parity generation unit 11 and also supplied to and stored in the transmission buffer 13. Further, the control signal 16 is transmitted to the transmission control unit 1
2 is supplied.

【0030】パリティ生成部11はデータ線14を介し
て受けた送信データ(DATA 0〜15)からパリティビット
信号(PARITY)を生成しデータ線17に出力する。この
データ線17上のパリティビット信号(PARITY)は対応
するデータ(DATA 0〜15)とともに送信バッファ13に
貯えられる。
The parity generator 11 generates a parity bit signal (PARITY) from the transmission data (DATA 0 to 15) received via the data line 14 and outputs it to the data line 17. The parity bit signal (PARITY) on the data line 17 is stored in the transmission buffer 13 together with the corresponding data (DATA 0 to 15).

【0031】送信制御部12は、上記制御信号16を受
けると、送信バッファ13に出力イネーブル信号(OE)
15を送り(図2(c)参照)、ストローブ線34をア
サートする(図2(a)参照)。
Upon receiving the control signal 16, the transmission controller 12 outputs the output enable signal (OE) to the transmission buffer 13.
15 is sent (see FIG. 2C) and the strobe line 34 is asserted (see FIG. 2A).

【0032】送信バッファ13は、送信制御部12から
出力イネーブル信号(OE)15を受けると、データ線1
4を介して受けたデータ(DATA 0〜15)とデータ線17
を介して受けたパリティビット信号(PARITY)とをそれ
ぞれデータ線31とデータ線32上に出力する(図2
(d),(e)参照)。
Upon receiving the output enable signal (OE) 15 from the transmission controller 12, the transmission buffer 13 receives the data line 1
Data received via 4 (DATA 0-15) and data line 17
And a parity bit signal (PARITY) received via the data line 31 and the data line 32, respectively (see FIG. 2).
(See (d) and (e)).

【0033】受信部2に設けられた受信制御部22は、
上記送信制御部12によってストローブ線34がアサー
トされたことを確認すると、一定時間後に受信レジスタ
21にセット信号(SET )25を出力する(図2(f)
参照)。
The reception control section 22 provided in the reception section 2 is
When it is confirmed that the strobe line 34 is asserted by the transmission controller 12, the set signal (SET) 25 is output to the reception register 21 after a fixed time (FIG. 2 (f)).
reference).

【0034】受信レジスタ21はセット信号(SET )2
5を受けると、データ線31上のデータ(DATA 0〜15)
とデータ線32上のパリティビット信号(PARITY)とを
保持し、その保持したデータ(DATA 0〜15)をデータ線
24に、パリティビット信号(PARITY)をデータ線27
にそれぞれ出力する。
The reception register 21 has a set signal (SET) 2
When 5 is received, the data on the data line 31 (DATA 0 to 15)
And the parity bit signal (PARITY) on the data line 32 are held, the held data (DATA 0 to 15) are held on the data line 24, and the parity bit signal (PARITY) is held on the data line 27.
Output to each.

【0035】パリティチェック部23は、データ線24
とデータ線27によってパリティチェックを行ない、デ
ータ誤りが確認されたとき、エラー信号(ERR )26を
出力する(図2(g)参照)。
The parity check unit 23 includes a data line 24.
A parity check is carried out by means of the data line 27 and an error signal (ERR) 26 is output when a data error is confirmed (see FIG. 2 (g)).

【0036】受信制御部22は、セット信号(SET )2
5を出力した後、一定時間後にエラー信号(ERR )26
の出力があったとき、受信レジスタ21にセット信号
(SET)25を再び出力し(図2(f)参照)、データ
線31とデータ線32の値(DATA 0〜15・PARITY)を、
受信レジスタ21にセットし直す。この処理は、パリテ
ィチェック部23がデータ誤りを確認しなくなるまで繰
り返し実行される。
The reception control unit 22 uses the set signal (SET) 2
Error signal (ERR) 26 after a fixed time after 5 is output
2), the set signal (SET) 25 is output again to the reception register 21 (see FIG. 2 (f)), and the values (DATA 0 to 15 · PARITY) of the data lines 31 and 32 are
The reception register 21 is set again. This process is repeatedly executed until the parity check unit 23 does not confirm the data error.

【0037】よって、受信レジスタ21には、必ずデー
タ誤りの確認されないデータ(データ誤りの無い正しい
データ)が格納されるので、誤りのある異常データのデ
ータユーザ部20への受渡しを排除でき、データ線3
1,32上のノイズ等による間欠障害からデータユーザ
部20を保護することができる。
Therefore, since the reception register 21 always stores data in which no data error is confirmed (correct data without data error), it is possible to exclude the delivery of errored abnormal data to the data user unit 20, and Line 3
It is possible to protect the data user unit 20 from an intermittent failure due to noise or the like on 1, 32.

【0038】受信制御部22は、パリティチェック部2
3によってデータ誤りが検出されないとき、制御信号
(データ使用可能信号)28を出力し、データ線24上
のデータ(DATA 0〜15)が使用できることをデータユー
ザ部20へ知らせる。同時に、アクノリッジ線33をア
サートして、送信制御部12に、受信が完了したことを
知らせる(図2(b)参照)。
The reception control unit 22 includes a parity check unit 2
When no data error is detected by 3, the control signal (data available signal) 28 is output to notify the data user unit 20 that the data (DATA 0 to 15) on the data line 24 can be used. At the same time, the acknowledge line 33 is asserted to notify the transmission control unit 12 that the reception is completed (see FIG. 2B).

【0039】また、データ線31に定常障害が起こり、
ストローブ線34をアサートしてから、一定時間後まで
に送信制御部12によってアクノリッジ線33がアサー
トされないとき、送信制御部12はタイムアウト信号1
8を出力し、定常障害が発生したことを外部へ知らせ
る。
Further, a steady failure occurs in the data line 31,
When the acknowledge line 33 is not asserted by the transmission control unit 12 within a fixed time after the strobe line 34 is asserted, the transmission control unit 12 determines that the timeout signal 1
Outputs 8 to notify the outside that a steady failure has occurred.

【0040】上記したように、受信側が誤りのないデー
タを受取ったことを確認するまでデータ線31にデータ
を保持する構成であることから、ノイズの影響が大きい
場所で使われる計算機システム等の通信路に於いて頻発
する間欠的なデータの誤りに対し、受信者に誤りの検出
されないデータを供給できる。また、上記した実施例の
構成を採ることにより、従来の手法で必要であったデー
タ再送手段が不要となり、かつ誤り検出手段に簡単な制
御手段を加えるだけで容易に実現できるので、悪条件下
で使用される高信頼性が要求される通信装置に用いて有
効である。
As described above, since the data is held in the data line 31 until the receiving side confirms that the error-free data is received, the communication of the computer system used in the place where the influence of noise is great. It is possible to supply the data to which the error is not detected to the receiver against the intermittent data error which frequently occurs on the road. Further, by adopting the configuration of the above-described embodiment, the data retransmitting means, which was necessary in the conventional method, is unnecessary, and it can be easily realized by adding a simple control means to the error detecting means, so that it can be implemented under bad conditions. It is effective for use in a communication device that is required to have high reliability.

【0041】[0041]

【発明の効果】以上詳記したように本発明のデータ伝送
装置によれば、誤り検出可能な送信データを通信路上に
送出し、同データ送出状態を同データの受取り完了を知
らせる信号を受信するまで保持する送信側の通信手段
と、同通信手段より送出され通信路上に保持されたデー
タの誤りをチェックし、誤りがなく、かつ上記通信路上
に保持されたデータが不要となったとき、上記送信側の
通信手段にデータの受取り完了を知らせる制御手段とを
備えてなる構成としたことにより、ノイズの影響が大き
い場所で使われる計算機システム等の通信路で頻発する
間欠的なデータの誤りに対して、受信側のデータ使用装
置に、誤りの検出されない正常なデータのみを供給でき
る。また、上記した本発明の構成により、従来の手法で
必要だったデータ再送手段が不要となる上に、誤り検出
手段に簡単な制御手段を加えるだけで容易に実現できる
ので、悪条件下で使用される高信頼性が要求される通信
装置に用いて有効となる。
As described above in detail, according to the data transmission apparatus of the present invention, error-detectable transmission data is transmitted on the communication path, and a signal indicating the data transmission state indicating the completion of reception of the data is received. The communication means on the transmitting side that holds up to and the error held in the data sent from the communication means and held on the communication path are checked, and when there is no error and the data held on the communication path becomes unnecessary, By adopting a configuration in which the communication means on the transmission side is provided with a control means for notifying completion of data reception, it is possible to avoid intermittent data error that frequently occurs in a communication path of a computer system used in a place where noise is large. On the other hand, only normal data in which no error is detected can be supplied to the data using device on the receiving side. Further, the above-described configuration of the present invention eliminates the need for the data resending means required in the conventional method, and can be easily realized by adding a simple control means to the error detecting means, so that it can be used under adverse conditions. It is effective when used for a communication device that requires high reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るデータ伝送装置の要部
の構成を示すブロック図。
FIG. 1 is a block diagram showing a configuration of a main part of a data transmission device according to an embodiment of the present invention.

【図2】図1に示す実施例の動作を説明するための各部
の信号状態を示すタイムチャート。
FIG. 2 is a time chart showing signal states of respective parts for explaining the operation of the embodiment shown in FIG.

【符号の説明】[Explanation of symbols]

1…送信部、2…受信部、10…データ出力部、11…
パリティ生成部、12…送信制御部、13…送信バッフ
ァ、14…データ線、15…出力イネーブル信号(O
E)、16…制御信号、17…データ線、18…タイム
アウト信号、20…データユーザ部、21…受信レジス
タ、22…受信制御部、23…パリティチェック部、2
4…データ線、25…セット信号(SET )、26…エラ
ー信号(ERR)、27…データ線、28…データ使用可
能信号、31…データ線、32…データ線、33…アク
ノリッジ線、34…ストローブ線。
1 ... Transmission unit, 2 ... Reception unit, 10 ... Data output unit, 11 ...
Parity generator, 12 ... Transmission controller, 13 ... Transmission buffer, 14 ... Data line, 15 ... Output enable signal (O
E), 16 ... Control signal, 17 ... Data line, 18 ... Timeout signal, 20 ... Data user section, 21 ... Reception register, 22 ... Reception control section, 23 ... Parity check section, 2
4 ... Data line, 25 ... Set signal (SET), 26 ... Error signal (ERR), 27 ... Data line, 28 ... Data available signal, 31 ... Data line, 32 ... Data line, 33 ... Acknowledge line, 34 ... Strobe line.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 誤り検出可能な送信データを出力するデ
ータ出力手段と、同データ出力手段より出力された送信
データを通信路上に送出し、同データ送出状態を同デー
タの受取り完了を知らせる信号を受信するまで保持する
通信手段と、同通信手段より送出され通信路上に保持さ
れたデータから誤りを検出し誤り信号を出力する誤り検
出手段と、同誤り検出手段で誤り信号の出力がなく、か
つ上記通信路上に保持されたデータが不要となったと
き、上記通信手段にデータの受取り完了を知らせる信号
を送出する制御手段とを具備してなることを特徴とする
データ伝送装置。
1. A data output means for outputting error-detectable transmission data, a signal for transmitting the transmission data output from the data output means on a communication path, and a signal for notifying the completion of reception of the data in the same data transmission state. Communication means for holding until reception, error detection means for detecting an error from data sent from the communication means and held on the communication path and outputting an error signal, and no error signal output by the error detection means, and A data transmission device comprising: control means for sending a signal notifying completion of data reception to the communication means when the data held on the communication path becomes unnecessary.
【請求項2】 通信路上のデータ保持時間が一定時間以
上となったとき、エラー信号を出力するエラー出力手段
を有する請求項1記載のデータ伝送装置。
2. The data transmission device according to claim 1, further comprising an error output means for outputting an error signal when the data holding time on the communication path exceeds a certain time.
JP3271426A 1991-10-18 1991-10-18 Data transmitter Pending JPH05108508A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3271426A JPH05108508A (en) 1991-10-18 1991-10-18 Data transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3271426A JPH05108508A (en) 1991-10-18 1991-10-18 Data transmitter

Publications (1)

Publication Number Publication Date
JPH05108508A true JPH05108508A (en) 1993-04-30

Family

ID=17499871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3271426A Pending JPH05108508A (en) 1991-10-18 1991-10-18 Data transmitter

Country Status (1)

Country Link
JP (1) JPH05108508A (en)

Similar Documents

Publication Publication Date Title
US7047475B2 (en) CRC encoding scheme for conveying status information
JPS602813B2 (en) Computer-to-computer communication method and system
CA2588714A1 (en) Systems and methods for implementing cyclic redundancy checks
CA1338447C (en) Information distribution system
JPH0691513B2 (en) Data transmission error detection method
JP3217716B2 (en) Wireless packet communication device
JPH05108508A (en) Data transmitter
JPS5840383B2 (en) Line control method for data transmission equipment
US10938516B1 (en) Systems and methods for ethernet packet error detection and correction in automotive environments
WO2021152870A1 (en) Transmitting device, receiving device, and communication method
KR960003053B1 (en) Error counter of data transmission system
JPH09326782A (en) Serial communication method
JP2001333048A (en) Data transfer system
JPS63254839A (en) Fault diagnosing method for error detection circuit
JPH0226152A (en) Trouble inspecting method for error detecting circuit
JPH104413A (en) Data transmission system
JP2606160B2 (en) Failure detection method for parity check circuit
JPH04267631A (en) Parity bit addition system
JPH11234364A (en) Communication control method and communication module
JPH0652008A (en) Edc lsi checking device
JPH034623A (en) Serial data transmission system
JPS61270934A (en) Wireless signal transmission system
JPH05257726A (en) Parity check diagnostic device
JPS63308425A (en) Transmission circuit
JPH02216522A (en) Printer with data transmission function