JPH05100209A - Active matrix type display device - Google Patents

Active matrix type display device

Info

Publication number
JPH05100209A
JPH05100209A JP25819891A JP25819891A JPH05100209A JP H05100209 A JPH05100209 A JP H05100209A JP 25819891 A JP25819891 A JP 25819891A JP 25819891 A JP25819891 A JP 25819891A JP H05100209 A JPH05100209 A JP H05100209A
Authority
JP
Japan
Prior art keywords
display device
active matrix
bus lines
matrix type
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25819891A
Other languages
Japanese (ja)
Other versions
JP3057587B2 (en
Inventor
Kenichi Oki
賢一 沖
健一 ▲梁▼井
Kenichi Yanai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25819891A priority Critical patent/JP3057587B2/en
Priority to EP92309047A priority patent/EP0536964B1/en
Priority to KR92018184A priority patent/KR970009405B1/en
Publication of JPH05100209A publication Critical patent/JPH05100209A/en
Priority to US08/241,674 priority patent/US5408252A/en
Application granted granted Critical
Publication of JP3057587B2 publication Critical patent/JP3057587B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To reduce the cost of the active matrix type display device and improve the display quantity of the active matrix type display device of an opposite matrix system. CONSTITUTION:The active matrix type display device is equipped with plural scan bus lines 121 and 122 and data bus lines 13, picture element electrodes 151 and 152 which are arranged in a matrix, switching elements 111 and 112 which are connected to the scan bus lines and data bus lines and correspond to picture elements, and an electrooptic element LC which is electrically connected to picture element electrodes and controlled by the switching elements; and two scan bus lines 121 and 122 are provided for each picture element row and the control electrodes G of switching element couples 111 and 112 corresponding to the picture element electrode couples 151 and 152 which adjoin to each other in the direction of the scan bus lines are connected to the two scan bus lines individually.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
表示装置に関し、特に、画素対応のスイッチング素子と
データ入力用のデータバスラインとラインアドレス用の
スキャンバスラインとを設けた構造を有するアクティブ
マトリクス型表示装置に関する。近年、アクティブマト
リクス型表示装置は、単純マトリクス型表示装置と共に
薄形の情報端末用表示装置として使用されており、その
表示媒体として多くの場合に液晶が使用されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device, and more particularly to an active matrix type display device having a structure provided with switching elements corresponding to pixels, data bus lines for data input and scan bus lines for line address. Regarding display device. In recent years, active matrix display devices have been used as thin display devices for information terminals together with simple matrix display devices, and liquid crystal is often used as the display medium.

【0002】アクティブマトリクス型液晶表示装置は、
単純マトリクス型液晶表示装置と比較して、多数の画素
をそれぞれ独立に駆動することができるため、表示容量
の増大に伴ってライン数が増加した場合でも、単純マト
リクス型のように駆動のデューティ比の低下や、コント
ラストの低下、並びに、視野角の減少を来す等の問題が
生じないという特徴を有している。
An active matrix type liquid crystal display device is
Compared to a simple matrix type liquid crystal display device, a large number of pixels can be driven independently, so even if the number of lines increases with the increase in display capacity, the duty ratio of the drive like the simple matrix type And the contrast, and the viewing angle is not reduced.

【0003】しかし、アクティブマトリクス型表示装置
(アクティブマトリクス型液晶表示装置)は、その構造
が複雑なため製造設備が大規模とならざるを得ず、ま
た、複雑な工程が必要なため高い製造歩留りを得るには
多大の努力を要する。さらに、アクティブマトリクス型
表示装置に避けられない問題として、表示容量の増大に
伴いドライバICが多数必要となるという問題もある。
これら大規模な設備投資、製造歩留りの問題、および、
ドライバICに要するコスト増等の要因によって、アク
ティブマトリクス型表示装置は高価格とならざるを得
ず、広範な普及が妨げられているのが現状である。そこ
で、大規模な設備投資やコスト増を招くことなく、製造
歩留りが高く表示品質の優れたアクティブマトリクス型
表示装置の提供が要望されている。
However, the active matrix type display device (active matrix type liquid crystal display device) is inevitably large in scale due to its complicated structure, and requires a complicated process, resulting in a high manufacturing yield. It takes a lot of effort to obtain. Further, as an unavoidable problem in the active matrix type display device, there is a problem that a large number of driver ICs are required as the display capacity increases.
These large capital investments, manufacturing yield issues, and
Due to factors such as an increase in the cost required for the driver IC, the active matrix type display device is inevitably expensive, and the widespread use is currently hindered. Therefore, it is desired to provide an active matrix type display device which has a high production yield and an excellent display quality without causing a large-scale capital investment and cost increase.

【0004】[0004]

【従来の技術】従来、上述したアクティブマトリクス型
表示装置におけるプロセスの簡略化並びに高歩留り化を
可能とするために、バスラインの交叉する構造を無くし
た対向マトリクス方式が提案されている(例えば、特開
昭61−235815号公報)。図5は従来の対向マトリクス方
式のアクティブマトリクス型液晶表示装置の一例を示す
分解斜視図であり、図6は図5のアクティブマトリクス
型液晶表示装置の等価回路を示す図である。これら図5
および6は、上記特開昭61−235815号公報に開示されて
いる従来の対向マトリクス方式のアクティブマトリクス
型液晶表示装置を示すものである。
2. Description of the Related Art Heretofore, in order to simplify the process and increase the yield in the above-mentioned active matrix type display device, there has been proposed an opposed matrix system without a structure in which bus lines intersect (for example, JP-A-61-235815). FIG. 5 is an exploded perspective view showing an example of a conventional counter matrix active matrix liquid crystal display device, and FIG. 6 is a diagram showing an equivalent circuit of the active matrix liquid crystal display device of FIG. These Figure 5
Reference numerals 6 and 6 show a conventional counter matrix type active matrix type liquid crystal display device disclosed in the above-mentioned JP-A-61-235815.

【0005】図5および図6に示されるように、従来の
アクティブマトリクス型液晶表示装置50は、対向配置し
たガラス基板50a,50b における一方のガラス基板50a 上
に、複数のスキャンバスライン52,各画素毎に設けられ
た液晶セル54の画素電極55,および, 画素電極55を制御
する薄膜トランジスタ(TFT)51 が形成され、他方のガラ
ス基板50b 上に、スキャンバスライン52と直交する方向
に延びるデータバスライン53が液晶セル54の対向電極と
して形成されて構成されている。ここで、参照符号56は
アースバスラインを示している。
As shown in FIGS. 5 and 6, a conventional active matrix type liquid crystal display device 50 includes a plurality of scan bus lines 52, a plurality of scan bus lines 52, and a plurality of scan bus lines 52 on each of the glass substrates 50a and 50b arranged opposite to each other. A pixel electrode 55 of a liquid crystal cell 54 provided for each pixel and a thin film transistor (TFT) 51 for controlling the pixel electrode 55 are formed, and data extending in a direction orthogonal to the scan bus line 52 is formed on the other glass substrate 50b. The bus line 53 is formed as a counter electrode of the liquid crystal cell 54. Here, reference numeral 56 indicates an earth bus line.

【0006】すなわち、対向マトリクス方式のアクティ
ブマトリクス型液晶表示装置50において、液晶セル54の
一方の電極である画素電極55は、TFT51の一方の被制
御電極であるソース電極に接続され、液晶セル54の他方
の電極57がデータバスライン53に接続(兼用)され、そ
して、液晶セル54がTFT51とデータバスライン53との
間に接続された構造となっている。また、TFT51の他
方の被制御電極であるドレイン電極は、スキャンバスラ
イン52と平行に形成されたアースバスライン56に共通に
接続されるようになっている。
That is, in the counter matrix active matrix liquid crystal display device 50, the pixel electrode 55, which is one electrode of the liquid crystal cell 54, is connected to the source electrode, which is one controlled electrode of the TFT 51, and the liquid crystal cell 54 is connected. The other electrode 57 is connected (also used) to the data bus line 53, and the liquid crystal cell 54 is connected between the TFT 51 and the data bus line 53. The drain electrode, which is the other controlled electrode of the TFT 51, is commonly connected to an earth bus line 56 formed in parallel with the scan bus line 52.

【0007】[0007]

【発明が解決しようとする課題】図5および図6を参照
して説明したように、従来の対向マトリクス方式のアク
ティブマトリクス型液晶表示装置50は、直行配置される
スキャンバスライン52およびデータバスライン53をそれ
ぞれ対向配置した一方のガラス基板50a および他方のガ
ラス基板50b 上に形成するようになっているため、バス
ラインの交差部分が生じないことになり、製造歩留りを
向上させることができる。
As described with reference to FIGS. 5 and 6, the conventional opposed matrix type active matrix type liquid crystal display device 50 includes a scan bus line 52 and a data bus line 52 arranged in a direct array. Since 53 is formed on one glass substrate 50a and the other glass substrate 50b, which are arranged to face each other, the intersection of the bus lines does not occur, and the manufacturing yield can be improved.

【0008】しかし、この対向マトリクス方式では液晶
セル54の他方の電極57がデータバスライン53に直結(兼
用)されているために、アドレス後の保持期間の間も常
に画素電極55の電位がデータ信号波形に追随して変動す
ることになる。従って、1つの基板にデータおよびスキ
ャンの両バスラインを設置する従来のアクティブマトリ
クス方式ではTFTのソース・ドレイン間の寄生容量の
みを通じて混入していたデータ信号が、対向マトリクス
方式ではソース・ドレイン間の寄生容量に加えてソース
・ゲート間の寄生容量を通じても液晶セル54に混入する
こととなり、いわゆるクロストークの発生が避けられな
かった。
However, in this counter matrix system, since the other electrode 57 of the liquid crystal cell 54 is directly connected (also used) to the data bus line 53, the potential of the pixel electrode 55 is always kept in data during the retention period after addressing. It will change following the signal waveform. Therefore, in the conventional active matrix method in which both the data and scan bus lines are installed on one substrate, the data signal mixed only through the parasitic capacitance between the source and drain of the TFT is different from the one between the source and drain in the opposite matrix method. In addition to the parasitic capacitance, the parasitic capacitance between the source and the gate also mixes in the liquid crystal cell 54, and so-called crosstalk is unavoidable.

【0009】さらに、従来の対向マトリクス方式のアク
ティブマトリクス型液晶表示装置50は、アドレスパルス
波形の影響が寄生容量を通じて画素電極55に現れる問題
点も有している。すなわち、アドレス直後にスキャンバ
スライン電圧が書き込み電圧から保持電圧に戻るのに伴
って、この電圧変動が寄生容量を通じて画素電極55に現
れ、この電圧変動が次のアドレスまで保持される現象が
生じる。液晶は、その寿命特性等の点から駆動電圧波形
に直流成分が無いことが望ましいが、この電圧変動があ
ると信号電圧を正負対称の交流電圧波形としてもそれぞ
れが一方向にシフトするために非対称の電圧波形とな
り、結果として、直流成分が発生してしまう。このよう
な直流電圧の発生は液晶の寿命特性に悪影響を与えるば
かりではなく、フリッカーや残像の発生の原因となって
表示特性を低下させてしまうことにもなっている。
Further, the conventional counter matrix active matrix type liquid crystal display device 50 has a problem that the influence of the address pulse waveform appears on the pixel electrode 55 through the parasitic capacitance. That is, as the scan bus line voltage returns from the write voltage to the holding voltage immediately after the address, this voltage fluctuation appears in the pixel electrode 55 through the parasitic capacitance, and this voltage fluctuation is held until the next address. Although it is desirable that the liquid crystal has no DC component in the drive voltage waveform from the viewpoint of its life characteristics, etc., if there is this voltage fluctuation, the signal voltage will shift in one direction even if it has a positive / negative symmetrical AC voltage waveform. The voltage waveform becomes, and as a result, a DC component is generated. The generation of such a DC voltage not only adversely affects the life characteristics of the liquid crystal, but also causes the generation of flicker and an afterimage, which deteriorates the display characteristics.

【0010】本発明は、上述した従来のアクティブマト
リクス型表示装置が有する課題に鑑み、アクテブマトリ
クス型表示装置の低コスト化を図ると共に、対向マトリ
クス方式のアクティブマトリクス型表示装置についてそ
の表示品質の向上を図ることを目的とする。
In view of the problems of the above-mentioned conventional active matrix type display device, the present invention aims to reduce the cost of the active matrix type display device and to improve the display quality of the opposed matrix type active matrix type display device. The purpose is to

【0011】[0011]

【課題を解決するための手段】本発明によれば、複数の
スキャンバスライン121,122;221,222;321,322;421,42 2
およびデータバスライン13;23;33;43 と、マトリクス状
に配置された画素電極151,152;251,252;351,352;451,45
2 と、前記スキャンバスラインおよびデータバスライン
に接続された画素対応のスイッチング素子111,112;211,
212;311,312;41 1,412 と、前記画素電極と電気的に接続
され当該スイッチング素子によって制御される電気光学
素子LCとを具備するアクティブマトリクス型表示装置で
あって、前記スキャンバスライン121,122;221,222;321,
322;421,422 を1つの画素行に対して2本設け、該スキ
ャンバスラインの方向に隣接する画素電極対151,152;25
1,252;351,352;451,452 に対応するスイッチング素子対
111,112;211,212;311,312;411,412 の各制御電極を当該
2本のスキャンバスラインに別々に接続するようにした
ことを特徴とするアクティブマトリクス型表示装置が提
供される。
According to the present invention, a plurality of
Canvas line 121, 122;twenty two1,twenty two2; 321, 322421, 42 2
And data bus lines 13; 23; 33; 43 with matrix
The pixel electrode 15 arranged in1, 152;twenty five1,twenty five2; 351, 352; 451, 45
2And the scan bus line and data bus line
Pixel-compatible switching element 11 connected to1, 112;twenty one1,
twenty one2; 311, 312; 41 1, 412And electrically connected to the pixel electrode
Controlled by the switching element
It is an active matrix type display device equipped with an element LC.
Yes, the scan bus line 121, 122;twenty two1,twenty two2; 321,
322421, 422Two pixels are provided for one pixel row, and
Pixel electrode pairs 15 adjacent to each other in the direction of the canvas line1, 152;twenty five
1,twenty five2; 351, 352; 451, 452Switching element pair corresponding to
111, 112;twenty one1,twenty one2; 311, 312; 411, 412Each control electrode of
Connected to two scan bus lines separately
An active matrix type display device characterized by
Be served.

【0012】[0012]

【作用】本発明のアクティブマトリクス型表示装置によ
れば、スキャンバスライン121,122;221,222;321,322;42
1,422 が1つの画素行に対して2本設けられ、スキャン
バスラインの方向に隣接する画素電極対151,152;251,25
2;351,352;451,452に対応するスイッチング素子対111,1
12;211,212;311,312;411,412 の各制御電極(ゲート電
極)が該2本のスキャンバスライン121,122;221,222;32
1,322;421,422に別々に接続されるようになっている。
According to the active matrix type display device of the present invention, the scan bus lines 12 1 , 12 2 ; 22 1 , 22 2 ; 32 1 , 32 2 ; 42
Two 1 and 42 2 are provided for one pixel row, and pixel electrode pairs 15 1 and 15 2 ; 25 1 and 25 adjacent to each other in the scan bus line direction are provided.
2 ; 35 1 , 35 2 ; 45 1 , 45 2 switching element pair 11 1 , 1
1 2; 21 1, 21 2; 31 1, 31 2; 41 1, 41 2 of the control electrode (gate electrode) is the scan bus line 12 1 of the two said, 12 2; 22 1, 22 2; 32
It is designed to be connected to 1 , 32 2 ; 42 1 , 42 2 separately.

【0013】これによって、アクテブマトリクス型表示
装置の低コスト化を図ると共に、対向マトリクス方式の
アクティブマトリクス型表示装置についてその表示品質
の向上を図ることができる。
As a result, the cost of the active matrix type display device can be reduced and the display quality of the opposed matrix type active matrix type display device can be improved.

【0014】[0014]

【実施例】以下、図面を参照して本発明に係るアクティ
ブマトリクス型表示装置の実施例を説明する。図1は本
発明のアクティブマトリクス型表示装置の第1実施例を
示す図であり、本実施例は従来から知られている通常の
アクティブマトリクス型表示装置に本発明を適用した場
合を示すものである。
Embodiments of the active matrix type display device according to the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a first embodiment of an active matrix display device of the present invention, and this embodiment shows a case where the present invention is applied to a conventionally known normal active matrix display device. is there.

【0015】図1に示されるように、本実施例のアクテ
ィブマトリクス型表示装置は、複数のスキャンバスライ
ン121,122 と、該スキャンバスライン121,122 に直交す
る複数のデータバスライン13と、マトリクス状に配置さ
れた画素電極151,152 と、スキャンバスラインおよびデ
ータバスラインに接続された画素対応のスイッチング素
子111,112 と、画素電極と電気的に接続され当該スイッ
チング素子によって制御される電気光学素子(液晶)と
を具備している。ここで、本実施例のアクティブマトリ
クス型表示装置は、一方の絶縁基板上にスキャンバスラ
イン121,122,データバスライン13, 画素電極151,152,お
よび, スイッチング素子(TFT)111,112を形成し、他方の
絶縁基板上に形成したベタ状の電極との間に液晶を挟む
ようにして構成されている。
As shown in FIG. 1, the active matrix type display device of this embodiment has a plurality of scan bus lines 12 1 and 12 2 and a plurality of data buses orthogonal to the scan bus lines 12 1 and 12 2. Lines 13, pixel electrodes 15 1 and 15 2 arranged in a matrix, switching elements 11 1 and 11 2 for pixels connected to the scan bus line and the data bus line, and electrically connected to the pixel electrodes. And an electro-optical element (liquid crystal) controlled by the switching element. Here, the active matrix type display device of the present embodiment has scan bus lines 12 1 and 12 2 , data bus line 13, pixel electrodes 15 1 and 15 2 , and a switching element (TFT) 11 on one insulating substrate. 1, 11 2 is formed, it is configured so as to sandwich liquid crystal between a solid-like electrode formed on the other insulating substrate.

【0016】図1に示されるように、スキャンバスライ
ン121,122 は、1つの画素行(同図中、水平方向に並ん
だ画素の行)に対して2本設けられ、スキャンバスライ
ン12 1,122 の方向、すなわち、各画素行において隣接す
る画素電極対151,152 に対応するスイッチング素子対11
1,112 の各制御電極(ゲート電極)が画素の両側に設け
られた2本のスキャンバスライン121,122 に対して別々
に接続されている。すなわち、TFT111 のゲート電極
はスキャンバスライン121 に接続され、また、TFT11
2 のゲート電極はスキャンバスライン122 に接続されて
いる。さらに、TFT111 のソース電極は画素電極151
に接続され、また、TFT112 のソース電極は画素電極
152 に接続され、そして、TFT111 のドレイン電極お
よびTFT112 のドレイン電極は、同一のデータバスラ
イン13に共通接続されている。
As shown in FIG. 1, the scan bus line is
121, 122Is one pixel row (in the figure
2 for each pixel row)
12 1, 122Direction, that is, adjacent to each pixel row.
Pixel electrode pair 151, 152 Switching element pair corresponding to 11
1, 112 Each control electrode (gate electrode) is provided on both sides of the pixel
Two scan bus lines 121, 122Separately for
It is connected to the. That is, TFT111 Gate electrode
Scan bus line 121 Connected to the TFT11
2The gate electrode of the scan bus line 122Connected to
There is. In addition, TFT111 The source electrode of the pixel electrode 151 
Connected to the TFT112The source electrode of is the pixel electrode
152Connected to, and TFT111 The drain electrode
And TFT112Drain electrodes of the same data bus
Commonly connected to in 13.

【0017】ここで、画素の両側に設けた2本のスキャ
ンバスライン121 および122 には、アドレスパルスを 1
/2水平走査期間(0.5tH ) だけ異なるタイミングのスキ
ャン信号Vs およびVs'が印加され、これに同期させて
データバスラインには1つおきの画素に対応する表示デ
ータ(VD ) を2回に分けて印加するようになってい
る。すなわち、本実施例のアクティブマトリクス型表示
装置では、従来の1水平周期期間に2つの画素電極151
および152 を駆動(VLC, VLC')することにより、デー
タバスライン13の本数を従来の 1/2に削減することがで
きる。
Here, an address pulse is applied to the two scan bus lines 12 1 and 12 2 provided on both sides of the pixel.
/ 2 scan signals V s and V s' with different timings are applied only during the horizontal scanning period (0.5 t H ), and in synchronization with this, display data (V D ) corresponding to every other pixel on the data bus line Is applied in two times. That is, in the active matrix display device of this embodiment, two pixel electrodes 15 1
By driving (15) and 15 2 (V LC , V LC '), the number of data bus lines 13 can be reduced to 1/2 of the conventional one.

【0018】ここで、通常のアクティブマトリクス型表
示装置において、画素の構成は行方向(水平方向)の画
素数の方が多いだけでなく、例えば、縦長の画素によっ
てRGB3画素からなる正方形のフルカラー画素を構成
しているため、従来のものではデータ側ドライバはスキ
ャン側ドライバの4倍程度の個数が必要とされる。具体
的に、 640×480 のアクティブマトリクス型液晶表示装
置においては、行方向にRGBの3つの画素を並べるこ
とになるため、従来例におけるデータバスラインは 640
×3 = 1920 本必要とされるが、本実施例によれば 192
0 ÷2= 960本に削減することができる。尚、本実施例
では、スキャンバスラインの本数が、従来例の 480本か
ら 960本へ2倍必要となるが、バスラインの総数(デー
タバスラインおよびスキャンバスラインの合計した数)
が従来例の 2400 本から 1920 本へ減少させることがで
きる。さらに、データドライバは高速動作が必要で回路
構成も複雑なため、単に画素を選択走査するスキャンド
ライバよりもコストが高く、本実施例のように、データ
バスライン(データドライバ用IC)を半分に削減する
ことは、スキャンバスライン(スキャンドライバ用I
C)を2倍必要とする点を考慮しても、コスト低減の効
果は大きい。
Here, in a normal active matrix type display device, not only the number of pixels in the row direction (horizontal direction) is larger in the pixel configuration, but also, for example, a square full-color pixel composed of three RGB pixels by vertically long pixels. Therefore, in the conventional device, the number of data-side drivers is about four times that of the scan-side drivers. Specifically, in a 640 × 480 active matrix type liquid crystal display device, since three pixels of RGB are arranged in the row direction, the data bus line in the conventional example is 640
× 3 = 1920 is required, but according to this embodiment, 192
It can be reduced to 0/2 = 960. In this embodiment, the number of scan bus lines needs to be doubled from 480 to 960 in the conventional example, but the total number of bus lines (total number of data bus lines and scan bus lines)
However, it is possible to reduce it from the conventional 2400 to 1920. Further, since the data driver needs to operate at high speed and has a complicated circuit configuration, the cost is higher than that of the scan driver which simply selects and scans pixels, and the data bus line (data driver IC) is halved as in the present embodiment. Reducing the scan bus line (scan driver I
Considering that C) is required twice, the effect of cost reduction is great.

【0019】図2は本発明のアクティブマトリクス型表
示装置における2重走査型対向マトリクス方式の原理を
説明するための図である。図2に示すアクティブマトリ
クス型表示装置は、本発明を図5および図6を参照して
説明した対向マトリクス方式のアクティブマトリクス型
表示装置に適用した場合を示すものである。まず、図2
を参照して、本発明による対向マトリクス方式のアクテ
ィブマトリクス型表示装置におけるクロストークの低減
の原理を説明する。同図に示されるように、画素電極25
(251,252) の両側には、2本のスキャンバスライン221,
222 および2本の基準電圧バスライン261,262 が設けら
れ、該スキャンバスライン22 1 および222 には、 1/2水
平走査期間(0.5tH ) ずらしたアドレスパルスが印加さ
れるようになっている。そして、この 1/2水平走査期間
だけずれたアドレスパルスに同期して、データバスライ
ン23には1つおきの画素に対応する表示データを2回に
分けて印加するようになっている。これにより、データ
バスライン23の本数を従来の 1/2に削減することができ
る。ここで、データバスライン23は、スキャンバスライ
ン221,222,基準電圧バスライン261,262,TFT21(211,2
12),および, 画素電極25(251,252) 等が設けられた一方
の絶縁基板(50a) に液晶LCを介して対向する他方の絶
縁基板(50b) 上に、ストライプ状の透明電極として形成
されている。そして、一方の絶縁基板上に形成された一
対の画素電極251,252 に対応して1本のストライプ電極
(データバスライン23)が設けられている(図3〜図5
参照)。
FIG. 2 shows an active matrix type table of the present invention.
The principle of the double scanning opposed matrix system in the display device
It is a figure for explaining. Active matri shown in Figure 2
The box-type display device according to the present invention will be described with reference to FIGS.
The opposite matrix active matrix type described
It shows a case where it is applied to a display device. First, FIG.
With reference to FIG.
Reduction of crosstalk in a live matrix display
The principle of is explained. As shown in the figure, the pixel electrode 25
(twenty five1,twenty five2) On either side of the two scan bus lines 221,
twenty two2And two reference voltage bus lines 261, 262Is provided
The scan bus line 22 1And 222Has 1/2 water
Flat scan period (0.5tH) A shifted address pulse is applied.
It is supposed to be. And this 1/2 horizontal scanning period
The data bus line is synchronized with the shifted address pulse.
The display data corresponding to every other pixel is displayed twice in
It is designed to be applied separately. This gives the data
The number of bus lines 23 can be reduced to half of the conventional one.
It Here, the data bus line 23 is connected to the scan bus line.
221,twenty two2, Reference voltage bus line 261, 262, TFT21 (211, 2
12), And the pixel electrode 25 (251,twenty five2) Etc.
The other insulating substrate (50a) facing the other side through the liquid crystal LC.
Formed as a stripe transparent electrode on the edge substrate (50b)
Has been done. Then, one formed on one insulating substrate
A pair of pixel electrodes 251,twenty five2 One striped electrode corresponding to
(Data bus line 23) is provided (FIGS. 3 to 5).
reference).

【0020】図2に示されるように、2本の基準電圧バ
スライン261,262 には、2値の対称な波形の電圧VR1,
R2が印加されており、データ電圧波形(VD )の正負
に応じて基準電圧を切り換えるようになっている。これ
により、液晶セル24(241,242) に対して、データ電圧
(+Vd および−Vd )と基準電圧(+Vr および−V
r )とを加え合わせた電圧波形を印加し、データ電圧の
振幅を圧縮することができるようになっている。すなわ
ち、液晶セルの閾値値電圧および飽和電圧をそれぞれV
thとVsat とすると、 Vd =(Vsat −Vth)/2 Vr =(Vsat +Vth)/2 とすることができ、データ電圧Vd の値を基準電圧の切
り換えを行わない場合の飽和電圧Vsat に較べて 1/4程
度に圧縮することができる。さらに、対向マトリクス方
式でのクロストークは、非アドレス時に基準電圧波形の
一部が、画素電極−ドレインバスライン(基準電圧バス
ライン)間容量と液晶セル容量C1cとの容量分割の結果
液晶セルの両端に現れることによって増大するが、2本
の基準電圧バスライン261,262 に対して2値の対称な波
形の基準電圧を印加し、ドレインバスライン間容量C
DS1,CDS2 を通じて入り込む2種類の基準電圧波形を互
いに打ち消し合うようにすることによって、データ電圧
の圧縮によるクロストークの低減効果を大きくするよう
になっている。
As shown in FIG. 2, two reference voltage bars are provided.
Sline 261, 262 Is a binary voltage VR1,
VR2Is applied and the data voltage waveform (VD) Sign
The reference voltage is switched according to the. this
LCD cell 24 (241,twenty four2) For the data voltage
(+ VdAnd -Vd) And reference voltage (+ VrAnd -V
r) Is applied, the voltage waveform of
The amplitude can be compressed. Sanawa
Then, the threshold voltage and the saturation voltage of the liquid crystal cell are respectively set to V
thAnd VsatThen, Vd= (Vsat-Vth) / 2 Vr= (Vsat+ Vth) / 2, the data voltage VdValue of the reference voltage
Saturation voltage V without replacementsat1/4 compared to
It can be compressed each time. Furthermore, the facing matrix method
The crosstalk in the equation is the reference voltage waveform when not addressed.
Part of the pixel electrode-drain bus line (reference voltage bus
Line capacity and liquid crystal cell capacity C1cResult of capacity division with
It increases by appearing at both ends of the liquid crystal cell,
Reference voltage bus line 261, 262A binary symmetric wave with respect to
Shape reference voltage is applied, and the capacitance between drain bus lines C
DS1, CDS2Two reference voltage waveforms that come in through
By canceling each other, the data voltage
To increase the crosstalk reduction effect by compressing
It has become.

【0021】図3は本発明のアクティブマトリクス型表
示装置の第2実施例を示す図であり、本発明を対向マト
リクス方式のアクティブマトリクス型表示装置に適用
し、さらに、対向マトリクス方式のアクティブマトリク
ス型表示装置で不利となっていたクロストークを低減す
るようにしたものである。図3に示されるように、行方
向に隣接する画素の対351(LC2n-1,m),352(LC2n,m) は、
各画素に対して対称な位置に設けた別の基準電圧バスラ
イン361,362 に対してそれぞれTFT311,312 を介して
接続されている。ここで、TFT311,312 のゲート電極
は、スキャンバスライン321(Vsm) および322(Vsm')に
接続されている。また、対向基板(図5におけるガラス
基板50b に対応) に設けたITOよりなるストライプ電
極は、データバスライン33と兼用されており、画素対
(画素電極311,312)に対応した2画素分の幅として形成
されている。尚、アドレスパルスは、図1を参照して説
明したのと同様に、 1/2水平走査期間(1/2tH ) シフト
されたほぼ 1/2tH 幅のパルスを順次加え、これと同期
させたデータ信号波形をデータバスラインに印加するよ
うになっている。
FIG. 3 is a diagram showing a second embodiment of an active matrix type display device of the present invention. The present invention is applied to an opposed matrix type active matrix type display device, and further, an opposed matrix type active matrix type display device. This is intended to reduce crosstalk, which is a disadvantage in the display device. As shown in FIG. 3, the pair of pixels 35 1 (LC 2n-1, m ), 35 2 (LC 2n, m ) adjacent in the row direction is
Other reference voltage bus lines 36 1 and 36 2 provided at positions symmetrical to each pixel are connected via TFTs 31 1 and 31 2 , respectively. Here, the gate electrodes of the TFTs 31 1 and 31 2 are connected to the scan bus lines 32 1 (V sm ) and 32 2 (V sm '). Further, the stripe electrode made of ITO provided on the counter substrate (corresponding to the glass substrate 50b in FIG. 5) is also used as the data bus line 33, and the two pixels corresponding to the pixel pair (pixel electrodes 31 1 and 31 2 ). It is formed as a minute width. As the address pulse, as described with reference to FIG. 1, a 1/2 horizontal scanning period (1/2 t H ) shifted pulse of approximately 1/2 t H is sequentially added and synchronized with this. The data signal waveform is applied to the data bus line.

【0022】基準電圧バスライン361,362 に印加される
基準電圧波形VR1, VR2は、図3に示すような2値波形
とされている。そして、画素351(LC2n-1,m) への書き込
み時には、スキャンバスライン321 に印加するアドレス
パルスVG+によりTFT311をオン状態にして基準電圧
バスライン361 の基準電位Vr-を画素LC2n-1,mの画素電
極351 に書き込む。この結果、画素LC2n-1,mの液晶セル
LC2n-1,mには、データバスライン電圧VDnと基準電圧
バスライン361 の差の電圧すなわち正のデータ信号が書
き込まれる。
The reference voltage waveforms V R1 and V R2 applied to the reference voltage bus lines 36 1 and 36 2 are binary waveforms as shown in FIG. Then, at the time of writing to the pixel 35 1 (LC 2n-1, m ), the TFT 31 1 is turned on by the address pulse V G + applied to the scan bus line 32 1, and the reference potential V r- of the reference voltage bus line 36 1. Is written in the pixel electrode 35 1 of the pixel LC 2n-1, m . As a result, the difference voltage between the data bus line voltage V Dn and the reference voltage bus line 36 1 , that is, a positive data signal is written in the liquid crystal cells V LC2n-1, m of the pixels LC 2n-1, m .

【0023】次に、隣接する画素LC2n,mへの書き込み
は、基準電圧バスライン362 の電位V r-を基準電位とし
たやはり正のデータ信号が書き込まれる。このように、
本実施例では、1つのフレームで各画素に正のデータを
書き込んだ後、次のフレームでそれぞれの基準電圧波形
を反転させて負のデータの書き込みを行うことによっ
て、液晶セルの交流駆動を行うようになっている。尚、
本実施例では、このように対称な基準電圧波形VR1, V
R2によりデータ電圧の圧縮を行い、基準電圧波形の画素
電極への入り込みを互いに打ち消すことによって、クロ
ストークの大幅な低減が可能となる。また、対向基板側
のITOストライプ電極の線幅を通常の対向マトリクス
方式の場合の2倍とすることができるため、対向側IT
Oストライプ電極の作成を容易にするという効果もあ
る。
Next, the adjacent pixel LC2n, mWriting to
Reference voltage bus line 362Potential V r-Is the reference potential
Again, a positive data signal is written. in this way,
In this embodiment, positive data is supplied to each pixel in one frame.
After writing, each reference voltage waveform in the next frame
By inverting and writing negative data
Then, the liquid crystal cell is driven by alternating current. still,
In this embodiment, the symmetrical reference voltage waveform VR1, V
R2The data voltage is compressed by the
By canceling out the entry into the electrodes,
It is possible to significantly reduce stalk. Also, the counter substrate side
The line width of the ITO stripe electrode of the normal counter matrix
Since it can be doubled in the case of the system, the IT on the opposite side
It also has the effect of facilitating the production of the O stripe electrode.
It

【0024】図4は図3のアクティブマトリクス型表示
装置の変形例を示す図である。図4に示すアクティブマ
トリクス型表示装置は、図3の実施例において、基準電
圧波形とアドレスパルスとの位相を異ならせ、隣接画素
に書き込むデータの極性を反転するようになっている。
また、本実施例では、アドレスパルスの前後に負の補償
パルスを加えてアドレス直後のレベルシフトを低減でき
るようになっている。このように、隣接画素に書き込む
データの極性を反転することによって、液晶の光学特性
がデータ電圧の正負によって異なる場合に生じるフリッ
カーを目立たなくすることができる。さらに、レベルシ
フトの低減によって、液晶セルに発生するDC成分を低
減出来、残像などの表示特性の低下を抑えることができ
る。
FIG. 4 is a diagram showing a modification of the active matrix type display device of FIG. The active matrix type display device shown in FIG. 4 is different from the embodiment of FIG. 3 in that the reference voltage waveform and the address pulse are made to have different phases, and the polarity of the data to be written in the adjacent pixel is inverted.
Further, in this embodiment, a negative compensation pulse is added before and after the address pulse to reduce the level shift immediately after the address. By inverting the polarities of the data to be written in the adjacent pixels in this way, it is possible to make the flicker that occurs when the optical characteristics of the liquid crystal differ depending on whether the data voltage is positive or negative. Further, by reducing the level shift, it is possible to reduce the DC component generated in the liquid crystal cell and suppress the deterioration of the display characteristics such as the afterimage.

【0025】上述した実施例において、電気光学素子と
して液晶が用いられているが、該電気光学素子として
は、エレクトロルミネッセンス素子, および, エレクト
ロクロミック素子等の様々な素子を使用することができ
る。さらに、アクティブマトリクス型表示装置(パネ
ル)の各構造, 形状, および, 材質等は、上述した以外
に様々なものが使用でき、また、変形することができる
のはいうまでもない。
Although liquid crystal is used as the electro-optical element in the above-mentioned embodiments, various elements such as an electroluminescence element and an electrochromic element can be used as the electro-optical element. Further, it goes without saying that various structures, shapes, materials and the like of the active matrix type display device (panel) other than those described above can be used and can be modified.

【0026】このように、本実施例のアクティブマトリ
クス型表示装置によれば、これまでアクティブマトリク
ス型表示装置の大きなコスト要因であったドライバーI
Cの個数を大幅に低減することができる。また、対向マ
トリクス方式アクティブマトリクス型表示装置において
問題となる寄生容量に起因するクロストークの発生を大
幅に低減することができ、表示特性のすぐれたアクティ
ブマトリクス型表示装置を実現することができる。さら
に、画素に隣接するスキャンバスラインにアドレスパル
スと逆極性の補償パルスを印加して、寄生容量による画
素電極電位のレベルシフトを低減できるため、レベルシ
フトに起因する残像やフリッカー等の表示不良が解消さ
れる。その上、対向マトリクス型アクティブマトリクス
型表示装置では対向基板側に画素ピッチに等しいピッチ
でストライプ状のデータバス電極をパターン形成する必
要があるが、このデータバス電極のピッチを2倍にする
ことが可能となり、対向基板の作成が容易となるという
効果もある。
As described above, according to the active matrix type display device of this embodiment, the driver I, which has been a major factor of cost of the active matrix type display device up to now.
The number of C can be significantly reduced. Further, the occurrence of crosstalk due to parasitic capacitance, which is a problem in the opposed matrix active matrix display device, can be significantly reduced, and an active matrix display device having excellent display characteristics can be realized. Furthermore, since a level shift of the pixel electrode potential due to parasitic capacitance can be reduced by applying a compensation pulse having a polarity opposite to that of the address pulse to the scan bus line adjacent to the pixel, display defects such as an afterimage and flicker due to the level shift can be reduced. Will be resolved. In addition, in the counter matrix active matrix display device, it is necessary to pattern the stripe-shaped data bus electrodes on the counter substrate side at a pitch equal to the pixel pitch, but it is possible to double the pitch of the data bus electrodes. This also makes it possible to produce the counter substrate easily.

【0027】[0027]

【発明の効果】以上、詳述したように、本発明のアクテ
ィブマトリクス型表示装置によれば、アクティブマトリ
クス型表示装置の低コスト化を図ることができると共
に、対向マトリクス方式のアクティブマトリクス型表示
装置についてその表示品質を向上させることができる。
As described above in detail, according to the active matrix type display device of the present invention, it is possible to reduce the cost of the active matrix type display device and the counter matrix type active matrix type display device. The display quality can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のアクティブマトリクス型表示装置の第
1実施例を示す図である。
FIG. 1 is a diagram showing a first embodiment of an active matrix type display device of the present invention.

【図2】本発明のアクティブマトリクス型表示装置にお
ける2重走査型対向マトリクス方式の原理を説明するた
めの図である。
FIG. 2 is a diagram for explaining the principle of a double scanning counter matrix system in an active matrix display device of the present invention.

【図3】本発明のアクティブマトリクス型表示装置の第
2実施例を示す図である。
FIG. 3 is a diagram showing a second embodiment of the active matrix display device of the present invention.

【図4】図3のアクティブマトリクス型表示装置の変形
例を示す図である。
FIG. 4 is a diagram showing a modification of the active matrix display device of FIG.

【図5】従来の対向マトリクス方式のアクティブマトリ
クス型液晶表示装置の一例を示す斜視図である。
FIG. 5 is a perspective view showing an example of a conventional counter matrix active matrix liquid crystal display device.

【図6】図5のアクティブマトリクス型液晶表示装置の
等価回路を示す図である。
6 is a diagram showing an equivalent circuit of the active matrix type liquid crystal display device of FIG.

【符号の説明】[Explanation of symbols]

111,112;211,212;311,312;411,412 …スイッチング素子
(薄膜トランジスタ) 121,122;221,222;321,322;421,422 …スキャンバスライ
ン 13;23;33;43 …データバスライン(ストライプ状の対向
電極) 241,242;341,342;441,442…液晶セル 151,152;251,252;351,352;451,452 …画素電極 261,262;361,362;461,462 …基準電圧バスライン
11 1, 11 2; 21 1, 21 2; 31 1, 31 2; 41 1, 41 2 ... switching elements (thin film transistor) 12 1, 12 2; 22 1, 22 2; 32 1, 32 2; 42 1, 42 2 ... scan bus line 13; 23; 33; 43 ... data bus line (stripe-shaped counter electrode) 24 1 , 24 2 ; 34 1 , 34 2 ; 44 1 , 44 2 ... liquid crystal cell 15 1 , 15 2 ; 25 1 , 25 2 ; 35 1 , 35 2 ; 45 1 , 45 2 … Pixel electrode 26 1 , 26 2 ; 36 1 , 36 2 ; 46 1 , 46 2 … Reference voltage bus line

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数のスキャンバスライン(121,122;2
21,222;321,322;421,422) およびデータバスライン(13;
23;33;43) と、マトリクス状に配置された画素電極(1
51,152;251,252;351,352;451,452) と、前記スキャンバ
スラインおよびデータバスラインに接続された画素対応
のスイッチング素子(111,112;211,212;311,312;411,4
12) と、前記画素電極と電気的に接続され当該スイッチ
ング素子によって制御される電気光学素子(LC)とを具備
するアクティブマトリクス型表示装置であって、 前記スキャンバスライン(121,122;221,222;321,322;4
21,422) を1つの画素行に対して2本設け、該スキャン
バスラインの方向に隣接する画素電極対(151,152;251,2
52;351,352;451,452) に対応するスイッチング素子対(1
11,112;211,212;311,312;411,412) の各制御電極を当該
2本のスキャンバスラインに別々に接続するようにした
ことを特徴とするアクティブマトリクス型表示装置。
1. A plurality of scan bus lines (12 1 , 12 2 ; 2
2 1 , 22 2 ; 32 1 , 32 2 ; 42 1 , 42 2 ) and data bus line (13;
23; 33; 43) and the pixel electrodes (1
5 1 , 15 2 ; 25 1 , 25 2 ; 35 1 , 35 2 ; 45 1 , 45 2 ) and switching elements (11 1 , 11 2 ;) corresponding to the pixels connected to the scan bus line and the data bus line. 21 1 , 21 2 ; 31 1 , 31 2 ; 41 1 , 4
1 2 ) and an electro-optical element (LC) electrically connected to the pixel electrode and controlled by the switching element, wherein the scan bus line (12 1 , 12 2 ; 22 1 , 22 2 ; 32 1 , 32 2 ; 4
2 1 , 42 2 ) are provided for one pixel row, and pixel electrode pairs (15 1 , 15 2 ; 25 1 , 2) adjacent to each other in the direction of the scan bus line are provided.
5 2 ; 35 1 , 35 2 ; 45 1 , 45 2 ) corresponding switching element pair (1
1 1 , 11 2 ; 21 1 , 21 2 ; 31 1 , 31 2 ; 41 1 , 41 2 ). Each active control electrode is separately connected to the two scan bus lines. Matrix display device.
【請求項2】 前記2本のスキャンバスライン(121,1
22;221,222;321,322;421,422) に対してそれぞれ 1/2水
平走査期間だけシフトさせたタイミングでアドレスパル
スを印加するようにしたことを特徴とする請求項1のア
クティブマトリクス型表示装置。
2. The two scan bus lines (12 1 , 1)
2 2 ; 22 1 , 22 2 ; 32 1 , 32 2 ; 42 1 , 42 2 ), the address pulse is applied at a timing shifted by 1/2 horizontal scanning period. The active matrix display device according to claim 1.
【請求項3】 前記画素電極対に対応するスイッチング
素子対(111,112;211,212;311,312;411,412) の一方の被
制御電極(S) を画素電極に接続し、他方の被制御電極
(D) を同一のデータバスラインに接続するようにしたこ
とを特徴とする請求項1のアクティブマトリクス型表示
装置。
3. One of the controlled electrodes (S) of the switching element pair (11 1 , 11 2 ; 21 1 , 21 2 ; 31 1 , 31 2 ; 41 1 , 41 2 ) corresponding to the pixel electrode pair is Connected to the pixel electrode and the other controlled electrode
2. An active matrix type display device according to claim 1, wherein (D) is connected to the same data bus line.
【請求項4】 前記複数のスキャンバスライン(221,2
22;321,322;421,422)、該スキャンバスラインと平行に
設けられた基準電圧バスライン(261,262;361,362;461,4
62) 、前記マトリクス状に配置された画素電極(251,2
52;351,352;451,452) 、および、当該画素に対応するス
イッチング素子(211,212;311,312;411,412) を一方の絶
縁基板上に設け、且つ、他方の絶縁基板上に前記画素電
極対と電気光学素子を挟んで対向し前記画素電極対に共
通の対向電極(33,43) 、および、該対向電極に接続され
たデータバスライン(33,43) を設けたことを特徴とする
請求項1のアクティブマトリクス型表示装置。
4. The plurality of scan bus lines (22 1 , 2
2 2 ; 32 1 , 32 2 ; 42 1 , 42 2 ), a reference voltage bus line (26 1 , 26 2 ; 36 1 , 36 2 ; 46 1 , 4 provided parallel to the scan bus line).
6 2 ), the pixel electrodes (25 1 , 2
5 2 ; 35 1 , 35 2 ; 45 1 , 45 2 ), and the switching element (21 1 , 21 2 ; 31 1 , 31 2 ; 41 1 , 41 2 ) corresponding to the pixel on one insulating substrate. And a counter electrode (33, 43) common to the pixel electrode pair, which is opposed to the pixel electrode pair with the electro-optical element interposed therebetween on the other insulating substrate, and a data bus connected to the counter electrode. The active matrix type display device according to claim 1, wherein lines (33, 43) are provided.
【請求項5】 前記基準電圧バスラインを2種類(361,3
62;461,462) 設け、該2種類の基準電圧バスラインは前
記各画素行の間隙に1つづつ交互に配置され、前記画素
電極対に対応するスイッチング素子対の一方の被制御電
極を当該画素電極に、他方の被制御電極を前記2種類の
基準電圧バスラインに別々に接続するようにしたことを
特徴とする請求項5のアクティブマトリクス型表示装
置。
5. The two types of the reference voltage bus lines (36 1 , 3
6 2 ; 46 1 , 46 2 ) are provided, and the two types of reference voltage bus lines are alternately arranged in the gap between the pixel rows, one of which is controlled by one of the switching element pair corresponding to the pixel electrode pair. The active matrix type display device according to claim 5, wherein an electrode is connected to the pixel electrode and the other controlled electrode is connected to the two types of reference voltage bus lines separately.
【請求項6】 前記2種類の基準電圧バスライン(361,3
62;461,462) に対して前記電気光学素子の駆動電圧の振
幅より小さな振幅で電圧変化が互いに対称な2種類の基
準電圧波形を印加するようにしたことを特徴とする請求
項5のアクティブマトリクス型表示装置。
6. The two types of reference voltage bus lines (36 1 , 3)
6 2 ; 46 1 , 46 2 ) is applied with two kinds of reference voltage waveforms whose voltage changes are symmetrical with each other with an amplitude smaller than the amplitude of the drive voltage of the electro-optical element. 5. Active matrix type display device.
JP25819891A 1991-10-05 1991-10-05 Active matrix display device Expired - Lifetime JP3057587B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25819891A JP3057587B2 (en) 1991-10-05 1991-10-05 Active matrix display device
EP92309047A EP0536964B1 (en) 1991-10-05 1992-10-05 Active matrix-type display device having a reduced number of data bus lines
KR92018184A KR970009405B1 (en) 1991-10-05 1992-10-05 Active matrix type display device
US08/241,674 US5408252A (en) 1991-10-05 1994-05-12 Active matrix-type display device having a reduced number of data bus lines and generating no shift voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25819891A JP3057587B2 (en) 1991-10-05 1991-10-05 Active matrix display device

Publications (2)

Publication Number Publication Date
JPH05100209A true JPH05100209A (en) 1993-04-23
JP3057587B2 JP3057587B2 (en) 2000-06-26

Family

ID=17316872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25819891A Expired - Lifetime JP3057587B2 (en) 1991-10-05 1991-10-05 Active matrix display device

Country Status (1)

Country Link
JP (1) JP3057587B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004054295A (en) * 2002-07-19 2004-02-19 Samsung Electronics Co Ltd Liquid crystal display device and driving method therefor
JP2009236937A (en) * 2008-03-07 2009-10-15 Casio Comput Co Ltd Liquid crystal display device and driving method thereof
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
US8300034B2 (en) 2007-08-10 2012-10-30 Samsung Electronics Co., Ltd. Drive circuit and liquid crystal display apparatus including the same
US9195107B2 (en) 2009-05-29 2015-11-24 Samsung Display Co., Ltd. Liquid crystal display

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004054295A (en) * 2002-07-19 2004-02-19 Samsung Electronics Co Ltd Liquid crystal display device and driving method therefor
US8159430B2 (en) 2002-07-19 2012-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
US8300034B2 (en) 2007-08-10 2012-10-30 Samsung Electronics Co., Ltd. Drive circuit and liquid crystal display apparatus including the same
JP2009236937A (en) * 2008-03-07 2009-10-15 Casio Comput Co Ltd Liquid crystal display device and driving method thereof
US9195107B2 (en) 2009-05-29 2015-11-24 Samsung Display Co., Ltd. Liquid crystal display
US9411206B2 (en) 2009-05-29 2016-08-09 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
JP3057587B2 (en) 2000-06-26

Similar Documents

Publication Publication Date Title
CA2046357C (en) Liquid crystal display
TWI447687B (en) Liquid crystal display
US6980186B2 (en) Liquid crystal display having a staggered structure pixel array
US4804951A (en) Display apparatus and driving method therefor
US6924786B2 (en) Active-matrix liquid crystal display suitable for high-definition display, and driving method thereof
US5193018A (en) Active matrix liquid crystal display system using complementary thin film transistors
KR101116416B1 (en) Display device and display device driving method
US20050190138A1 (en) LCD and method of driving the same
KR100671515B1 (en) The Dot Inversion Driving Method Of LCD
CN1996105A (en) Liquid crystal display device
JPH06265846A (en) Active matrix type liquid crystal display device and its driving method
JPH10197894A (en) Liquid crystal display device and driving method for liquid crystal display device
US20050052385A1 (en) Display apparatus and driving method therefor
CN111142298A (en) Array substrate and display device
JPH11119193A (en) Liquid crystal display device
KR20060063306A (en) A in-plain switching liquid crystal display device and a method for driving the same
JP3057587B2 (en) Active matrix display device
JPH0815723A (en) Active matrix liquid crystal display
JP3132904B2 (en) Active matrix display
KR100965587B1 (en) The liquid crystal display device and the method for driving the same
JPH11142815A (en) Liquid crystal display device
KR20120090888A (en) Liquid crystal display
KR20070063168A (en) Liquid crystal display and driving method thereof
KR20040042484A (en) A method for driving liquid crystal display device
JPH10239710A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000229