JPH0498341A - Intelligent storage device - Google Patents

Intelligent storage device

Info

Publication number
JPH0498341A
JPH0498341A JP2211794A JP21179490A JPH0498341A JP H0498341 A JPH0498341 A JP H0498341A JP 2211794 A JP2211794 A JP 2211794A JP 21179490 A JP21179490 A JP 21179490A JP H0498341 A JPH0498341 A JP H0498341A
Authority
JP
Japan
Prior art keywords
storage device
communication control
intelligent storage
control device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2211794A
Other languages
Japanese (ja)
Inventor
Kazuhiko Tsuchiya
土谷 一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2211794A priority Critical patent/JPH0498341A/en
Publication of JPH0498341A publication Critical patent/JPH0498341A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To independently execute an operation even if a mainbody device breaks down and to improve reliability by executing reading and writing independent of the control on the part of the mainbody device-side. CONSTITUTION:When a communication controller 6 breaks down, a line switch 12 connects lines 8a, 8b, 9a and 9b to a communication controller 7. The communication controller 7 executes the processing of data received from the lines 8a and 9a in an intelligent storage device 50, and the processing of data received from the lines 8b and 9b in an intelligent storage device 51. The intelligent memory 50 can independently execute the operation even if the communication controller 6 breaks down. Thus, data stored in the intelligent storage device 50 can be used as it is and a fault corresponding processing can speedily be executed since the switching of the storage device is not required when a fault occurs. Thus, the intelligent storage device of high reliability can be obtained in spite of the presence or absence of the operation of mainbody CPU.

Description

【発明の詳細な説明】 [産業上の利用分野J この発明は、記憶装置に関するものであり、特に異常時
における信頼性の向上に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application J] The present invention relates to a storage device, and particularly to improving reliability in abnormal situations.

[従来の技術] アクセスの高速性が要求される場合にお0て、RAM等
の電子的メモリを外部記憶装置として使用する場合かあ
る。
[Prior Art] When high-speed access is required, an electronic memory such as a RAM may be used as an external storage device.

上記のような高速アクセスが要求される装置として例え
ば、販売時点情報管理システム(PO3)に用いられる
通信制御装置等がある。通信制御装置は、PO8端末と
ホストコンピュータとのデータ通信の制御を行うもので
ある。
An example of a device that requires high-speed access as described above is a communication control device used in a point-of-sale information management system (PO3). The communication control device controls data communication between the PO8 terminal and the host computer.

第6図に、通信制御装置を用いたシステムの構成図を示
す。公衆回線や専用回線等の回線網2を介して、ホスト
コンピュータ4、通信制御装置6が接続されている。通
信制御装置6には、切り換え回路11を介してライン8
が接続されており、PO8の端末10とともに、ロー力
ルエリアネ・ントワーク(LAN)を構成している。
FIG. 6 shows a configuration diagram of a system using a communication control device. A host computer 4 and a communication control device 6 are connected via a line network 2 such as a public line or a private line. A line 8 is connected to the communication control device 6 via a switching circuit 11.
is connected thereto, and together with the terminal 10 of PO8, it constitutes a low-power area network (LAN).

通信制御装置6の役割は、端末10から送られてくるデ
ータを処理した後、ホストコンピュータ4に送ったり、
ホストコンピュータ4からのデータを端末IOに送った
りすることである。例えば、PO8端末lOから商品コ
ードデータが入力されると、通信制御装置6はこれを受
は取り、当該商品コードに対応する単価をテーブルから
見つけ出す。通信制御装置6は、この見出した単価を、
通信網2を介してホストコンピュータ4に送る。
The role of the communication control device 6 is to process data sent from the terminal 10 and then send it to the host computer 4.
This means sending data from the host computer 4 to the terminal IO. For example, when product code data is input from the PO8 terminal IO, the communication control device 6 receives this and finds out the unit price corresponding to the product code from the table. The communication control device 6 converts the found unit price into
It is sent to the host computer 4 via the communication network 2.

商品コードと単価との関係を示すテーブルは、膨大な大
きさとなるので、ハードディスク等の外部記憶装置に記
憶される。この場合、迅速な処理を行うために、ハード
ディスクに代えて、半導体メモリを用いたRAMディス
クを使用することがある。RAMディスクは、機械的動
作部分がないので、ハードディスク等に比べ、アクセス
時間が極めて短い。したがって、商品コートに対応する
単価を迅速に得ることができ、処理速度が向上する。な
お、RAMディスクのファイル管理は、通信制御装置5
のCPUか行う。
Since the table showing the relationship between product codes and unit prices is enormous in size, it is stored in an external storage device such as a hard disk. In this case, in order to perform quick processing, a RAM disk using semiconductor memory may be used instead of a hard disk. Since a RAM disk has no mechanically moving parts, the access time is extremely short compared to a hard disk or the like. Therefore, the unit price corresponding to the product coat can be quickly obtained, and the processing speed is improved. Note that file management of the RAM disk is performed by the communication control device 5.
CPU is executed.

ところで、通信制御装置6に障害か生した場合のために
、同し構成の通信制御装置7か設けられている。両通信
制御装置6.7は、通常は異なる端末10.IOAを担
当し、双方とも動作を行っている。
By the way, in case a failure occurs in the communication control device 6, a communication control device 7 having the same configuration is provided. Both communication control devices 6.7 are normally connected to different terminals 10. He is in charge of IOA and operates both sides.

しかし、何れか一方か故障すると、他方の通信制御装置
か全ての端末を担当して処理を行う。
However, if one of them fails, the other communication control device takes charge of all terminals and performs processing.

[発明が解決しようとする課題] しかしなから、上記のRAMディスクのような従来の半
導体メモリ装置には、次のような問題点かあった。
[Problems to be Solved by the Invention] However, conventional semiconductor memory devices such as the above-mentioned RAM disk have the following problems.

従来のRAMディスクは、本体である通信制御装置のC
PUによって管理されている。したかつて、RA Mデ
ィスクには故障かなくとも、通信制御装置のCPUが故
障すると、RAMディスクか使用できなくなっていた。
The conventional RAM disk is the main body of the communication control device.
Managed by PU. In the past, even if the RAM disk did not fail, if the CPU of the communication control unit failed, the RAM disk became unusable.

この際、故障を生した通信制御装置のRAMディスクの
データを使用できなくなるという問題かあった。
At this time, there was a problem in that the data on the RAM disk of the communication control device that had failed could no longer be used.

また、安全のため、双方の通信制御装置のRAMディス
クに同しデータを記録する場合かある。
Also, for safety reasons, the same data may be recorded on the RAM disks of both communication control devices.

この際に、両RAMディスクの内容か同一であるか否か
を確認するためには、CPUの管理の下、両RAMディ
スクの記憶内容の照合を行う必要がある。ところで、端
末使用者の待ち時間をできるたけ少なくするため、CP
Uは端末に対して迅速な応答を行う必要かある。CPし
か両RAMディスクの記憶内容の照合を行うと、端末に
対しての応答が遅くなるという問題を生じる。したかっ
て、両RAMディスクの記憶内容の照合を行うことがで
きす、両RAMディスクの記憶内容の同一性か保証され
ないという問題があった。
At this time, in order to confirm whether or not the contents of both RAM disks are the same, it is necessary to compare the storage contents of both RAM disks under the control of the CPU. By the way, in order to reduce the waiting time of terminal users as much as possible, CP
Does U need to provide a quick response to the terminal? If only the CP verifies the storage contents of both RAM disks, a problem arises in that the response to the terminal becomes slow. Therefore, there is a problem in that it is not possible to check the storage contents of both RAM disks, and it is not guaranteed that the storage contents of both RAM disks are identical.

この発明は、上記のような問題点を解決して、本体CP
Uの動作の有無に依存せず、信頼性の高いインテリジェ
ント記憶装置を提供することを目的とする。
This invention solves the above problems and improves the main body CP.
It is an object of the present invention to provide a highly reliable intelligent storage device that does not depend on whether U is in operation or not.

[課題を解決するための手段] 請求項1のインテリジェント記憶装置は、2重化された
装置において用いられるものであり、 第1の本体装置、第2の本体装置および他の半導体メモ
リとデータをやり取りするためのメモリバス制御手段、 半導体メモリへの読み出し・書込みを制御するファイル
制御手段、 半導体メモリの記憶内容と他の半導体メモリの記憶内容
が同一であるか否かを判定する記憶内容比較手段、 を備えている。
[Means for Solving the Problem] The intelligent storage device according to claim 1 is used in a duplex device, and is capable of sharing data with a first main device, a second main device, and another semiconductor memory. Memory bus control means for exchanging data, file control means for controlling reading and writing to the semiconductor memory, and memory content comparison means for determining whether the memory contents of the semiconductor memory and the memory contents of another semiconductor memory are the same. , is equipped with.

請求項2のインテリジェント記憶装置は、第1の本体装
置、第2の本体装置および他゛の半導体メモリが正常に
動作しているか否かを確認する確認手段、 を備えている。
The intelligent storage device according to claim 2 is provided with a confirmation means for confirming whether or not the first main body device, the second main body device, and other semiconductor memories are operating normally.

請求項3のインテリジェント記憶装置は、2以上の本体
装置からのアクセスを受けるものであり、 第1の本体装置および第2の本体装置とデータをやり取
りするためのメモリバス制御手段、半導体メモリへの読
み出し・書込みを制御するファイル制御手段、 第1の本体装置、第2の本体装置が正常に動作している
か否かを確認する確認手段、 確認手段によって異常が発見された場合に、正常に動作
している本体装置に対し、未処理データを送るデータ引
継ぎ手段、 を備えている。
The intelligent storage device according to claim 3 receives access from two or more main devices, and includes a memory bus control means for exchanging data with the first main device and the second main device, and a memory bus control means for exchanging data with the first main device and the second main device, and a semiconductor memory. File control means for controlling reading and writing; Confirmation means for confirming whether the first main body device and the second main body device are operating normally; If an abnormality is discovered by the confirmation means, normal operation is performed. The system is equipped with data transfer means for sending unprocessed data to the main unit that is currently running.

[作用] ファイル制御手段は、本体装置側の制御から独立して、
読み出し・書き込みを行う。また、記憶内容比較手段は
、2重化されたインテリジェント記憶装置の記憶内容の
比較を行う。確認手段は、第1の本体装置、第2の本体
装置および他の半導体メモリか正常に動作しているか否
かを判断する。
[Function] The file control means independently from the control on the main device side,
Read/write. Further, the storage content comparison means compares the storage contents of the duplicated intelligent storage devices. The confirmation means determines whether the first main body device, the second main body device, and other semiconductor memories are operating normally.

また、データ引継ぎ手段は、異常時にやり取りしていた
未処理データを、正常動作中の本体装置に送る。
Further, the data transfer means sends the unprocessed data exchanged at the time of abnormality to the main unit which is operating normally.

[実施例] 第1図に、この発明の一実施例によるインテリジェント
記憶装置を用いた通信制御システムを示す。回線切換器
12によって、ライン8a、ライン8bと通信制御装置
6、通信制御装置7との接続が選択される。ライン8a
 、 8bには、それぞれ多数のPO8端末10が接続
されている。通信制御装置6がライン8aに接続された
PO8端末10からの電文を受け、通信制御装置7がラ
イン8bに接続されたPO8端末10からの電文を受け
るように、回線切換器12か回線を選択している。また
、回線切換器12は、ホストコンピュータ4と通信制御
装置6.7との接続の切換えも行う。なお、ホストコン
ピュタ4に対しても、ライン9a、9bの2回線か用意
されている。
[Embodiment] FIG. 1 shows a communication control system using an intelligent storage device according to an embodiment of the present invention. The line switch 12 selects connections between the lines 8a and 8b and the communication control device 6 and communication control device 7. line 8a
, 8b are connected to a large number of PO8 terminals 10, respectively. The line switching device 12 selects a line so that the communication control device 6 receives the message from the PO8 terminal 10 connected to the line 8a, and the communication control device 7 receives the message from the PO8 terminal 10 connected to the line 8b. are doing. The line switch 12 also switches the connection between the host computer 4 and the communication control device 6.7. Note that two lines 9a and 9b are also provided for the host computer 4.

通信制御装置6は、PO8端末10やホストコンピュー
タ4と通信を行うための通信制御部20、装置全体をプ
ログラムに従い制御するCPU22、プログラムの格納
されたプログラムメモリ24、データを記憶するデータ
メモリ26(この実施例においては、半導体メモリ、ハ
ードディスク、フロッピィディスクによって構成される
)、メモリバス制御のためのメモリーバス制御部28を
備えている。
The communication control device 6 includes a communication control section 20 for communicating with the PO8 terminal 10 and the host computer 4, a CPU 22 for controlling the entire device according to a program, a program memory 24 storing programs, and a data memory 26 for storing data ( In this embodiment, a memory bus control unit 28 is provided for controlling a memory bus (consisting of a semiconductor memory, a hard disk, a floppy disk), and a memory bus.

各部は、バス34によって接続されている。通信制御装
置7も同様の構成である。
Each part is connected by a bus 34. The communication control device 7 also has a similar configuration.

インテリジェント記憶装置50は、メモリバス制御部4
0、CPU42、プログラムメモリ44、データデータ
バス30、アドレスバス32か接続されている。
The intelligent storage device 50 includes a memory bus controller 4
0, CPU 42, program memory 44, data bus 30, and address bus 32 are connected.

データバス30、アドレスバス32は、もう一つのイン
チリンエンド記憶装置51および通信制御装置6.7に
も接続されているので、これらの間で相互にデータのや
りとりか可能である。プログラムメモリ44は、半導体
メモリによって構成されており、データメモリ46をR
AMディスクとして使用するためのプログラムか格納さ
れている。
The data bus 30 and address bus 32 are also connected to another indirect storage device 51 and communication control device 6.7, so that data can be exchanged between them. The program memory 44 is composed of a semiconductor memory, and the data memory 46 is
A program for use as an AM disk is stored there.

以上のように構成された装置において、通常状態では、
通信制御装置6はメモリバス30.32を介して、イン
テリジェント記憶装置50にアクセスを行う。インテリ
ジェント記憶装置50には、アクセスの高速性か要求さ
れる商品−単価テーブル等か記憶される。同様にして、
通信制御装置7は、インテリジェント記憶装置51にア
クセスを行う。
In the device configured as above, under normal conditions,
Communication controller 6 accesses intelligent storage 50 via memory bus 30.32. The intelligent storage device 50 stores items such as a product-unit price table that requires high-speed access. Similarly,
Communication control device 7 accesses intelligent storage device 51 .

今、通信制御装置6か故障したとする。この際には、回
線切換器12は、ライン8a、8b、9a、9bの双方
を通信制御装置7に接続する。通信制御装置7は、ライ
ン8a 、 9aから受けたデータの処理は、イbから
受けたデータの処理は、インテリジェント記憶装置51
にて行う。このように、通信制御装置6か故障しても、
インテリジェントメモリ50は独立して動作可能である
。したがって、インテリジェント記憶装置50に記憶さ
れたデータをそのまま使用することができる。さらに、
故障時にも記憶装置の切換えが必要ないので、迅速な故
障対応処理を行うことができる。
Suppose now that the communication control device 6 has failed. At this time, the line switch 12 connects both lines 8a, 8b, 9a, and 9b to the communication control device 7. The communication control device 7 processes the data received from lines 8a and 9a, and processes the data received from line ib using the intelligent storage device 51.
It will be held at In this way, even if the communication control device 6 breaks down,
Intelligent memory 50 is independently operable. Therefore, the data stored in the intelligent storage device 50 can be used as is. moreover,
Since there is no need to switch storage devices even in the event of a failure, rapid failure response processing can be performed.

通信制御装置7が故障した場合も、上記と同様の動作か
行われる。
Even if the communication control device 7 fails, the same operation as described above is performed.

また、インテリジェント記憶装置50.51の何れか一
方か故障した場合には、正常なインテリジェント記憶装
置1台と通信制御装置2台とによって処理が行われる。
Furthermore, if either one of the intelligent storage devices 50, 51 fails, processing is performed by one normal intelligent storage device and two communication control devices.

また、この実施例におけるインテリジェント記憶装置5
0.51においては、以下に示す確認プログラムを有し
ている。第2図に、インテリジェント記憶装置50のメ
モリ44に記憶されている確認プログラムをフローチャ
ートで示す。このプログラムは、一定時間毎に繰り返し
実行されるものである。
In addition, the intelligent storage device 5 in this embodiment
0.51 has the confirmation program shown below. FIG. 2 shows a flowchart of the verification program stored in memory 44 of intelligent storage device 50. This program is repeatedly executed at regular intervals.

まず、ステップS1において、CPU42は、メモリバ
ス30,32を介して、通信制御装置6に”ready
”コマンドを送る。通信制御装置6が正常に動作してい
なければ、”ACK”(確認)コマンドが返送されてこ
ない。この場合には、ステップS2からステップS3へ
進み、通信制御装置6の異常を、メモリバス30,32
を介して記憶装置51、通信制御装置7に通知する。こ
れと同時に、正常動作フラグテーブルにある通信制御装
置6の正常動作中フラグをOFFにする(第3図参照)
。その後、ステップS5を実行する。
First, in step S1, the CPU 42 sends a "ready" message to the communication control device 6 via the memory buses 30 and 32.
"Send the command. If the communication control device 6 is not operating normally, the "ACK" (confirmation) command will not be returned. In this case, the process advances from step S2 to step S3, and if the communication control device 6 is abnormal, , memory bus 30, 32
The storage device 51 and the communication control device 7 are notified via. At the same time, turn off the normal operation flag of the communication control device 6 in the normal operation flag table (see Figure 3).
. After that, step S5 is executed.

一方、ステップS2において、”ACK”(確認)コマ
ンドか返送されてくると、通信制御装置6は正常である
と判断し、通信制御装置6の正常動作中フラグをONに
する(ステップS4)。
On the other hand, in step S2, when an "ACK" (confirmation) command is returned, the communication control device 6 is determined to be normal, and the normal operation flag of the communication control device 6 is turned ON (step S4).

次に、通信制御装置7に対しても同様に、”ready
”コマンドを送信する(ステップS5)。これに対し、
”ACK”コマンドが返信されなければ、通信制御装置
7の異常であると判断し、記憶装置51、通信制御装置
6に通知する。同時に、通信制御装置7の正常動作中フ
ラグをOFFにする(第3図参照)。その後、ステップ
S9を実行する。
Next, “ready” is sent to the communication control device 7 as well.
"Sends the command (step S5). In response,
If the "ACK" command is not returned, it is determined that the communication control device 7 is abnormal, and the storage device 51 and communication control device 6 are notified. At the same time, the normal operation flag of the communication control device 7 is turned OFF (see FIG. 3). After that, step S9 is executed.

一方、ステップS6において、”ACK”(確認)コマ
ンドか返送されてくると、通信制御装置7は正常である
と判断し、通信制御装置7の正常動作中フラグをONに
する(ステップS+)。
On the other hand, in step S6, when an "ACK" (confirmation) command is returned, the communication control device 7 is determined to be normal, and the normal operation flag of the communication control device 7 is turned ON (step S+).

さらに、記憶装置51に対して”ready”コマンド
を送信し、上記と同様の動作を行う(ステップS。
Furthermore, a "ready" command is sent to the storage device 51, and the same operation as above is performed (step S).

〜S1゜)。~S1°).

なお、上記では、インテリジェント記憶装置50にって
説明したが、インテリジェント記憶装置51についても
同様である。
Note that although the intelligent storage device 50 has been described above, the same applies to the intelligent storage device 51.

以上のように、この実施例においては、インテリジェン
ト記憶装置50.51か、通信制御装置6.7および他
方のインテリジェント記憶装置の正常動作を確認してい
る。インテリジェント記憶装置のCPUは、通信制御装
置のCPUに比べてタスクに余裕かあるので、通信制御
装置のCPUにより確認動作を行う場合よりも、迅速に
機器の異常を発見することができる。
As described above, in this embodiment, the normal operation of the intelligent storage device 50.51, the communication control device 6.7, and the other intelligent storage device is confirmed. Since the CPU of the intelligent storage device has more leeway in tasks than the CPU of the communication control device, it is possible to discover equipment abnormalities more quickly than when the CPU of the communication control device performs the checking operation.

なお、通信制御システムの運用形態として、2つのイン
テリジェント記憶装置50.51に同じデータを記憶さ
せる場合かある。これは、データそのものを2重化して
、データ消失の危険を少なくするためである。このよう
な2重化を行った場合に、この発明に係るインテリジェ
ント記憶装置50.51を使用すれば、双方の記憶内容
の照合をインテリジェント記憶装置50.51のCP 
U 42,43によって行うことかできる。したがって
、通信制御装置6.7のCPU22が、PO8端末10
とのデータ処理のために時間制限を受ける場合であって
も、記憶内容の照合を行うことかでき、信頼性か向上す
る。
Note that, as a mode of operation of the communication control system, the same data may be stored in two intelligent storage devices 50 and 51. This is to reduce the risk of data loss by duplicating the data itself. When such duplication is performed, if the intelligent storage device 50.51 according to the present invention is used, the storage contents of both devices can be checked by the CP of the intelligent storage device 50.51.
This can be done by U 42, 43. Therefore, the CPU 22 of the communication control device 6.7
Even if there is a time limit for data processing with a computer, the stored contents can be verified, improving reliability.

第4図に、他の実施例を示す。この実施例においては、
2つの通信制御装置6.7に対して、単一のインテリジ
ェント記憶装置50か接続されている。したがって、ラ
イン8aからのデータもライン8bからのデータも、同
じインテリジェント記憶装置50に記憶される。
FIG. 4 shows another embodiment. In this example,
A single intelligent storage device 50 is connected to the two communication control devices 6.7. Therefore, both data from line 8a and data from line 8b are stored in the same intelligent storage device 50.

この実施例において、通信制御装置6に故障が生じると
、CPU42はこれを検出して第5図のようなプログラ
ムを実行する。まず、CPU42は、通信制御装置7の
正常動作中フラグ(第3図参照)がONであるか否かを
確認する(ステップS5 o)。
In this embodiment, if a failure occurs in the communication control device 6, the CPU 42 detects this and executes a program as shown in FIG. First, the CPU 42 checks whether the normal operation flag (see FIG. 3) of the communication control device 7 is ON (step S5 o).

通信制御装置7も故障であれば、処理を中断せざるを得
ない。通信制御装置7が正常動作中であれば、通信制御
装置6の故障を通知する。これと同時に、故障発生時に
通信制御装置6とやり取りしていたデータ(すなわち未
処理のデータ)を、通信制御装置7に送る(ステップS
5.)。通信制御装置7は、この未処理データを受は取
って、処理を続行する。
If the communication control device 7 is also out of order, the processing will have to be interrupted. If the communication control device 7 is operating normally, a failure of the communication control device 6 is notified. At the same time, the data that was being exchanged with the communication control device 6 at the time of the failure (i.e., unprocessed data) is sent to the communication control device 7 (step S
5. ). The communication control device 7 receives this unprocessed data and continues processing.

上記のように、この実施例では、故障時に記憶装置の切
換え等を必要とせず、迅速に処理を続行できる。
As described above, in this embodiment, there is no need to switch storage devices in the event of a failure, and processing can be continued quickly.

[発明の効果] 請求項1に係るインテリジェント記憶装置は、ファイル
制御手段を有し、本体装置側の制御から独立して、読み
出し・書き込みを行うことができる。したがって、本体
装置が故障しても、独立して動作可能であって、信頼性
が高い。また、記憶内容比較手段を備えているので、記
憶内容の比較を行うことができ、データの2重化を行っ
た場合の信頼性が向上する。
[Effects of the Invention] The intelligent storage device according to the first aspect has a file control means, and can read and write data independently of the control on the main device side. Therefore, even if the main device fails, it can operate independently and has high reliability. Furthermore, since the storage contents comparison means is provided, the storage contents can be compared, and reliability is improved when data is duplicated.

請求項2に係るインテリジェント記憶装置は、確認手段
を備えているので、第1の本体装置、第2の本体装置お
よび他の半導体メモリか正常に動作しているか否かを迅
速に判断することかできる。
Since the intelligent storage device according to claim 2 is provided with a confirmation means, it is possible to quickly determine whether or not the first main body device, the second main body device, and other semiconductor memories are operating normally. can.

請求項3に係るインテリジェント記憶装置は、データ引
継ぎ手段を備えているので、故障発生時に迅速に処理の
続行を行うことができる。
Since the intelligent storage device according to the third aspect is provided with data transfer means, it is possible to quickly continue processing when a failure occurs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるインテリジェント記
憶装置を使用したシステムの構成図、第2図はメモリ4
4に記憶されたプログラムを示すフローチャート、 第3図は正常動作テーブルを示す図、 第4図は他の実施例によるインテリジェント記憶装置を
使用したシステムの構成図、 第5図は通信制御装置が故障した場合の動作プログラム
を示すフローチャート、 第6図は従来の装置を示す図である。 第 1 図 284041・・・メモリバス制御部 3032・・・メモリバス 42・・・CPU 4445・・・メモリ 第 図 第 図 第 図
FIG. 1 is a block diagram of a system using an intelligent storage device according to an embodiment of the present invention, and FIG.
4 is a flowchart showing the stored program; FIG. 3 is a diagram showing a normal operation table; FIG. 4 is a configuration diagram of a system using an intelligent storage device according to another embodiment; FIG. FIG. 6 is a flowchart showing an operating program in the case of the above. 1st Figure 284041...Memory bus control unit 3032...Memory bus 42...CPU 4445...Memory diagram Figure Figure

Claims (3)

【特許請求の範囲】[Claims] (1)2重化された装置において用いられる記憶装置に
おいて、 第1の本体装置、第2の本体装置および他の半導体メモ
リとデータをやり取りするためのメモリバス制御手段、 半導体メモリへの読み出し・書込みを制御するファイル
制御手段、 半導体メモリの記憶内容と他の半導体メモリの記憶内容
が同一であるか否かを判定する記憶内容比較手段、 を備えたことを特徴とするインテリジェント記憶装置。
(1) In a storage device used in a duplex device, a memory bus control means for exchanging data with the first main device, the second main device, and other semiconductor memories, and read/write to the semiconductor memory. An intelligent storage device comprising: a file control means for controlling writing; and a storage content comparison means for determining whether or not the storage contents of a semiconductor memory are the same as the storage contents of another semiconductor memory.
(2)請求項1のインテリジェント記憶装置において、 第1の本体装置、第2の本体装置および他の半導体メモ
リが正常に動作しているか否かを確認する確認手段、 を備えたことを特徴とするインテリジェント記憶装置。
(2) The intelligent storage device according to claim 1, further comprising: confirmation means for confirming whether or not the first main body device, the second main body device, and the other semiconductor memory are operating normally. intelligent storage device.
(3)2以上の本体装置からのアクセスを受ける記憶装
置であって、 第1の本体装置および第2の本体装置とデータをやり取
りするためのメモリバス制御手段、半導体メモリへの読
み出し・書込みを制御するファイル制御手段、 第1の本体装置、第2の本体装置が正常に動作している
か否かを確認する確認手段、 確認手段によって異常が発見された場合に、正常に動作
している本体装置に対し、未処理データを送るデータ引
継ぎ手段、 を備えたことを特徴とするインテリジェント記憶装置。
(3) A storage device that is accessed by two or more main devices, including memory bus control means for exchanging data with the first main device and the second main device, and a memory bus control means for reading and writing to the semiconductor memory. A file control means to control, a confirmation means to check whether the first main body device and the second main body device are operating normally, and a main body operating normally if an abnormality is discovered by the confirmation means. An intelligent storage device comprising: data transfer means for sending unprocessed data to the device.
JP2211794A 1990-08-09 1990-08-09 Intelligent storage device Pending JPH0498341A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2211794A JPH0498341A (en) 1990-08-09 1990-08-09 Intelligent storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2211794A JPH0498341A (en) 1990-08-09 1990-08-09 Intelligent storage device

Publications (1)

Publication Number Publication Date
JPH0498341A true JPH0498341A (en) 1992-03-31

Family

ID=16611719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2211794A Pending JPH0498341A (en) 1990-08-09 1990-08-09 Intelligent storage device

Country Status (1)

Country Link
JP (1) JPH0498341A (en)

Similar Documents

Publication Publication Date Title
US7340637B2 (en) Server duplexing method and duplexed server system
JPS59106056A (en) Failsafe type data processing system
JPH08320835A (en) Fault detecting method for external bus
JPH0498341A (en) Intelligent storage device
JPH0122653B2 (en)
JPH10133926A (en) Mirror disk restoring method and restoring system
JPS6057091B2 (en) Common memory storage protection method
JP2562834B2 (en) Redundant control method
JP3050148B2 (en) Duplex information processing device
JPH06175868A (en) Duplex computer fault monitoring method
JPH06259274A (en) Duplex system
JPS62179044A (en) Multicomputer system
JPS6343771B2 (en)
JPH0349075A (en) Information terminal equipment
JPH0625987B2 (en) Complex computer system
JP2810265B2 (en) Data storage device and information processing system
JPS638500B2 (en)
JPH10187355A (en) Disk control system
JPH05313831A (en) Control system for duplexed volume
JPH0460750A (en) Cluster stop device
JPH08320842A (en) Data transfer control system
JPH05166070A (en) Pos system
JPH0431947A (en) Interface controller
JPH0247723A (en) Microprogram controller
JPH09232998A (en) Double redundant system and exchange system for information processing