JPH0492993A - 文字認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は文書画像を入力して、文字画像部分を文字コー
ド化する処理を高速に行う文字認識装置に関するもので
ある。

〔従来の技術〕

第８図に従来の技術を示す。１はＣＰＵ、２はＣＰＵＩ
のプログラムを格納したＲＯＭ、３はＣＰＵＩのデータ
を格納するＲＡＭ、４は詳細識別用の辞書メモリ、５は
大分類部で、６は大分類用辞書メモリ、８は文字・通信
メモリ、９は文字切出し用ＣＰＵ、１０はＲＯＭであり
ＣＰＵ９のプログラムを格納する。１１はＣＰＵＱ用の
データＲＡＭ、１２は文書画像入力用のスキャナである
。

まずスキャナにより文書画像を入力してＲＡＭ１１に格
納する。ＣＰＵ９はＲＡＭＩＩに格納した文書画像に対
して文字切出し処理をして、文字通信メモリ８に格納し
、ＣＰＵＩに認識処理を依頼する。ＣＰＵＩは文字通信
メモリ８内の文字画像をＮＸＮ　（Ｎ＝６２）のサイズ
に正規化する（９図（ａ））。次にスムージング処理で
６２　Ｘ　６２の各画素のまわり８画素の計９画素でフ
ィルタ処理して各画素の値を決めて、正規化時の画像の
ひずみをとる（９図（ｂ））。次に、まわりに１画素白
画素をって６４　Ｘ　６４の画像を７×７のブロックに
分割して各ブロック単位に第９図（Ｃ）の方向１〜４の
パターンがいくつあるかヒストグラムをとる。このとき
、方向２と４に関してはｌパターンで＋２のヒストグラ
ムをとる場合がある。これで計１９６次元のベクトルが
求まったが、第１０図にあるように丸数字のブロックを
中心にフィルタ処理して４Ｘ４．Ｘ４＝６４次元のベク
トルに次元縮小する。

この６４次元ベクトルが特徴ベクトルである。以上文字
画像の正規化から６４次元ベクトルを求めるまでが特徴
抽出処理である。

次に大分類処理であるが大分類部５は第１１図（１）式
により、上記特徴ベクトルと辞書メモリ６内の全文字に
ついてマツチングをして候補文字を１／ｌＯ程度までし
ぼりこむ。

最後にＣＰＵＩが大分類部で得られた候補文字について
（２）式により距離計算をして上位数文字を識別結果と
して、文字・通信メモリ８を通じてＣＰＵ９へ返す。

このように従来は文字画像の正規化から方向指数の抽出
までの特徴抽出処理をＣＰＵ１が全て行うものであった
。

〔発明が解決しようとしている課題〕

しかしながら上記従来例では対象となる文字画像の特徴
量（方向指数）抽出を全てＣＰＵが行ってい為に非常に
時間がかかり全体の認識時間にも悪影響を与えていた。

また特徴抽出処理専用にＣＰＵを設けた場合でも処理時
間の短縮に比べてコスト上昇の問題の方が太き（なって
しまう欠点があった。

〔課題を解決する為の手段〕

上記課題を解決する為に本発明は画像データから切出し
た文字画像の特徴を抽出し、文字を認識する文字認識装
置において、文字の第一の情報から第二の情報を演出す
る手段と、該第二の情報から方向情報を抽出する抽出手
段と、該方向情報を計数する計数手段と、前記演算手段
と前記抽出手段と前記計数手段を平行して行うよう制御
する制御手段を有することを特徴とする文字認識装置を
提供する。

〔実施例１〕 第１図（ａ）は本発明の特徴を最も良（表わす図である
。まず大きく分けると点線より左側がスキャナより文書
画像を入力し、文字の切出しをする画像入力・文字切出
し部であり、右側が切出された文字画像より各文字の特
徴を特徴ベクトルとして描出し、得られた特徴ベクトル
と辞書メモリとのマツチングをとって最も距離値の近い
ものを候補文字として出力する文字認識部である。次に
各部であるが、Ｉは認識部全体を制御するＣＰＵであり
、２はＣＰＵＩのプログラムを格納したＲＯＭ。

３はＣＰＵＩのデータと特徴ベクトルを格納するＲＡＭ
。

４は後述の大分類部５から得られた候補文字よりＣＰＵ
Ｉがさらに詳細な識別距離計算をするための特徴ベクト
ルとのマツチング用データを格納する詳細辞書メモリ、
５は特徴ベクトクと全文字との簡略な距離計算をして、
候補文字をしぼりこむ大分類部、６は大分類部５のマツ
チング用データを格納する大分類辞書メモリである。７
は同図（ｂ）に示す方向指数抽出部、８は文字切出し部
より切出された文字画像を格納し、文字切出し部と認識
部との通信をするための文字・通信メモリ、９は画像入
力・文字切出し郡全体を制御するＣＰＵ、１０はＣＰＵ
９のプログラムを格納したＲＯＭ、１１は文書画像を格
納しＣＰＵ９が文字の切出しをするためのデータＲＡＭ
。

１２は文書画像を入力するためのスキャナである。

第１図（ｂ）は、同図（ａ）　−７の方向指数抽出部の
構成図である。１３は方向指数抽出部７の内部の制御を
する制御部であり１４〜１７はラッチ、１８はアダー、
１９〜２１はマルチプレクサ、２２は白画素マスク部、
２３は３×３シフトレジスタ部、２４はスムージング部
、２５は２×２シフトレジスタ部、２６は方向指数デコ
ード部、２７は方向指数カウンタ部である。

まず全体の処理の流れであるがスキャナにより対象とな
る文書画像をＲＡＭＩＩに格納する。格納された文書画
像に対してＣＰＵ９が文字の切出しをする。次に切出し
た画像と文字位置をＣＰＵ９が文字・通信メモリ８に転
送する。文字・通信メモリ８は第２図（ａ）のように下
位アドレスより文字画像エリア、文字位置格納エリア、
識別結果比カニリアとなっていて、文字画像エリアには
同図（ｂ）のように、文字切出しされた文書画像の一部
が格納される。文字位置格納エリアには同図（Ｃ）のよ
うに、文字画像エリアに格納されている矩形領域の大き
さの情報（Ｗ、Ｈ）と矩形領域中にある文字の外接矩形
の位置を示すための２点のＸＩＹ座標の情報（ａ＋＋　
ｂ１＋　ＣＩ＋　ａ＋）が格納される。ここで文字画像
エリアに格納される矩形画像であるが、矩形画像の横方
向バイト数Ｗと縦方向ドツト数Ｈの積ＷＸＨが文字画像
エリアのサイズを越えない限り、何文字ふくまれても良
い。逆に文字画像エリアのサイズによってＲＡＭＩＩか
ら文字・通信メモリ８への転送単位が決まる。例えば文
字画像エリアが非常に小さい場合は、１文字車位に転送
しなければならないし、大きい場合は１行単位または半
ページ単位、極端な場合１ペ一ジ全部転送することも可
能となる。複数文字転送する場合は、２文字目は、第２
図（Ｃ）のａｌをＣ２に、ｂｌをｂ２に、Ｃ１をＣ２に
、ｄｌをｄ２に変えるだけでよい。識別結果出カニリア
であり同図（ｄ）のようにＣＰＵ９より指定された文字
画像に対して、辞書パターンに近い上位８文字コードと
辞書内の標準パターンとの距離値がＣＰＵ１から返され
る。文字・通信メモリ８に文字画像と文字位置がＣＰＵ
９によってセットされるとＣＰＵＩにより識別処理が行
われる。識別処理は大きく３段階から成り、１段目は特
徴抽出処理であり、与えられた画像の指定された文字位
置に対して特徴抽出を行い特徴ベクトルを抽出する。

２段目は大分類処理であり、特徴抽出で得られた特徴ベ
クトルと大分類辞書メモリ６内の全文字の標準パターン
とマツチングをして候補となる文字を全体の文字数の１
／１０程度に絞り込む（例えば３０００文字に対して５
０文字候補）。３段目は詳細識別であり特徴抽出で得ら
れた特徴ベクトルと大分類で得られた候補文字に該当す
る詳細辞書メモリ４の内容をさらにマツチングして１／
１０程度に絞り込まれた候補文字を数文字に絞り込む（
図２では８文字）。

そしてその結果を文字・通信エリア８の識別結果出カニ
リアに出力する。

次に特徴抽出処理の実際の処理を説明する。文字・通信
メモリ８の容量を具体的に１２８ｋＢｙｔｅ。

１６ｂｉｔバスよしてＣＰＵＩのデータバス幅を３２ｂ
ｉｔとして、全てのアドレスをバイト単位で教えること
として説明する。第１図（ｂ）のマルチプレクサ１９と
２０は２ｔｏｌのセレクタであり、制御部１３からの信
号Ｂにより、出力を選択する。通常はＣＰＵからのアド
レスバス（マルチプレクサ１９）とＣＰＵからの文字・
通信メモリ８へのｒｅａｄ／ｗｒｉｔｅの制御信号（マ
ルチプレクサ２０）からセレクトされていて、ＣＰＵＩ
から直接読み書きが可能となっていて、マルチプレクサ
１９のビット数はメモリ８の構成から１６ビツト必要と
なる。ＣＰＵＩより文字・通信メモリ８は方向指数抽出
部７とは別個のアドレスにマツピングされているデバイ
スとして認知され、方向指数抽出部７は、Ｉ１０デバイ
スとして第３図のようなアドレスマツプとなっている。

ＣＰＵＩの１ワードは４バイト（３２ｂｉｔ）であるが
、４ワードにわたってラッチ１５がマツプされる。この
ときのラッチ信号が信号Ｆであり、ラッチ１５だけでは
なくラッチ１６．　１７、シフトレジスタ２３．　２５
、カウンタ部２７にも接続されている。ラッチ１５には
、ＣＰＵＩからのデータがそのままラッチされるのでは
なく、ラッチ１４の出力とＣＰＵＩのデータバスからの
データの加算結果がアダー１８を通してラッチされる。

ラッチ１５の出力は文字・通信メモリ８の１ビツトデー
タの位置を示すもので、第２図（ｂ）でＷ＝ＩＯバイト
とすると座標（１，２）のビットアドレス（メモリ８内
の１ビツトの位置）は１ｏｘ８＋２＝８２として示され
る。文字・通信メモリ８　（１２８ｋＢｙｔｅ）の全て
のビットアドレスを示すためにラッチ１４．　１５は２
０ｂｉｔ必要となり、ラッチ１５の上位１６ｂｉｔはマ
ルチプレクサ１９に接続され、下位４ｂｉｔはラッチ１
７の入力に接続される。ラッチ１４も第３図に示すよう
にマツピングされＣＰＵＩからそのアドレスへの書き込
み動作により制御部１３より信号Ａが出力されＣＰＵＩ
のデータバスからのデータをラッチする。方向指数抽出
部７のオフセット２０バイトのアドレスは信号Ｂのセッ
ト／リセットのコントロールをする部分であり、通常は
リセットされていてセットすると、マルチプレクサ１９
の出力は、ラッチ１５の上位１６ｂｉｔが出力され文字
Φ通信メモリ８のアドレスとなる。

同時にメモリ８の制御信号は制御部の信号Ｃがマルチプ
レクサ２０より出力され、この時、ＣＰＵＩからのメモ
リ８へのアクセスは禁止され、ラッチ１５にデータを書
き込むときに逆に文字・通信メモリ８からデータを読み
出し、ラッチ１５と同一タイミングでラッチ１６にラッ
チする。ラッチ１６は、メモリ８のデータバスと同じ（
１６ｂｉｔ幅である。ここまでがＣＰＵＩからの書き込
み動作の場合であるが、読み出し動作時は、ラッチ１５
０部分はカウンタ部２７の１〜４のカウンタの値が読み
出される。カウンタ１〜４はそれぞれ方向指数１〜４に
対応する。オフセット２０バイトのアドレスを読み出し
動作する（ダミーリード）と信号り、　Ｈのパルスが発
生する。信号りはシフトレジスタ部２３．２５の内容を
クリアする信号で、信号Ｂがセットされているときは、
マスクされ発生しない。信号Ｈはカウンタ部のカウンタ
をクリアする信号である。シフトレジスタ部２３と２４
は第４図（ａ）に示すようにシフトレジスタ２３は１２
ｂｉｔ、　３列であり、同２４は１２ｂｉｔＺ列のシフ
トレジスタである。１２ｂｉｔである理由であるが正規
化サイズを６２としてまわりに１画素をつけた場合には
６４　Ｘ　６４画素となる。この６４　Ｘ　６４画素よ
り２Ｘ２の方向指数のマスクをとった場合に６３　Ｘ　
６３個のマスクとなる。これを７×７のブロックに配分
すると２×２のマスクは９×９個ずつ分けられる。９×
９個の２×２のマスクは、１０×１０画素からなり、こ
のｌｏＸＩＯ画素をスムージング処理をするためには各
画素のまわりに１画素必要であるから、１２×１２画素
あれば１ブロック分の方向指数が得られる。よって、１
２ｂｉｔＸ３列のシフトレジスタが用意して１２Ｘ１２
画素の内容を同図（ｂ）の順にシフトレジスタに入力し
てやり、同図（ａ）のように９ｂｉｔ出力ととれば１０
×１０画素分の画素に対する３×３のスムージングのた
めの入力値が得られる。この９ｂｉｔ出力をスムージン
グ部２４によりスムージング処理をして、その出力を同
様に１２ｂｉｔＸ２列のシフトレジスタに入力してやり
、同図（ａ）の４ｂｉｔ出力をとることによって、９×
９個分の２×２の方向指数を得るためのマスクが得られ
る。方向指数デコーダ部は、この２×２のマスクから各
４方向のカウンタのカウント制御信号に変換する。しか
し、２×２のマスクの内容は第４図（ｂ）の順番でシフ
トレジスタ画素の内容をシフトさせていった場合に、目
的である９×９個の内容とは、異なる内容を示している
場合があり、このときは、方向指数をカウントしてはな
らない。正規化画像のまわり２画素には、白画素が必要
であり、白画素をシフトレジスタ部２３に入力させる必
要がある（トータルで６６Ｘ６６画素が必要で、これは
６４Ｘ６４画素に対してスムージング処理するため）。

この制御をするのが制御部１３の信号ＥとＧである。ラ
ッチ１５は、第３図に示すように４ワードにまたがって
いる。ＣＰＵＩのアドレスバスの下位２ｂｉｔをＣＰＵ
−ＡＯ，ＣＰＵ−Ａｌとすると、この２ｂｉｔのアドレ
ス信号がどのような値であってもラッチ１５にデータが
ラッチされる。ラッチ１５の出力は前に説明したように
、メモリ８内の１ｂｉｔを示すが、この２ｂｉｔのアド
レス信号により、ラッチ１５が示す１ｂｉｔのデータの
属性を表わすのである。具体的にはＣＰＵ−ＡＯが０の
場合は、メモリ８内１　ｂｉｔデータが外ワク用に白画
素であることを示し、ＣＰＵ−Ａｌが１の場合はその１
ｂｉｔデータがシフトレジスタ部２３に入力されスムー
ジング、方向指数デコードと処理されていってデコード
された値によって方向指数をカウントすることを示すも
のとする。実際の信号Ｅ、　Ｇは第５図のように構成さ
れ、シフトレジスタ部と同様に信号りでレジスタがクリ
アされ信号Ｆによって、１ビツトシフトする。信号Ｅは
信号Ｆに対して２サイクルお（れて出力される。すなわ
ち、第４図（ｂ）のＮｏ、１の画素が白ワクの白画素と
いう属性（ＣＰＵ−ＡＯ＝Ｏ）をつけて、Ｎｏ、１のメ
モリ８内のビットアドレスをラッチ１５ヘデータラツチ
をすると、そのＮｏ、１の属性はＮｏ、３のビットアド
レスのラッチサイクル中に信号Ｅとして出力される。こ
のときラッチ１６の内容は目的とするＮｏ、１のビット
データを含むメモリ８の１ワードデータがラッチされて
いてマルチプレクサ２工とラッチ１７によって目的とす
る１ビツトを選択して、白ワクマスク部２２へ出力して
いる状態である。すなわち、白ワクの属性がこの時点で
処理されるのである。また、方向指数カウント可、不可
の属性は正規化画素データ読出し時に４×４のマスクが
そろっているかどうかのしるしである（３×３と２×２
のマスクをあわせると４×４のマスクとなる）。説明す
ると、第４図（ｂ）で画素２７から４×４のマスクを考
えると１２ｘ１２画素からはみだすのでカウント不可と
なり、画素１４４から４×４のマスクを考えると、１２
ｘ１２画素にふくまれるので、カウント可である。カウ
ンタ部２７はこのカウント属性信号である信号Ｇと方向
指数デコード部２６の出力を受けて、カウント動作をす
る。ただし、カウンタ２７−２．２７−４は、＋１カウ
ントと＋２カウントが選択可能なカウンタである。

ラッチ１４とアダー１８の働きであるが、第６図のよう
に文字・通信メモリ８内の文字位置パラメータをＣＰＵ
Ｉが受けて、ＲＡＭ３内１，１．Ｘ　（ｘ）、　Ｙ　（
ｙ）のテーブルを図のように作成する。これにより正規
化された文字画像の座標（ｘ、　　ｙ）に対応する文字
・通信メモリ８内のビット位置はｘ　（ｘ）　＋Ｙ　（
ｙ）で示される。よってラッチ１４にＸ（１）のデータ
をラッチして、ラッチ１５にＹ（１）のデータをラッチ
しようとすると、ラッチ１５には正規化文字画像の座標
（１，１）に対応する文字メモリ８内のビット位置がラ
ッチされる。以下ラッチ１４をそのままにしてＹ　（２
）、　Ｙ　（３）・・・をラッチ１５にラッチしようと
していくと座標（１，２）、　　（１，３）・・・のビ
ット位置がラッチ１５から出力されていく。

ラッチ１５へのＹテーブルのデータラッチ時に先に述べ
た属性をつけてラッチさせれば、必要な処理は方向指数
抽出部７がやってくれる。すなわち、ＣＰＵＩはＸ、　
　Ｙのテーブルを作成することと、そのデータをラッチ
１４および属性をつけてラッチ１５への転送するだけで
ある。１ブロツクの転送がおわったら、カウンタ部２７
の１〜４のカウンタの値を読み出してＲＡＭ３へ格納し
、カウンタを信号Ｈによ７てクリアしてから次のブロッ
クの転送をすればよいのである。これにり、正規化画像
の１画素に対する処理時間はＲＡＭ３からラッチ３への
転送時間とほぼ等しくなる。

ところで、第４図（ｂ）に示すように、画素データを縦
方向に転送しているが、これは、７×７のブロックの順
番が第７図（ａ）であると仮定した場合である。（ａ）
のような並びであると仮定した場合、ブロック１の次は
、２．　３．４・・・という順に処理するのが自然であ
る。ところが先に述べたように９×９個の方向指数を求
めるのに１２ｘ１２個の画素がいる。つまり余分な処理
が必要なのである。しかし、縦方向に画素を転送した場
合ブロック２はブロック１の続きであるため、１２ｘ９
個分の画素でよい。

よってブロック１のみ１２ｘ１２画素でブロック２〜７
は１２ｘ９画素となる（ブロック１の処理前にシフトレ
ジスタ部をクリアするため、外ワク２画素の白ワク処理
がいらない。よって１０ｘ９画素分の処理でよい）。よ
って（１２ｘ１２−１２ｘ９）　ｘ６ｘ７＝１５１２画
素分の転送時間が節約できる。また、第７図（ｂ）のよ
うなブロック並びであれば横方向に転送する。

すなわちラッチ１４にＹ　（１）をラッチしたら、ラッ
チ１５にＸ　（１）、　Ｘ　（２）・・・と転送してい
（のである。そして方向指数を読み出すときには、カウ
ンタ部２７のカウンタ３．４．　１．　２の順に読みだ
せば方向指数１．２．　３．４の順に読み出せる。この
ように画像スキャン方向（画素転送方向）を目的とする
出力フォーマット（７Ｘ７ブロツクの順番）によって選
ぶことによって高速かつ方向指数の並びかえが必要ない
方向指数の抽出が可能となる。第７図（ｂ）を（ａ）の
スキャン方向で方向指数の抽出したときに、あとで１９
６次元ベクトルを（ｂ）に合うように並びかえるか、カ
ウンタ部２７を読み出すときに、（ｂ）の並びに合うよ
うにして第１図ＲＡＭ３へ格納 しなければならないため処理が複雑化する。

ところで第１図（ｂ）は４段のバイブライン構造になっ
ている。説明すると、ラッチ１５にラッチされたデータ
に対する文字通信メモリ８内のデータがカンウタ部２７
で処理されるためには、３回別のデータをラッチ１５に
ラッチした後である。第４図（ｂ）において、９×９個
分の方向指数を得るため、画素１〜３６までカウント不
可属性で転送した後はｌラインに対して３画素（１２−
９＝　３）カウント不可、９画素カウント可属性で転送
していく。画素１４４まできたら、次のブロックの画素
１４５．１４６．１４７に対して、カウント不可属性で
転送し、その後カウンタ部２７のカウンタ１〜４を読み
出して、カウントクリアする。その後は画素１４８以降
９画素をカウント可属性で転送する。すなわち、■ブロ
ック１２Ｘ１２画素に対して、４×４のマスクを考えて
、各ブロックを処理するのであるが、４×４マスクに対
して４段パイプライン処理とするとカウント不可属性か
らカウント可属性にするタイミングと、方向指数カウン
タを読み出してクリアするタイミングが同じとなり、Ｃ
ＰＵＩの制御が楽になる。もし、スムージングが、３×
３のマスクではな（５Ｘ５のマスクとすると１４Ｘ１４
画素の各ブロックに対して６×６のマスクを考えるので
パイプライン段数は６段とするのがよい。

〔他の実施例〕

実施例１ではＲＡＭａ内のＸ、　　Ｙテーブルからラッ
チ１４．　１５へのデータ転送と、カウンタ２７からＲ
ＡＭ３へのデータ転送はＣＰＵ１が処理したが、処理は
データ転送のみであるためＤＭＡコントローラが処理し
てもよい。

ここで第１８図のタイミングチャートを用いて、以上の
処理のタイミングについて説明する。

まず、ラッチ１４にＸテーブルの配列のＸ　（ａ）のデ
ータがラッチされている。次にラッチ１５へＣＰＵＩが
ｙ　（ｂ）のデータの書き込み（データ転送）をすると
、アダー１８には正規化座標（ａ、　　ｂ）に対応する
メモリ８内の画素のアドレスが出力されラッチ１５へ出
力される。次のＹ　（ｂ＋１）の転送時に座標（ａ、　
　ｂ）に対応したメモリ８内の１ワードデータがラッチ
１６へラッチされる。Ｙ　（ｂ＋２）の転送時に座標（
ａ、　ｂ）の画素データがラッチ１７の出力とマルチプ
レクサ２１によってセレクトされ座標（ａ、　　ｂ）に
対する白ワク属性を示す信号Ｅによってマスクされる。

このマスク出力と３×３シフトレジスタ部２３にすでに
保持されている８画素データと計９画素に対するスムー
ジング処理をスムージング部２４で演算し、座標（ａ−
１，ｂ−１）の画素に対するスムージング結果を２×２
シフトレジスタ部２５へ入力させる（シフト入力）。

次のＹ　（ｂ＋３）のデータ転送時に、第１９図に示す
ように矩形座標（ａ−３，ｂ−３）　−（ａ、　　ｂ）
の４×４のマスクに対する２×２のマスクの出力がシフ
トレジスタ部２５より出力されていて、方向指数デコー
ド部２６によって各方向の加算データに変換される。カ
ウント属性信号Ｇには同じく座標（ａ、　ｂ）を４×４
のマスクの下端座標とした。２×２のマスクに対するカ
ウント可Ｏｒ不可のデータが出力されており、この２６
の出力と、信号Ｇの出力によってカウンタ部２７を制御
する。

次のＹ　（ｂ＋４）のデータ転送時にはカウンタ部２７
には前サイクルのＹ　（ｂ＋３）データ転送時に比較し
て、矩形（ａ−２，ｂ−２）　−（ａ−１，ｂ−１）の
方向指数に対する加算データが加算される。

ｙ　（ｂ）のデータ転送時には、第６図ＣＰＵ−ＡＯに
は座標（ａ、　　ｂ）が白ワクであるかという属性が出
力され、ＣＰＵ−Ａｌには矩形座標（ａ−２，ｂ−２）
−（ａ−１，ｂ−１）のマスクの方向指数カウントの可
、不可の属性が出力される。

実施例２ 第１図（ｂ）の３×３及び２×２シフトレジスタ部とス
ムージング部と方向指数抽出部を第１２図の構成とする
１２ｂｉｔＸ４列のシフトレジスタにより４×４のマス
クを出力し、スムージング方向指数抽出部により４×４
のマスクから３×３のスムージング処理と２×２の方向
指数抽出を同時に行う。第１２図のようにしてもＣＰＵ
１の処理には全く影響を与えない。

実施例３ 第１図（ｂ）よりラッチ１４とアダー１８をとりのぞ＜
、ＣＰＵＩは、第３図にあるＢ　（ｘ、　ｙ）　＝Ｘ　
（ｘ）十Ｙ　（ｙ）の演算をして、属性と共にそのデー
タをラッチ１５にラッチする。この場合のＣＰＵＩの処
理は加算とデータ転送となる実施例１に比べて加算演算
の処理時間がふえるが、ＣＰＵＩの処理能力が高く、処
理の増加が全体の処理時間に影響がない場合にハードウ
ェア量が例１に比べて少ないメリットがある。

また、文字・通信メモリの特定アドレスに、白画素を格
納して、白ワク処理時にそのアドレスをアクセスするよ
うにすれば、白ワクマスク用のハードウェアは必要なく
なる。

実施例４ 実施例１では文字の正規化サイズが５２　Ｘ　６２、分
割ブロックは７×７、特徴ベクトルは６４次元として説
明した。しかし、これらの値は認識対象の文字種によっ
て異なる。説明すると、識別対象が「０」〜「９」の数
字のみとした場合は正規化サイズ、分割ブロック数、特
徴ベクトル数はそれぞれ上記の値は、これより小さい値
でじゅうぶんである。反対に、手書き漢字文字を対象と
した場合は各次元数を大きくしなければ、うまく識別出
来ない。

そこで第１３図に示すように第１図（ｂ）の３×３シフ
トレジスタ部及び２×２シフトレジスタ部にブロックサ
イズ設定レジスタとマルチプレクサを加える。実施例１
ではブロックサイズは１２Ｘ１２固定であってか、ブロ
ックサイズ設定レジスタにＯ〜７の値を入れることによ
り、ブロックサイズは９から１６に変更される。各ブロ
ックの方向指数（２×２のマスク）の数は（ブロックサ
イズ−３）２となる。正規化サイズをＮとすると Ｎ＝（ブロック分割数）×（ブロックサイズ−３）−１
で表わされる。実施例１ではブロック分割数は７で、ブ
ロックサイズは１２であるから正規化サイズは６２とな
る。

そこで、この正規化サイズＮより、第６図のＸ。

Ｙのテーブルを というように作成してやることによって、ブロック分割
数＝１．２．３．・・・ ブロックサイズ＝９〜１６ の組合せの正規化サイズが選択出来る。

いいかえると、方向指数抽出部７は、ｌブロック単位で
処理するハードウェアであり、どのブロックをどの順番
で、その数だけ処理するかはＣＰＵＩの制御しだいだか
らである。

実施例５ 第１４図は第１図（ｂ）の方向指数デコード部２６の内
部構成図である。カウンタ部２４のカウンタ（２４−５
）を１個ふやして第１４図点線内の方向指数５力ウント
イネーブル信号に接続すると、各ブロック内の黒画素数
がカウンタ５ヘカウントされる。

ＣＰＵＩの処理で変更する部分はカウンタ部２４からＲ
ＡＭ３ヘデータを読み出すときに４データを読み出すと
ころ５データ読み出すだけで処理時間にはほとんど変わ
らない。

このように方向指数デコード部とカウンタ部の構成によ
り、方向特徴だけでなく黒／白画素密度といった特徴の
抽出が可能となる。

実施例６ 実施例１では７×７ブロツクの１ブロック単位で処理す
る方式であったが、第１５図のように、１２ｂｉｔ　Ｘ
　３列シフトレジスタを６４ｂｉｔ　Ｘ　３列シフトレ
ジスタへ、１２ｂｉｔＸ２列シフトレジスタを６４ｂｉ
ｔ　Ｘ　２列シフトレジスタに変更し、方向指数抽出部
とカウンタ部を７セツト設ける。これにより７ブロツク
単位で処理するのである。実施例１の処理時間は１ブロ
ツクあたり１２Ｘ９Ｘ　（データ転送時間）であったが
、この実施例では９Ｘ９Ｘ　（データ転送時間）となり
、最も高速化される。

正規化サイズが６２で、まわり２画素白画素をとると、
６６ｂｉｔであるが、両端２画素が白画素なため、２画
素省略出来るので６４ｂｉｔである。

また、この実施例では、正規化サイズ、分割数が固定と
なる。

実施例７ 実施例１では白ワク処理をＣＰＵＩのアドレス信号で処
理したが、これだと白ワクを含むブロックと含まないブ
ロックでＣＰＵＩの処理方法をかえなければならない。

正規化サイズにまわりの白ワクをつけると６６　Ｘ　６
６のサイズになる。そこで第６図のＸ、　Ｙのテーブル
をＸ（−１）〜Ｘ　（６４）、Ｙ（−１）〜Ｘ　（６４
）として、Ｘ　（−１）、　Ｘ　（０）、　Ｘ　（６３
）。

Ｘ　（６４）、Ｙ　（−１）、Ｙ　（０）、Ｙ　（６３
）、Ｙ　（６４）のデータに白画素情報を入れる。説明
すると文字・通信メモリ８は、最大容量が決まっている
。そこでＸとＹの加算結果が、その最大容量を越えたと
きに白ワクとするのである。例えば、ＣＰＵＩのデータ
バスは３２ｂｉｔであるから、その最上位ビットを１と
して０ｘ８０００００００の値をｘ　（−１）、　ｘ　
（０）。

Ｘ　（６３）、　Ｘ　（６４）、　Ｙ　（−１）、　Ｙ
　（０）、　Ｙ　（６３）。

Ｙ　（６４）に格納する。そして第５図の白ワクマスク
信号Ｅの発生部分を第１６図のようにする。これにより
Ｘ（−１）〜・・・Ｘ　（６４）、　Ｙ　（−１）・・
・Ｙ　（６４）のデータによって自動的に白ワク処理が
可能となり、ＣＰＵＩの全ブロックの処理が統一される
。

実施例８ 実施例１では画素の属性をＣＰＵ１のアドレス信号で処
理しているが第１図（ｂ）内の制御部１３内部に第１図
に示す属性設定レジスタを設けて、属性を変更する毎に
、属性をレジスタに書きこんで処理する。

実施例９ 構成は第１図と同じ、スキャナ１２からの画像は、ＲＡ
ＭＩＩではなく文字・通信メモリ８へ格納し、ＣＰＵ９
はメモリ８内の文書画像に対して文字の切出しをする。

スキャナがＡ４サイズ、解像度４００ｄｂｉとすると約
２　Ｍ　Ｂ　ｙ　ｔ　ｅになる。２　Ｍ　Ｂ　ｙ　ｔ　
ｅは２２４ビツトであるから第１図（ｂ）のラッチ１４
．　１５とアダー１８のビット幅が２４ｂｉｔ以上あれ
ば問題な（処理可能である。認識部側からメモリ８をア
クセスする時間はＣＰＵ９は文字切出し処理不能である
が、認識部がメモリ８をアクセスするのはＲＡＭ３への
Ｘ、　Ｙテーブルの作成と各ブロックの方向指数抽出処
理と、識別結果出力時であり、１９６次元方向指数から
、６４次元特徴ベクトル作成と大分類詳細識別処理の間
はアクセスしない。

実施例１でも画像をＲＡＭ３からメモリ８へ転送する時
間があるから、識別部のメモリ８へのアクセス時間が先
の転送時間以下であれば問題とならない。

〔発明の効果〕

以上説明したように、本発明によれば、ＣＰＵにおいて
ソフトで行われていた非常に複雑な特微量抽出処理を、
ハードを用いて行うことにより、以下のような効果があ
る。

（１）特微量抽出処理をハードで行い、ＣＰＵからの制
御信号により上記処理を平行して行うことが可能となり
、処理時間が非常に短縮できる。

（２）ＣＰＵではなくハードを用いる為、コストが小さ
（てすむ。

（３）ＣＰＵの負担を非常に軽くすることができる為、
その公地の処理、例えば特徴抽出が終った後の詳細分類
等の処理を行うことが可能となり、認識率を上げること
ができる。

【図面の簡単な説明】

第１図は実施例１を示す図、 第２図は文字・通信メモリを説明する図、第３図はＣＰ
ＵＩのメモリマツプ例を示す図、第４図はシフトレジス
タ部を示す図、 第５図は制御信号発生部を示す図、 第６図はＸ、Ｙテーブルの説明する図、第７図は正規化
方向を示す図、 第８図は従来例図を示す、 第９図、第１Ｏ図は特徴抽出アルゴリズムを示す図、 第１１図は識別関数を示す図、 第１２図は実施例２を示す図、 第１３図は実施例４を示す図、 第１４図は方向指数デコード部を示す図、第１５図は実
施例６を示す図、 第１６図は実施例７を示す図、 第１７図は実施例８を示す図、 第１８図は実施例１を示すタイミングチャート図、第１
９図はブロックを示す図。 ■・・・認識部ＣＰＵ ２・・・認識部ＲＯＭ ３・・・認識部ＲＡＭ ４・・・詳細識別辞書メモリ ５・・・大分類部 ６・・・大分類部辞書メモリ ７・・・方向指数抽出部（特徴量抽出部）８・・・文字
・通信メモリ ９・・・文字切出部ＣＰＵ １０・・・文字切出部ＲＯＭ １１・・・文字切出部ＲＡＭ １２・・・スキャナ １３・・・制御部 １４〜１７・・・ラッチ １８・・・アダー １９、２０・・・メモリ８アクセス切換マルチプレクサ
２１・・・画素セレクト用マルチプレクサ２２・・・白
ワクマスク部 ２３・・・３×３シフトレジスタ部 ２４・・・スムージング部 ２５・・・２×２シフトレジスタ部 ２６・・・方向指数デコード部 ２７・・・方向指数カウンタ部 六方＠纜別藺収 Ａａ （Ｔ） ＷＤ〜Ｗ砂 犬舎類辞書 Ｘイ・−・ 々竺ト責己こべと７トＩＬ 群細搬別関先 Ｘ： ！ｔＡＳ％Ｌ Ｌ　・　７〜ｇり ４＝／〜７ メｌ之 Ｋ。 、　Ｖｉｊ　、　Ｂ、Ａ 枦鋼囲辞去内升り 第１図（ｂ）−２２虻 （（１−３，６−，９） ２′Ｘどマス／

Claims (1)

1. 【特許請求の範囲】 画像データから切り出した文字画像の特徴を描出し、文
   字を認識する文字認識装置において、文字の第一の情報
   から第二の情報を演算する手段と、 該第二の情報から方向情報を抽出する抽出手段と、 該方向情報を計数する計数手段と、 前記演算手段と前記抽出手段と前記計数手段を平行して
   行うよう制御する制御手段を有することを特徴とする文
   字認識装置。