JPH049011B2 - - Google Patents

Info

Publication number
JPH049011B2
JPH049011B2 JP15180484A JP15180484A JPH049011B2 JP H049011 B2 JPH049011 B2 JP H049011B2 JP 15180484 A JP15180484 A JP 15180484A JP 15180484 A JP15180484 A JP 15180484A JP H049011 B2 JPH049011 B2 JP H049011B2
Authority
JP
Japan
Prior art keywords
signal
time
counting
outputs
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15180484A
Other languages
Japanese (ja)
Other versions
JPS6130915A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15180484A priority Critical patent/JPS6130915A/en
Publication of JPS6130915A publication Critical patent/JPS6130915A/en
Publication of JPH049011B2 publication Critical patent/JPH049011B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、モータなどの負荷に流れる電流を検
出し該負荷の焼損保護を行うマイクロコンピユー
タ応用の過電流継電器、特に反限時特性にかかわ
る記憶容量を少なくすることができる構成に関す
る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an overcurrent relay applied to a microcomputer that detects the current flowing through a load such as a motor and protects the load from burnout, and in particular, an overcurrent relay that detects the current flowing through a load such as a motor and protects the load from burnout. This invention relates to a configuration that can reduce capacity.

〔従来の技術〕[Conventional technology]

この種の過電流継電器には通常第3図に示した
ような反限時特性が要求される。すなわち、第3
図において、横軸は負荷に流れる負荷電流Iを示
しており、縦軸は、時刻tにおいて前記負荷電流
が継電器が動作しうる最小動作電流Ib以下の大き
さから階段状にIになつた場合に、該継電器が過
電流信号の出力動作を行うに至る時刻tからの経
過時間Tを示している。第3図においてQ,S1
S2,L1,L2はそれぞれ異なる反限時特性線を示
すもので、本図から明らかなようにこのような特
性を有する過電流継電器は負荷電流が大きくなる
と動作時間が短くなる。Tq,TS1,TS2,WL1
TL2はそれぞれ負荷電流Iに対応する特性線Q,
S1,S2,L1,L2上の点で、この場合たとえば(1)
式の関係があるように設定されている。すなわち
継電器は同じ大きさの負荷電流に対して特性線
Q,S1,S2,L1,L2の順に次第に遅く動作する
ことになる。
This type of overcurrent relay is normally required to have inverse timing characteristics as shown in FIG. That is, the third
In the figure, the horizontal axis shows the load current I flowing through the load, and the vertical axis shows the load current I at time t that rises to I in a stepwise manner from a value below the minimum operating current I b at which the relay can operate. In this case, it shows the elapsed time T from time t until the relay starts outputting an overcurrent signal. In Figure 3, Q, S 1 ,
S 2 , L 1 , and L 2 each show a different inverse time limit characteristic line, and as is clear from this figure, an overcurrent relay having such characteristics has a shorter operating time as the load current increases. T q , T S1 , T S2 , W L1 ,
T L2 is the characteristic line Q corresponding to the load current I,
At points on S 1 , S 2 , L 1 , L 2 , in this case, for example (1)
It is set up so that there is an expression relationship. In other words, the relay operates gradually in the order of characteristic lines Q, S 1 , S 2 , L 1 , and L 2 for the same magnitude of load current.

TS1=2・Tq,TS2=4・Tq TL1=8・Tq,TL2=16・Tq ……(1) 第4図はマイクロコンピユータを利用し第3図
に示した反限時特性で動作させるようにした従来
の過電流継電器の構成図で、図の継電器では、マ
イクロコンピユータ1内のROMのような記憶空
間に、第3図の特性線Q,S1,S2,L1,L2
各々ごとに組をなす多数のデータが記憶させられ
ている。2はマイクロコンピユータ1を第3図に
おけるいずれの特性線に従つて動作させるように
するかを選択する特性線選択用の設定回路であ
る。図においては変流器等の電流検出回路3でモ
ータ等に流れる負荷電流が検出され、電流検出回
路3から出力される、前記負荷電流に応じたアナ
ログ信号3aが信号変換回路4でデイジタル信号
aに変換されてマイクロコンピユータ1に入力
され、マイクロコンピユータ1は信号4aが入力
されると、設定回路2で設定された反限時特性に
従つて動作して出力信号1aを出力回路5に出力
する。出力回路5は信号1aが入力されると前記
負荷に対して過電流保護動作を行う、たとえば開
閉器である。
T S1 = 2・T q , T S2 = 4・T q T L1 = 8・T q , T L2 = 16・T q ...(1) Figure 4 is the same as shown in Figure 3 using a microcomputer. This is a configuration diagram of a conventional overcurrent relay that operates with inverse time- limiting characteristics . , L 1 , and L 2 , a large number of sets of data are stored. 2 is a setting circuit for selecting a characteristic line for selecting which characteristic line in FIG. 3 the microcomputer 1 should be operated according to. In the figure, a load current flowing through a motor, etc. is detected by a current detection circuit 3 such as a current transformer, and an analog signal 3a corresponding to the load current outputted from the current detection circuit 3 is converted into a digital signal by a signal conversion circuit 4. When the microcomputer 1 receives the signal 4a , it operates according to the inverse time characteristic set in the setting circuit 2 and outputs the output signal 1a to the circuit 5. Output to. The output circuit 5 is, for example, a switch that performs an overcurrent protection operation on the load when the signal 1 a is input.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

第4図の過電流継電器は、上述のようにして動
作するものであり、またコンピユータ1内には第
3図のすべての特性線にかかわる反限時特性デー
タが記憶されているので、設定回路2によつて反
限時特性線を適宜選択することにより、一台の継
電器で短時限から長時限にわたつて多様な限時特
性を要求する多種類の負荷の過電流保護に対応す
ることができるが、このような継電器では第3図
の特性線ごとに多数の反限時特性線データをマイ
クロコンピユータ1内の記憶空間に記憶させてお
かなばならないので、反限時特性線の数を増やそ
うとすると膨大な記憶空間を必要とし記憶容量が
限られたマイクロコンピユータでは容易に対応で
きないという欠点を有している。
The overcurrent relay shown in FIG. 4 operates as described above, and since the computer 1 stores inverse time characteristic data related to all the characteristic lines shown in FIG. By appropriately selecting the inverse time limit characteristic line, one relay can support overcurrent protection of many types of loads that require various time limit characteristics from short to long time limits. In such a relay, a large number of inverse time characteristic line data must be stored in the memory space of the microcomputer 1 for each characteristic line shown in Fig. It has the disadvantage that it requires storage space and cannot be easily handled by microcomputers with limited storage capacity.

そこで、本発明の目的は上述したような従来の
過電流継電器における欠点を除去し、少ない記憶
容量でも多くの反限時特性動作を行わせることの
できるマイクロコンピユータ応用の過電流継電器
を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to eliminate the drawbacks of the conventional overcurrent relay as described above, and to provide an overcurrent relay for use in a microcomputer that can perform many inverse time characteristic operations even with a small memory capacity. be.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は上述した目的を達成するため、負荷に
流れる電流を検出する電流検出回路と、第3信号
またはプリセツト信号が入力されると前記電流検
出回路の出力信号をデイジタル信号としての第1
信号に変換して出力すると共に信号変換終了を表
す第2信号をも出力する信号変換回路と、前記第
1信号をこの信号に応じた時間データ信号に変換
する電流・時間変換手段と、前記時間データ信号
が入力され、かつ前記第2信号の入力によつて計
時動作を開始し前記時間データ信号に応じた時間
経過後パルス状のタイムアツプ信号を出力する計
時手段と、可変の初期値信号を出力する初期値生
成手段と、手動操作または第4信号によつて駆動
され前記プリセツト信号を出力する初期値設定手
段と、前記プリセツト信号の入力によつて前記初
期値信号がプリセツトされかつ前記タイムアツプ
信号の入力によつて該信号の個数が計数される第
1カウント部を備え、前記第1カウント部の計数
内容が所定値に到達しない時は前記タイムアツプ
信号が入力されるごとに前記第3信号を出力し、
前記第1カウント部の計数内容が前記所定値に到
達するとパルス状の第1カウントアツプ信号を出
力し前記第1カウント部の計数内容をクリアする
第1計数手段と、前記第1カウントアツプ信号の
個数が計数される第2カウント部と設定値を記憶
した設定値記憶手段とを備え、前記第1カウント
アツプ信号が入力されるごとに前記第4信号を出
力し、かつ前記第2カウント部の計数内容が前記
設定値記憶手段の記憶内容に到達すると第2カウ
ントアツプ信号を出力する第2計数手段と、前記
第2カウントアツプ信号が入力されると前記負荷
に対して過電流保護動作を行う出力回路とからな
ることを特徴とする。
In order to achieve the above-mentioned object, the present invention includes a current detection circuit that detects the current flowing through a load, and a first digital signal that converts the output signal of the current detection circuit into a digital signal when a third signal or a preset signal is input.
a signal conversion circuit that converts the signal into a signal and outputs a second signal indicating completion of the signal conversion; a current/time conversion means that converts the first signal into a time data signal corresponding to the signal; A clock means that receives a data signal and starts a time counting operation upon input of the second signal and outputs a pulse-like time-up signal after a time corresponding to the time data signal has elapsed, and outputs a variable initial value signal. initial value generating means for outputting the preset signal by manual operation or by a fourth signal; and initial value setting means for outputting the preset signal by manual operation or by a fourth signal; The device includes a first counting section that counts the number of signals according to the input, and outputs the third signal every time the time-up signal is input when the count of the first counting section does not reach a predetermined value. death,
a first counting means for outputting a pulsed first count up signal to clear the counted content of the first counting unit when the counted content of the first counting unit reaches the predetermined value; The second counting section includes a second counting section for counting the number of pieces, and a set value storage means for storing a set value, and outputs the fourth signal every time the first count-up signal is input, and the second counting section a second counting means that outputs a second count-up signal when the counted content reaches the stored content of the set value storage means; and when the second count-up signal is input, an overcurrent protection operation is performed for the load. It is characterized by consisting of an output circuit.

〔作 用〕[Effect]

本発明における過電流継電器においては、初期
値生成手段から出力される初期値信号を適宜変更
することによつて、電流・時間変換手段における
記憶手段に記憶されている反限時特性線データが
一種類の特性線に対応するものであつても、多数
の反限時特性線を有する過電流継電器と同等の動
作をする過電流継電器を得ることができる。
In the overcurrent relay according to the present invention, by appropriately changing the initial value signal output from the initial value generating means, one type of inverse time characteristic line data stored in the storage means in the current/time converting means can be obtained. Even if the overcurrent relay corresponds to the characteristic line , it is possible to obtain an overcurrent relay that operates in the same manner as an overcurrent relay having a large number of inverse time limit characteristic lines.

〔実施例〕〔Example〕

第1図は本発明の一実施例を示す構成図であ
る。図において、6は第3信号9bまたはプリセ
ツト信号11aが入力されると、電流検出回路の
出力信号3aを負荷電流に比例したデイジタル信
号としての第1信号6aに変換して出力すると共
に信号変換終了を表す第2信号6bをも出力する
信号変換回路、7は第1信号6aをこの信号に応
じた時間データ信号7aに変換する電流・時間変
換手段で、この変換手段7には記憶手段7bが設
けられ、この記憶手段7bにはたとえば第3図の
反限時特性Qに応じた、負荷電流Iに対応した時
間(Tq/Nn)との組合せデータが記憶させられ
ていて、電流・時間変換手段7に信号6aが入力
されると、この変換手段7からは、信号6aの表
す負荷電流Iに応じた時間(Tq/Nn)を表す時
間データ信号7aが出力される。ここにNnは後述
の第2計数手段12に設定される設定値を表す正
整数である。Nnは適宜設定される数である。8
は第2信号6bと時間データ信号7aとが入力さ
れ、第2信号6bが入力されることによつて計時
動作を開始し、時間データ信号7aに応じた時間
経過後パルス状のタイムアツプ信号8aを第1計
数手段9に出力する計時手段、10はたとえばコ
ードスイツチによつて16進数Eの4ビツト信号を
初期値信号10aとして出力する初期値生成手段
で、この生成手段10は初期値信号10aを変更
しうるように構成されている。11は手動操作に
よつてまた第4信号12bが入力されることによ
つて駆動されて前述したプリセツト信号11a
第1計数手段9と信号変換回路6とに出力する初
期値設定手段で、第1計数手段9には、プリセツ
ト信号11aが入力されることによつて初期値信
号10aがプリセツトされかつタイムアツプ信号
aが入力されるごとにこの信号の個数がプリセ
ツト値に加算される第1カウント部91が設けら
れ、さらに第1計数手段9は、第1カウント部9
1の加算内容がたとえば16進数のFから0に到達
しない時はタイムアツプ信号8aが入力されるご
とに第3信号9bを出力し、第1カウント部91
の加算内容が16進数のFから0に到達するとパル
ス状の第1カウントアツプ信号9aを第2計数手
段12に出力すると同時に第1カウント部91の
加算内容をクリアするように構成されている。第
2計数手段12は、第1カウントアツプ信号9a
が入力され該信号の個数が加算される第2カウン
ト部121と、スイツチのような設定機構13に
よつて前述の設定値Nnが記憶させられた設定値
記憶手段122とを備え、第1カウントアツプ信
号9aが入力されるごとに第4信号12bを初期値
設定手段11に出力し、かつ第2カウント部12
1の加算内容が設定値記憶手段122の記憶内容
に到達すると第2カウントアツプ信号12aを出
力回路5に出力するように構成されている。出力
回路5は信号12aが入力されると図示していな
い負荷に対して過電流保護動作をする。14は上
述の電流・時間変換手段7、計時手段8、第1計
数手段9および第2計数手段12の各機能をソフ
トウエアに設けたマイクロコンピユータで、15
は電流検出回路3と出力回路5と信号変換回路6
と初期値生成手段10と初期値設定手段11と設
定機構13とマイクロコンピユータ14とからな
る過電流継電器である。
FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, when the third signal 9b or preset signal 11a is input, 6 converts the output signal 3a of the current detection circuit into a first signal 6a as a digital signal proportional to the load current and outputs it. A signal conversion circuit also outputs a second signal 6b indicating the end of signal conversion, and 7 is a current/time conversion means for converting the first signal 6a into a time data signal 7a corresponding to this signal. 7 is provided with a storage means 7b , and this storage means 7b stores, for example, combination data of time (T q /N n ) corresponding to the load current I according to the inverse time characteristic Q shown in FIG. When the signal 6 a is input to the current/time converting means 7, the converting means 7 outputs the time (T q /N n ) corresponding to the load current I represented by the signal 6 a . A time data signal 7a is output. Here, N n is a positive integer representing a setting value set in the second counting means 12, which will be described later. N n is a number set appropriately. 8
The second signal 6b and the time data signal 7a are inputted, and when the second signal 6b is inputted, the timekeeping operation is started, and after the elapse of time according to the time data signal 7a , a pulse-like signal is output. A clock means 10 outputs the time-up signal 8a to the first counting means 9, and 10 is an initial value generation means that outputs a 4-bit signal of hexadecimal E as an initial value signal 10a by means of a code switch, for example. is configured to be able to change the initial value signal 10a . Reference numeral 11 denotes an initial value setting means which is driven by manual operation or by inputting the fourth signal 12b and outputs the aforementioned preset signal 11a to the first counting means 9 and the signal conversion circuit 6. The first counting means 9 presets the initial value signal 10a by inputting the preset signal 11a , and adds the number of this signal to the preset value each time the time-up signal 8a is inputted. A first counting section 91 is provided, and the first counting means 9 includes a first counting section 91.
For example, when the addition content of 1 does not reach 0 from hexadecimal F, the third signal 9 b is output every time the time-up signal 8 a is input, and the first counting section 91
When the addition content reaches 0 from hexadecimal F, the pulse-like first count-up signal 9a is output to the second counting means 12, and at the same time, the addition content of the first counting section 91 is cleared. . The second counting means 12 receives the first count up signal 9 a
a second counting section 121 which receives input signals and adds the number of the signals; and a set value storage means 122 in which the aforementioned set value N n is stored by a setting mechanism 13 such as a switch. Every time the count up signal 9a is input, the fourth signal 12b is output to the initial value setting means 11, and the second counting section 12
When the addition content of 1 reaches the storage content of the set value storage means 122, the second count-up signal 12a is output to the output circuit 5. When the output circuit 5 receives the signal 12a , it performs an overcurrent protection operation for a load (not shown). 14 is a microcomputer in which each function of the above-mentioned current/time conversion means 7, time measurement means 8, first counting means 9 and second counting means 12 is provided in software;
are current detection circuit 3, output circuit 5, and signal conversion circuit 6
This is an overcurrent relay consisting of an initial value generating means 10, an initial value setting means 11, a setting mechanism 13, and a microcomputer 14.

次に、過電流継電器15の動作を第2図のフロ
ーチヤートをも併用して説明する。まず、第1カ
ウント部91は4ビツト構成となつていて設定値
記憶手段122にはNn=256を後述の電源投入操
作後設定するものとする。SCT,ACTはそれぞ
れ第1計数手段9,第2計数手段12を表す符号
である。継電器15においては、電源が投入され
るとステツプ21において第2カウント部121の
加算内容が自動的にクリアされ、しかる後ステツ
プ22,23において初期値生成手段10により設定
された16進数Eの4ビツト信号からなる初期値信
号10aが初期値設定手段11からのプリセツト
信号11aにより読み込まれてステツプ24におい
て第1カウント部91に16進数Eがプリセツトさ
れると同時にステツプ25で信号変換回路6で信号
aが信号6aに変換されるA/D変換が行われ、
ステツプ26で電流・時間変換手段7により負荷電
流Iに応じた時間データ信号7aが出力されると
共にステツプ27で計時手段8が計時動作を開始す
る。計時手段8からは(Tq/Nn)の時間経過後
タイムアツプ信号8aが出力されるとステツプ28
において第1計数手段9に1が加算されこの時第
1カウント部91の内容は16進数のFとなるので
ステツプ29からステツプ25に戻つて信号変換回路
6では再び第3信号9bが第1計数手段9から入
力されるためにA/D変換動作が行われて、さら
に時間(Tq/Nn)経過後第2のタイムアツプ信
号8aが計時手段8から出力される。この場合、
A/D変換に先立つて電流検出回路3で検出され
た負荷電流の値が先の場合と後の場合とで必ずし
も等しくなるとは限らないので先の場合の時間
Tqと後の場合の時間Tqとは異なることもあり、
この結果先の場合の時間(Tq/Nn)とは一致す
るとは限らない。第1カウント部91に第2のタ
イムアツプ信号8aが入力されると、カウント部
91の内容は16進数Fから0に変化するので、第
1カウントアツプ信号9aが第1計数手段9から
出力されると同時に第1カウント部91の内容が
クリアされ、この結果ステツプ30で第2カウント
部121の内容が1だけ増加し、ステツプ31で第
2計数手段12の計数値が設定値に達していない
と判断されるとステツプ24へ進んで初期値設定手
段11からは第4信号12bが入力されるために
プリセツト信号11aが出力され、したがつて、
第1カウント部91に再び16進数Eの初期値がプ
リセツトされる。ステツプ31で第2計数手段12
の計数値が設定値に達したと判断されると第2カ
ウントアツプ信号12aが出力される。過電流継
電器15においては各部が上述のように動作する
ので計時手段8からタイムアツプ信号8aが2個
出力されるごとに第2カウント部121の内容が
1だけ増加し、この結果第2計数手段から出力さ
れる第2カウントアツプ信号12aは第3図の反
限時特性S1に従つて出力されることになる。
Next, the operation of the overcurrent relay 15 will be explained with reference to the flowchart of FIG. 2. First, it is assumed that the first counting section 91 has a 4-bit configuration, and that N n =256 is set in the set value storage means 122 after a power-on operation, which will be described later. SCT and ACT are symbols representing the first counting means 9 and the second counting means 12, respectively. In the relay 15, when the power is turned on, the addition contents of the second counting section 121 are automatically cleared in step 21, and then the hexadecimal number E set by the initial value generation means 10 is cleared in steps 22 and 23. The initial value signal 10a consisting of a bit signal is read by the preset signal 11a from the initial value setting means 11, and the hexadecimal number E is preset in the first counting section 91 in step 24. At the same time, in step 25, the signal conversion circuit 6 A/D conversion is performed in which signal 3 a is converted to signal 6 a ,
In step 26, the current/time converting means 7 outputs a time data signal 7a corresponding to the load current I, and in step 27, the time measuring means 8 starts a time measuring operation. When the timer 8 outputs the time-up signal 8a after the elapse of time (T q /N n ), the process proceeds to step 28.
At this point, 1 is added to the first counting means 9, and at this time, the content of the first counting section 91 becomes F in hexadecimal. Therefore, the process returns from step 29 to step 25, and the signal conversion circuit 6 again changes the third signal 9b to the first one. Since the signal is input from the counting means 9, an A/D conversion operation is performed, and after a further time (T q /N n ) has elapsed, a second time-up signal 8 a is output from the clocking means 8 . in this case,
Since the value of the load current detected by the current detection circuit 3 prior to A/D conversion is not necessarily the same in the first case and the second case, the time in the first case is
T q may be different from the time T q in the later case,
This result does not necessarily match the time (T q /N n ) in the previous case. When the second time-up signal 8a is input to the first counting section 91, the content of the counting section 91 changes from hexadecimal number F to 0, so the first count-up signal 9a is output from the first counting means 9. At the same time, the contents of the first counting section 91 are cleared, and as a result, the contents of the second counting section 121 are increased by 1 in step 30, and the count value of the second counting means 12 has reached the set value in step 31. If it is determined that there is no preset signal, the process proceeds to step 24, where the fourth signal 12b is inputted from the initial value setting means 11, so that the preset signal 11a is output.
The initial value of the hexadecimal number E is preset in the first counting section 91 again. In step 31, the second counting means 12
When it is determined that the count value has reached the set value, the second count-up signal 12a is output. Since each part of the overcurrent relay 15 operates as described above, the content of the second counting part 121 increases by 1 every time two time-up signals 8a are output from the clocking means 8, and as a result, the content of the second counting part 121 increases by 1. The second count-up signal 12a outputted from the second count-up signal 12a is outputted in accordance with the inverse time limit characteristic S1 shown in FIG.

以上の説明においては初期値生成手段10から
16進数Eを初期値として出力させるようにした
が、この初期値を適宜変更すると第2カウントア
ツプ信号12aを第3図の特性Q,S2,L1,L2
いずれに従つても出力させることができることは
明である。すなわち、過電流継電器15において
は、電流・時間変換手段7における記憶手段7b
に記憶させている反限時特性データが第3図にお
ける特性線Qだけの一種類の特性線に対応するも
のであつても、初期値信号10aを適宜変更する
ことによつて、多数の反限時特性線を有する過電
流継電器と同等の動作を行わせることができ、こ
の結果このような多数の反限時特性を有する過電
流継電器でも少ない記憶容量を有するマイクロコ
ンピユータを用いて製作するとことができること
になる。
In the above explanation, from the initial value generation means 10
The hexadecimal number E is output as the initial value, but if this initial value is changed appropriately, the second count-up signal 12a can be outputted according to any of the characteristics Q, S 2 , L 1 , and L 2 shown in FIG. It is clear that it can be output. That is, in the overcurrent relay 15, the storage means 7 b in the current/time conversion means 7
Even if the inverse time characteristic data stored in the memory corresponds to only one type of characteristic line Q in FIG. It is possible to perform the same operation as an overcurrent relay having a time-limiting characteristic line, and as a result, even an overcurrent relay having many inverse time-limiting characteristics can be manufactured using a microcomputer with a small memory capacity. become.

上述の説明においては、第1および第2カウン
ト部91,121においていずれも入力パルスが
加算されるものとしたが、両カウント部の双方ま
たは一方でパルスが入力されるごとに減算が行わ
れるようにこれらのカウント部が構成されて差し
支えないものであることは明らかである。また、
第2計数手段12における第2カウント部121
と設定値記憶手段122とは、たとえばパルスが
入力されるごとに設定値から順次減算を行うよう
にした、カウント部121と記憶手段122との
両方の機能を有する一個の計数手段で置き換えて
もよいものである。
In the above description, it is assumed that input pulses are added to both the first and second counting sections 91 and 121, but subtraction is performed each time a pulse is input to both or one of both counting sections. It is clear that these counting sections may be configured in any of the following ways. Also,
Second counting section 121 in second counting means 12
The set value storage means 122 may be replaced with a single counting means having the functions of both the counting section 121 and the storage means 122, which sequentially subtracts from the set value each time a pulse is input, for example. It's good.

[発明の効果] 以上に説明したように本発明は、負荷に流れる
電流を検出する電流検出回路と、第3信号または
プリセツト信号が入力されると前記電流検出回路
の出力信号をデイジタル信号としての第1信号に
変換して出力すると共に信号変換終了を表す第2
信号をも出力する信号変換回路と、前記第1信号
をこの信号に応じた時間データ信号に変換する電
流・時間変換手段と、前記時間データ信号が入力
され、かつ前記第2信号の入力によつて計時動作
を開始し前記時間データ信号に応じた時間経過後
パルス状のタイムアツプ信号を出力する計時手段
と、可変の初期値信号を出力する初期値生成手段
と、手動操作または第4信号によつて駆動され前
記プリセツト信号を出力する初期値設定手段と、
前記プリセツト信号の入力によつて前記初期値信
号がプリセツトされかつ前記タイムアツプ信号の
入力によつて該信号の個数が計数される第1カウ
ント部を備え、前記第1カウント部の計数内容が
所定値に到達しない時は前記タイムアツプ信号が
入力されるごとに前記第3信号を出力し、前記第
1カウント部の計数内容が前記所定値に到達する
とパルス状の第1カウントアツプ信号を出力し前
記第1カウント部の計数内容をクリアする第1計
数手段と、前記第1カウントアツプ信号の個数が
計数される第2カウント部と設定値を記憶した設
定値記憶手段とを備え、前記第1カウントアツプ
信号が入力されるごとに前記第4信号を出力し、
かつ前記第2カウント部の計数内容が前記設定値
記憶手段の記憶内容に到達すると第2カウントア
ツプ信号を出力する第2計数手段と、前記第2カ
ウントアツプ信号が入力されると前記負荷に対し
て過電流保護動作を行う出力回路とにより過電流
継電器を構成したことにより、初期値生成手段か
ら出力させる初期値信号を適宜変更することによ
つて、電流・時間変換手段における記憶手段に記
憶させている反限時特性データが一種類の特性線
に対応するものであつても、多数の反限時特性線
を有する過電流継電器と同等の動作をする継電器
が得られる結果、少ない記憶容量を有するマイク
ロコンピユータを用いても多数の反限時特性を有
する過電流継電器が得られる効果がある。
[Effects of the Invention] As explained above, the present invention includes a current detection circuit that detects the current flowing through a load, and a circuit that converts the output signal of the current detection circuit as a digital signal when a third signal or a preset signal is input. The second signal is converted to the first signal and output, and the second signal indicates the end of the signal conversion.
a signal conversion circuit that also outputs a signal; a current/time conversion circuit that converts the first signal into a time data signal corresponding to the signal; a timekeeping means that starts a timekeeping operation and outputs a pulse-like time-up signal after a time elapsed according to the time data signal; an initial value generation means that outputs a variable initial value signal; initial value setting means that is driven by the preset signal and outputs the preset signal;
A first counting section is provided in which the initial value signal is preset by inputting the preset signal and the number of the signals is counted by inputting the time-up signal, and the count content of the first counting section is set to a predetermined value. When the time-up signal does not reach the predetermined value, the third signal is outputted each time the time-up signal is input, and when the count content of the first counting section reaches the predetermined value, a pulse-like first count-up signal is outputted. The first count-up signal includes a first counting means for clearing the count contents of the first count-up signal, a second counting section for counting the number of the first count-up signals, and a set value storage means for storing the set value. outputting the fourth signal each time a signal is input;
and a second counting means for outputting a second count-up signal when the count content of the second counting unit reaches the memory content of the set value storage means; By configuring an overcurrent relay with an output circuit that performs an overcurrent protection operation, the initial value signal output from the initial value generation means can be changed appropriately to be stored in the storage means of the current/time conversion means. Even if the inverse time characteristic data corresponds to one type of characteristic line, it is possible to obtain a relay that operates in the same way as an overcurrent relay that has multiple inverse time characteristic lines. Even if a computer is used, it is possible to obtain an overcurrent relay having a large number of inverse time-limiting characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は本発明の一実施例の構成
図および動作を示すフローチヤート、第3図は過
電流継電器の反限時特性説明図、第4図は従来の
過電流継電器の構成図である。 3……電流検出回路、5……出力回路、6……
信号変換回路、6a……第1信号、6b……第2信
号、7……電流・時間変換手段、7a……時間デ
ータ信号、8……計時手段、8a……タイムアツ
プ信号、9……第1計数手段、9a……第1カウ
ントアツプ信号、9b……第3信号、10……初
期値生成手段、10a……初期値信号、11……
初期値設定手段、11a……プリセツト信号、1
2……第2計数手段、12a……第2カウントア
ツプ信号、12b……第4信号、15……過電流
継電器、91……第1カウント部、121……第
2カウント部、122……設定値記憶手段。
1 and 2 are a block diagram and a flowchart showing the operation of an embodiment of the present invention, FIG. 3 is a diagram explaining the inverse time characteristic of an overcurrent relay, and FIG. 4 is a block diagram of a conventional overcurrent relay. It is. 3... Current detection circuit, 5... Output circuit, 6...
Signal conversion circuit, 6a ...first signal, 6b ...second signal, 7...current/time conversion means, 7a ...time data signal, 8...timekeeping means, 8a ...time-up signal, 9...First counting means, 9a ...First count up signal, 9b ...Third signal, 10...Initial value generation means, 10a ...Initial value signal, 11...
Initial value setting means, 11a ...Preset signal, 1
2... Second counting means, 12 a ... Second count up signal, 12 b ... Fourth signal, 15... Overcurrent relay, 91... First counting section, 121... Second counting section, 122 ...Setting value storage means.

Claims (1)

【特許請求の範囲】[Claims] 1 負荷に流れる電流を検出する電流検出回路
と、第3信号またはプリセツト信号が入力される
と前記電流検出回路の出力信号をデイジタル信号
としての第1信号に変換して出力すると共に信号
変換終了を表す第2信号をも出力する信号変換回
路と、前記第1信号をこの信号に応じた時間デー
タ信号に変換する電流・時間変換手段と、前記時
間データ信号が入力され、かつ前記第2信号の入
力によつて計時動作を開始し前記時間データ信号
に応じた時間経過後パルス状のタイムアツプ信号
を出力する計時手段と、可変の初期値信号を出力
する初期値生成手段と、手動操作または第4信号
によつて駆動され前記プリセツト信号を出力する
初期値設定手段と、前記プリセツト信号の入力に
よつて前記初期値信号がプリセツトされかつ前記
タイムアツプ信号の入力によつて該信号の個数が
計数される第1カウント部を備え、前記第1カウ
ント部の計数内容が所定値に到達しない時は前記
タイムアツプ信号が入力されるごとに前記第3信
号を出力し、前記第1カウント部の計数内容が前
記所定値に到達するとパルス状の第1カウントア
ツプ信号を出力し前記第1カウント部の計数内容
をクリアする第1計数手段と、前記第1カウント
アツプ信号の個数が計数される第2カウント部と
設定値を記憶した設定値記憶手段とを備え、前記
第1カウントアツプ信号が入力されるごとに前記
第4信号を出力し、かつ前記第2カウント部の計
数内容が前記設定値記憶手段の記憶内容に到達す
ると第2カウントアツプ信号を出力する第2計数
手段と、前記第2カウントアツプ信号が入力され
ると前記負荷に対して過電流保護動作を行う出力
回路とからなることを特徴とする過電流継電器。
1 A current detection circuit that detects the current flowing through the load, and when a third signal or preset signal is input, converts the output signal of the current detection circuit into a first signal as a digital signal and outputs it, and also terminates the signal conversion. a signal conversion circuit that also outputs a second signal representing the signal; a current/time conversion circuit that converts the first signal into a time data signal corresponding to the first signal; a timekeeping means that starts a timekeeping operation in response to an input and outputs a pulse-like time-up signal after a time period corresponding to the time data signal has elapsed; an initial value generation means that outputs a variable initial value signal; initial value setting means that is driven by a signal and outputs the preset signal; the initial value signal is preset by input of the preset signal, and the number of the signals is counted by input of the time-up signal; a first counting section; when the counting content of the first counting section does not reach a predetermined value, the third signal is output every time the time-up signal is input; a first counting means that outputs a pulse-like first count-up signal when a predetermined value is reached to clear the counting contents of the first counting section; and a second counting section that counts the number of the first count-up signals. a set value storage means that stores a set value, outputs the fourth signal every time the first count-up signal is input, and the count contents of the second counter are stored in the set value storage means. It is characterized by comprising a second counting means that outputs a second count-up signal when the content is reached, and an output circuit that performs an overcurrent protection operation for the load when the second count-up signal is input. Overcurrent relay.
JP15180484A 1984-07-20 1984-07-20 Overcurrent relay Granted JPS6130915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15180484A JPS6130915A (en) 1984-07-20 1984-07-20 Overcurrent relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15180484A JPS6130915A (en) 1984-07-20 1984-07-20 Overcurrent relay

Publications (2)

Publication Number Publication Date
JPS6130915A JPS6130915A (en) 1986-02-13
JPH049011B2 true JPH049011B2 (en) 1992-02-18

Family

ID=15526664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15180484A Granted JPS6130915A (en) 1984-07-20 1984-07-20 Overcurrent relay

Country Status (1)

Country Link
JP (1) JPS6130915A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327353U (en) * 1986-08-07 1988-02-23
JP2517632Y2 (en) * 1991-02-13 1996-11-20 セイコープレシジョン株式会社 Focal plane shutter braking mechanism

Also Published As

Publication number Publication date
JPS6130915A (en) 1986-02-13

Similar Documents

Publication Publication Date Title
JPS6150329B2 (en)
US6313415B1 (en) Pulse width modulated weighing platform
JPH049011B2 (en)
EP0876704B1 (en) Switched-mode power supply with state information
GB2025177A (en) Analogue-to-digital converter
JP2519545Y2 (en) Cascade integration type A / D converter
JPS6016017A (en) Pulse width voltage converter
KR950004950Y1 (en) Signal transfer apparatus
SU1569962A2 (en) Univibrator
SU879504A1 (en) Device for determination of resistance to power transmission short circuit point
SU809389A1 (en) Analogue storage
JPS6131440Y2 (en)
JPH0744460B2 (en) PWM DA converter circuit
JPH0337382B2 (en)
JPS6126962Y2 (en)
JPH09145753A (en) Frequency measuring instrument
SU957429A1 (en) Code to time interval converter
JPH07119773B2 (en) Trigger circuit
RU2023302C1 (en) Functional converter
JP2757714B2 (en) Frame pulse generation circuit
JPS6311767Y2 (en)
KR880002875Y1 (en) Output circuit of an analogue / digital conversion
JPH07307669A (en) A/d conversion device
SU622202A1 (en) Code-converting arrangement
SU1117656A2 (en) Element with adjustable conductance