JPH0487406A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH0487406A JPH0487406A JP2203026A JP20302690A JPH0487406A JP H0487406 A JPH0487406 A JP H0487406A JP 2203026 A JP2203026 A JP 2203026A JP 20302690 A JP20302690 A JP 20302690A JP H0487406 A JPH0487406 A JP H0487406A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- gain
- bias
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims abstract description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、増幅装置に関し、特に、精度の高い利得設定
を要するマイクロ波通信装置に使用して好適な増幅装置
に関する。
を要するマイクロ波通信装置に使用して好適な増幅装置
に関する。
[従来の技術]
マイクロ波通信装置に使用される増幅装置は精度の高い
利得設定が要求され、特に温度変化で変動する利得を一
定に保つための温度補償の面でも精度の高いものが要求
される。
利得設定が要求され、特に温度変化で変動する利得を一
定に保つための温度補償の面でも精度の高いものが要求
される。
従来の増幅装置における利得制御は、定インピーダンス
化を計った可変抵抗減衰器を増幅回路とともに使用し、
全体としての利得制御を行ついる。
化を計った可変抵抗減衰器を増幅回路とともに使用し、
全体としての利得制御を行ついる。
この可変抵抗減衰器としては、例えば順方向電流により
動作抵抗値が変化するPINダイオードを回路内の線路
に直列または並列に接続して可変抵抗回路を構成すると
ともに、さらにこの可変抵抗回路を平衡型に接続して定
インピーダンス化を計っている。
動作抵抗値が変化するPINダイオードを回路内の線路
に直列または並列に接続して可変抵抗回路を構成すると
ともに、さらにこの可変抵抗回路を平衡型に接続して定
インピーダンス化を計っている。
[解決すべき課題]
上述した従来の増幅装置においては、以下のような問題
点があった。
点があった。
可変抵抗減衰器はPINダイオードの持つ広範囲な動作
抵抗値によって18(18以上の大きな減置型の変化を
得ているが、その反面で安定な減衰量の設定のためにP
INダイオードの逆方向バイアス電流をより安定にする
ための高安定バイアス制御回路を必要とする。
抵抗値によって18(18以上の大きな減置型の変化を
得ているが、その反面で安定な減衰量の設定のためにP
INダイオードの逆方向バイアス電流をより安定にする
ための高安定バイアス制御回路を必要とする。
また、PINダイオードそれ自身の持つ動作抵抗値の温
度係数が1℃あたり+0.1〜+0.2%であるため、
温度変化に対しての安定な減衰量設定のためには、さら
にバイアス制御回路に温度補償素子を含めた温度補償機
能を付加する必要が生じ、高安定なバイアス制御回路の
実現を困難としている。
度係数が1℃あたり+0.1〜+0.2%であるため、
温度変化に対しての安定な減衰量設定のためには、さら
にバイアス制御回路に温度補償素子を含めた温度補償機
能を付加する必要が生じ、高安定なバイアス制御回路の
実現を困難としている。
さらに、可変抵抗素子として使用されているPINダイ
オードは、放射線が照射されると順方向抵抗値が著しく
増加して実用に耐えない。このため、通信衛星での使用
のように、宇宙空間の使用に際しては全体に重金属によ
る放射線シールドを施すことが必要となり、軽量化が強
く要求される衛星搭載通信機の場合には質量上の問題が
生じる。
オードは、放射線が照射されると順方向抵抗値が著しく
増加して実用に耐えない。このため、通信衛星での使用
のように、宇宙空間の使用に際しては全体に重金属によ
る放射線シールドを施すことが必要となり、軽量化が強
く要求される衛星搭載通信機の場合には質量上の問題が
生じる。
本発明は、上記i*mにかんがみてなされたもので、高
精度な利得制御が可能で、かつ衛星搭載通信機にも使用
可能な増幅装置の提供を目的とする。
精度な利得制御が可能で、かつ衛星搭載通信機にも使用
可能な増幅装置の提供を目的とする。
〔課題の解決手段]
上記目的を達成するため、第1の請求項に記載の発明は
、一対のデュアルゲートトランジスタで平衡型の増幅器
を構成するとともに、各デュアルゲートトランジスタの
一方のゲートに入力信号とバイアス電圧を印加し、いず
れか一方のデュアルゲートトランジスタにおける他方の
ゲートには利得制御用可変バイアス電圧を印加してなる
構成としである。
、一対のデュアルゲートトランジスタで平衡型の増幅器
を構成するとともに、各デュアルゲートトランジスタの
一方のゲートに入力信号とバイアス電圧を印加し、いず
れか一方のデュアルゲートトランジスタにおける他方の
ゲートには利得制御用可変バイアス電圧を印加してなる
構成としである。
また、第2の請求項に記載の発明は、請求項1に記載の
増幅装置において、上記デュアルゲートトランジスタを
(、aAsデュアルゲートトランジスタで構成しである
。
増幅装置において、上記デュアルゲートトランジスタを
(、aAsデュアルゲートトランジスタで構成しである
。
[作用]
上記のように構成した第1の請求項に記載の発明におい
ては、平衡型増幅器を構成する一対のデュアルゲートト
ランジスタは、それぞれ一方のゲートに入力される入力
信号とバイアス電圧によって相反する増幅を行うが、い
ずれか一方のデュアルゲートトランジスタは、他方のゲ
ートに入力される利得制御用可変バイアス電圧によって
利得が制御され、同制御用可変バイアス電圧によって生
じる利得の差に応じた増幅を行う。
ては、平衡型増幅器を構成する一対のデュアルゲートト
ランジスタは、それぞれ一方のゲートに入力される入力
信号とバイアス電圧によって相反する増幅を行うが、い
ずれか一方のデュアルゲートトランジスタは、他方のゲ
ートに入力される利得制御用可変バイアス電圧によって
利得が制御され、同制御用可変バイアス電圧によって生
じる利得の差に応じた増幅を行う。
また、第2の請求項に記載の発明においては、かかる増
幅を行うデュアルゲートトランジスタがGaAsデエア
ルゲートトランジスタで構成すれているため、温度変化
にかかわらず一定の増幅を行う。
幅を行うデュアルゲートトランジスタがGaAsデエア
ルゲートトランジスタで構成すれているため、温度変化
にかかわらず一定の増幅を行う。
すなわち、デュアルゲートトランジスタ施例た平衡型増
幅器を構成し、この平衡型増幅器のいずれか一方のデュ
アルゲートトランジスタの可変ゲートバイアスの制御で
もってデュアルゲートトランジスタの利得を制御し、平
衡型増幅器全体の利得を制御している。
幅器を構成し、この平衡型増幅器のいずれか一方のデュ
アルゲートトランジスタの可変ゲートバイアスの制御で
もってデュアルゲートトランジスタの利得を制御し、平
衡型増幅器全体の利得を制御している。
[実施例]
以下、図面にもとづいて本発明の詳細な説明する。
第1図は本発明の一実施例に係る増幅装置のブロック図
、第2図は同増幅装置におIする利得制御を説明するグ
ラフである。
、第2図は同増幅装置におIする利得制御を説明するグ
ラフである。
茶1図において、I及び2は36 B 90 ’ ハイ
ブリッド(HYBI、 HYB2)であり、ハイブリ
、ド1は信号入力端INから入力された信号を2分する
。2分された各信号は、結合用コンデンサ3. 4を介
してデュアルゲートトランジスタ(TRI、TR2)5
. 6におけるそれぞれの信号入力ゲートgll、
g12に入力されており、がっ、各信号入力ゲートg
11. g 12 +、:ハ固定バイアス入力端Vg
ll、Vg12が接続されている。
ブリッド(HYBI、 HYB2)であり、ハイブリ
、ド1は信号入力端INから入力された信号を2分する
。2分された各信号は、結合用コンデンサ3. 4を介
してデュアルゲートトランジスタ(TRI、TR2)5
. 6におけるそれぞれの信号入力ゲートgll、
g12に入力されており、がっ、各信号入力ゲートg
11. g 12 +、:ハ固定バイアス入力端Vg
ll、Vg12が接続されている。
一方、デュアルゲートトランジスタ(TRI。
TR2)5.6における他の信号入力ゲートg21、g
22には可変バイアス入力端Vg21.Vg22が接続
され、それぞれのトランジスタS6における信号入力ゲ
ートgll、g21およびg12.g22に印加される
電圧に応じてドレイン電流供給端子VDOI、 VD
O2より供給されるドレイン電流が制御される。
22には可変バイアス入力端Vg21.Vg22が接続
され、それぞれのトランジスタS6における信号入力ゲ
ートgll、g21およびg12.g22に印加される
電圧に応じてドレイン電流供給端子VDOI、 VD
O2より供給されるドレイン電流が制御される。
デュアルゲートトランジスタ5,6のドレインDI、D
2は結合用コンデンサ7.8を介して7、イブリッド2
に入力され、同ノ・イブリッド2はベクトル合成して増
幅信号を出力#AotJTから出力する。
2は結合用コンデンサ7.8を介して7、イブリッド2
に入力され、同ノ・イブリッド2はベクトル合成して増
幅信号を出力#AotJTから出力する。
上記構成において、固定1<イアス入力fiVg11、
Vg12から所定のバイアス電圧を印加し、信号入力端
INから入力信号を入力すると、入力信号はハイブリ、
ド1にて2分され、結合用コンデンサ3.4に入力され
る。同コンデンサ3.4の出力には上記固定バイアスが
加算され、各信号電圧がそれぞれのデュアルゲートトラ
ンジスタ5゜6における信号入カゲー)gll、g12
1こ入力されてドレイン電流を制御する。この結果、
ドレイン電流は入力信号を増幅したものとなり、ノルイ
ブリフト2で合成された出力信号は入力信号を所定利得
で増幅した信号となる。
Vg12から所定のバイアス電圧を印加し、信号入力端
INから入力信号を入力すると、入力信号はハイブリ、
ド1にて2分され、結合用コンデンサ3.4に入力され
る。同コンデンサ3.4の出力には上記固定バイアスが
加算され、各信号電圧がそれぞれのデュアルゲートトラ
ンジスタ5゜6における信号入カゲー)gll、g12
1こ入力されてドレイン電流を制御する。この結果、
ドレイン電流は入力信号を増幅したものとなり、ノルイ
ブリフト2で合成された出力信号は入力信号を所定利得
で増幅した信号となる。
このとき、一方のデュアルゲートトランジスタ5(また
は6)の可変バイアスゲートg21(またはg22)の
電圧を、予め設定した最適バイアス電圧から負の方向に
電圧を変化させていくと、同トランジスタ5(または6
)はピンチオフに近い状態となって増幅機能が低下する
。従って、同トランジスタ5(または6)のみの利得1
!+f低下してハイブリ1ド2で合成された出力量は低
下するため、平衡型増幅器全体としての利得を低下させ
ることができる。
は6)の可変バイアスゲートg21(またはg22)の
電圧を、予め設定した最適バイアス電圧から負の方向に
電圧を変化させていくと、同トランジスタ5(または6
)はピンチオフに近い状態となって増幅機能が低下する
。従って、同トランジスタ5(または6)のみの利得1
!+f低下してハイブリ1ド2で合成された出力量は低
下するため、平衡型増幅器全体としての利得を低下させ
ることができる。
すなわち、可変バイアス入力端Vg21.Vg22より
供給する可変バイアス電圧で利得を制御することが可能
となる。
供給する可変バイアス電圧で利得を制御することが可能
となる。
なお、可変バイアス入力端Vg21.Vg22より供給
する可変バイアス電圧と平衡型増幅器の利得との関係を
纂2図に示しており、同図に示すように利得可変範囲は
6dBまで可能である。
する可変バイアス電圧と平衡型増幅器の利得との関係を
纂2図に示しており、同図に示すように利得可変範囲は
6dBまで可能である。
[発明の効果コ
以上説明したように本発明は、デュアルゲートトランジ
スタを用いた平衡型増幅器の可変ゲートバイアス電圧を
制御することにより最大利得制御範囲が6dBと狭く、
高精度な利得設定を行うことが可能な増幅装置を容易に
実現することができる。
スタを用いた平衡型増幅器の可変ゲートバイアス電圧を
制御することにより最大利得制御範囲が6dBと狭く、
高精度な利得設定を行うことが可能な増幅装置を容易に
実現することができる。
特に、平衡型増幅素子にGaAsデュアルゲートトラン
ジスタを用いた場合、利得の温度依存性が著しく小さい
ために温度補償を考慮する必要もない。また、放射線の
照射に対しても安定なことから宇宙空間で使用する通信
機などへの応用に際しても重金属による放射線シールド
を施す必要がな(、質量上の問題を解消することができ
る。
ジスタを用いた場合、利得の温度依存性が著しく小さい
ために温度補償を考慮する必要もない。また、放射線の
照射に対しても安定なことから宇宙空間で使用する通信
機などへの応用に際しても重金属による放射線シールド
を施す必要がな(、質量上の問題を解消することができ
る。
第1図は本発明の一実施例に係る増幅装置の回路図、第
2図は利得制御を示すグラフである。 112: ハイブリッド 3.4: デュアルゲートトランジスタgll、
g12. g21. g22:信号入力ゲート
2図は利得制御を示すグラフである。 112: ハイブリッド 3.4: デュアルゲートトランジスタgll、
g12. g21. g22:信号入力ゲート
Claims (2)
- (1)一対のデュアルゲートトランジスタで平衡型の増
幅器を構成するとともに、各デュアルゲートトランジス
タの一方のゲートに入力信号とバイアス電圧を印加し、
いずれか一方のデュアルゲートトランジスタにおける他
方のゲートには利得制御用可変バイアス電圧を印加して
なる構成としたことを特徴とする増幅装置。 - (2)上記請求項1に記載の増幅装置において、上記デ
ュアルゲートトランジスタをGaAsデュアルゲートト
ランジスタで構成したことを特徴とする増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2203026A JPH0487406A (ja) | 1990-07-31 | 1990-07-31 | 増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2203026A JPH0487406A (ja) | 1990-07-31 | 1990-07-31 | 増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0487406A true JPH0487406A (ja) | 1992-03-19 |
Family
ID=16467121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2203026A Pending JPH0487406A (ja) | 1990-07-31 | 1990-07-31 | 増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0487406A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004027988A1 (ja) * | 2002-09-18 | 2004-04-01 | Sony Corporation | 可変利得増幅器 |
-
1990
- 1990-07-31 JP JP2203026A patent/JPH0487406A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004027988A1 (ja) * | 2002-09-18 | 2004-04-01 | Sony Corporation | 可変利得増幅器 |
US7323937B2 (en) | 2002-09-18 | 2008-01-29 | Sony Corporation | Variable-gain amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5757230A (en) | Variable gain CMOS amplifier | |
US7088180B2 (en) | Programmable gain current amplifier | |
US4038607A (en) | Complementary field effect transistor amplifier | |
US5612614A (en) | Current mirror and self-starting reference current generator | |
WO1997045954A9 (en) | Variable gain cmos amplifier | |
US20020093321A1 (en) | Adding a laplace transform zero to linear integrated circuit for frequency stability | |
US20030207671A1 (en) | Temperature compensation circuit and a variable gain amplification circuit | |
US20070262818A1 (en) | Variable gain amplifier with gain adjusting circuit | |
US4010425A (en) | Current mirror amplifier | |
US6603347B2 (en) | Amplifier having controllable input impedance | |
US9369112B2 (en) | Variable attenuator | |
US6304067B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
JP3574546B2 (ja) | 高周波可変利得増幅器 | |
JP3081210B2 (ja) | 線形利得増幅回路 | |
US6118991A (en) | Device including a broadband amplifier circuit | |
JPH0487406A (ja) | 増幅装置 | |
US4596959A (en) | Series biasing scheme for field effect transistors | |
US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
US3757239A (en) | Direct current amplifier drift reduction method | |
US3638133A (en) | Feedback amplifier with bridge-stabilized output impedance | |
US5432479A (en) | D.C. current compensation circuit for a nonlinear amplifier | |
JP2827947B2 (ja) | 減衰回路 | |
US4677391A (en) | Series biasing scheme for field effect transistors | |
TWI775374B (zh) | 閉迴路開關控制系統、用於將開關之阻抗調節至參考阻抗之控制單元、以及用於控制開關之阻抗之方法 | |
JPS6251812A (ja) | 広帯域負帰還増幅回路 |