JPH0485503A - Manufacture of semiconductor optical input and output circuit - Google Patents

Manufacture of semiconductor optical input and output circuit

Info

Publication number
JPH0485503A
JPH0485503A JP20225790A JP20225790A JPH0485503A JP H0485503 A JPH0485503 A JP H0485503A JP 20225790 A JP20225790 A JP 20225790A JP 20225790 A JP20225790 A JP 20225790A JP H0485503 A JPH0485503 A JP H0485503A
Authority
JP
Japan
Prior art keywords
light
optical waveguide
core layer
optical
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20225790A
Other languages
Japanese (ja)
Inventor
Satoru Oku
哲 奥
Masahiro Ikeda
正宏 池田
Harushige Kato
加藤 晴茂
Yasuo Shibata
泰夫 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20225790A priority Critical patent/JPH0485503A/en
Publication of JPH0485503A publication Critical patent/JPH0485503A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accurately guide part of propagated light in an optical waveguide out at a desired light guide-out rate by controlling the size along the optical axis of the core layer at the opening part of a mask and controlling the depth size of a groove. CONSTITUTION:A specific crystal surface which has positional relation of 54.7 deg. to the optical axis line 2a, i.e. a crystal face 10 where a (111) face 10 is exposed is used as an optical reflecting surface by chemical etching so as to guide the propagated light in the semiconductor optical waveguide at the specific rate to, for example, a substrate side where the optical waveguide is formed. The light intensity distribution of the propagated light in the optical waveguide is determined unequivocally by determining the refractive indexes and film thicknesses of a core layer 2 and clad layers 3 and 4 which constitute the optical waveguide. Therefore, the depth size D of the groove needs to be determined according to the light intensity distribution and further the width L of the opening part 14 of a mask pattern 13 needs to be determined according to a relational equation D=0.707L so as to obtain a desired value as the rate of the light which can be guided out of the crystal face 10 as the optical reflecting surface to all the propagated light, so that the crystal face 10 can be formed to desired depth.

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、半導体光導波路素子における光入出力回路の
製造方法に関し、特に光導波路中の伝搬光の一部を光導
波路の外部に取り出し、かつ外部光を光導波路の伝搬光
として取り込むことのできる光入出力回路の製造方法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field 1] The present invention relates to a method for manufacturing an optical input/output circuit in a semiconductor optical waveguide device, and in particular, a method for extracting a part of light propagating in an optical waveguide to the outside of the optical waveguide. The present invention also relates to a method of manufacturing an optical input/output circuit that can take in external light as propagation light of an optical waveguide.

[従来の技術l 従来より、このような半導体光入出力回路としては、例
えば第7A図および第8図に示す構造のものが知られて
いる。
[Prior Art 1] Conventionally, such semiconductor optical input/output circuits have been known, for example, structures shown in FIGS. 7A and 8.

まず、第7A図に示す光入出力回路1は、図示しない半
導体基板の上に、主として光導波路をなすコア層2と、
このコア層2を挟む上下クラッド層3.4と、上クラッ
ド層3からコア層2にかけてドライエツチングにより光
導波路の光軸線2aと45度をなすように形成された光
学的反射面5aを有する溝5とから概略構成されている
。この回路1では、光導波路中の伝搬光の一部を上述の
光学的反射面5aで反射させて光導波路の光軸線2aに
直交する方向、この例では第7八図中矢印6で示す方向
へ光出力を行うことができる。
First, the optical input/output circuit 1 shown in FIG. 7A includes a core layer 2 mainly forming an optical waveguide on a semiconductor substrate (not shown),
Upper and lower cladding layers 3.4 sandwich this core layer 2, and a groove having an optical reflective surface 5a formed by dry etching from the upper cladding layer 3 to the core layer 2 so as to form an angle of 45 degrees with the optical axis 2a of the optical waveguide. It is roughly composed of 5. In this circuit 1, a part of the light propagating in the optical waveguide is reflected by the above-mentioned optical reflection surface 5a in a direction perpendicular to the optical axis 2a of the optical waveguide, in this example, in the direction indicated by arrow 6 in FIG. 78. It is possible to output light to

また、第8図に示す光入出力回路7は、コア層2と、こ
のコア層2を挟む上下クラッド層3.4と、コア層2の
下側の光導波路内に0.25μm周期で形成された二次
グレーティング8とから概略構成されている。この回路
7では、光導波路中の伝搬光の一部をグレーティング8
により回折させて第8図中矢印6で示す方向へ光出力を
行うことができる。
Further, the optical input/output circuit 7 shown in FIG. 8 is formed at a period of 0.25 μm within the core layer 2, the upper and lower cladding layers 3.4 sandwiching the core layer 2, and the optical waveguide below the core layer 2. It is generally composed of a secondary grating 8. In this circuit 7, a part of the light propagating in the optical waveguide is transferred to the grating 8.
It is possible to diffract the light and output light in the direction shown by arrow 6 in FIG.

[発明が解決しようとする課題1 しかしながら、上述した従来の光入出力回路にあっては
、光導波路中の伝搬光の一部を所定の割合で取り出すた
めに、下記のような製造技術等の課題があった。
[Problem to be Solved by the Invention 1] However, in the conventional optical input/output circuit described above, in order to extract a part of the light propagating in the optical waveguide at a predetermined ratio, the following manufacturing technology is used. There was an issue.

すなわち、第7A図に示した光入出力回路1では、コア
層2と上下クラッド層3.4のうち、コア層2に近接す
る部分とに分布する伝搬光の分布領域に、所望の光取り
出し割合に相当する断面積を荷する光学的反射面5aを
設ける必要がある。
That is, in the optical input/output circuit 1 shown in FIG. 7A, the desired light extraction is performed in the distribution area of propagating light distributed in the core layer 2 and the portions of the upper and lower cladding layers 3.4 that are close to the core layer 2. It is necessary to provide an optical reflective surface 5a with a cross-sectional area corresponding to the proportion.

ところが、上述の光分布類域は、第7B図に示すように
、基板断面方向、すなわち矢印6と同一方向に沿って概
ね0.3μm程度の寸法しかなく、面積の極めて狭いも
のである。このように狭い光分面領域内に、所望の光取
り出し割合に相当する断面積を有するように光学的反射
面5aを形成することは極めて高精度のドライエツチン
グ技術をもってしても困難であった。
However, as shown in FIG. 7B, the above-mentioned light distribution area has a dimension of approximately 0.3 μm along the cross-sectional direction of the substrate, that is, the same direction as the arrow 6, and is extremely narrow in area. Even with extremely high-precision dry etching technology, it is difficult to form the optical reflective surface 5a within such a narrow optical plane region so as to have a cross-sectional area corresponding to the desired light extraction ratio. .

また、第8図に示した光入出力回路7では、光導波路中
の伝搬光からの取り出し割合を制御するために、グレー
ティング8の形状およびその長さを厳密に規定しなけれ
ばならず、このためグレーティング8の形成に電子ビー
ム等の高精度のフォトリソグラフィ技術を用いる必要が
ある。さらに、グレーティング8を光導波路中に埋め込
むのに高度の再結晶成長技術を用いる必要があるうえ、
この再成長時におけるグレーティング8の変形により、
回折光として取り出される光の光強度の割合が変化する
ため、所望の光取り出し割合で光導波路中の伝搬光を取
り出すことがやはり困難であった。
Furthermore, in the optical input/output circuit 7 shown in FIG. 8, the shape and length of the grating 8 must be strictly defined in order to control the extraction rate from the light propagating in the optical waveguide. Therefore, it is necessary to use a high-precision photolithography technique such as an electron beam to form the grating 8. Furthermore, it is necessary to use advanced recrystallization growth technology to embed the grating 8 in the optical waveguide, and
Due to the deformation of the grating 8 during this regrowth,
Since the ratio of light intensity of light extracted as diffracted light changes, it is still difficult to extract propagating light in the optical waveguide at a desired light extraction ratio.

本発明は、上述の技術的課題を解決すべく、光導波路中
の伝搬光の一部を所望の光取り出し割合で正確に取り出
し得る光入出力回路を簡易に製造する方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned technical problems, an object of the present invention is to provide a method for easily manufacturing an optical input/output circuit that can accurately extract a part of the light propagating in an optical waveguide at a desired light extraction ratio. shall be.

[課題を解決するための手段1 本願における第1の発明は、半導体基板の上に、コア層
と、該コア層を挟むクラッド層とを積層して半導体光導
波路素子を形成する工程と、前記クラッド層のうち、前
記半導体基板と反対側のクラッド層表面にマスクを配す
る工程と、前記マスクの開口部を通じて化学的エツチン
グを施すことによって、前記クラッド層から前記コア層
に達しかつ前記コア層の光軸線に対して傾きを有する結
晶面により構成される溝を形成する工程とを備え、前記
溝形成工程において、前記マスクの開口部の前記コア層
の光軸線に沿う寸法を制御することによって、前記溝の
深さ寸法を制i卸することを特徴とする。
[Means for Solving the Problems 1] The first invention of the present application includes a step of laminating a core layer and cladding layers sandwiching the core layer on a semiconductor substrate to form a semiconductor optical waveguide element; A step of disposing a mask on the surface of the cladding layer on the side opposite to the semiconductor substrate, and chemical etching is performed through the opening of the mask to reach the core layer from the cladding layer and remove the etching from the core layer. forming a groove formed by a crystal plane tilted with respect to the optical axis of the core layer, and in the groove forming step, by controlling the dimension of the opening of the mask along the optical axis of the core layer. , characterized in that the depth dimension of the groove is controlled.

また、本願における第2の発明は、半導体基板の上に、
コア層と、該コア層を挟みかつ該コア層の構成材料と化
学的性質を異にする材料からなるクラッド層とを積層し
て半導体光導波路素子を汗ヨ成する工程と、前記クラッ
ド層のうち、前記半導体基板と反対側のクラッド表面に
マスクを配する工程と、該マスクの開口部を通じてクラ
ッド層のみに選択的エツチングを施して前記コア層の光
軸線に対して傾きを有する結晶面を形成する工程とを備
えたことを特徴とする。
Moreover, the second invention in the present application provides, on the semiconductor substrate,
forming a semiconductor optical waveguide device by laminating a core layer and a cladding layer sandwiching the core layer and made of a material having chemical properties different from that of the constituent material of the core layer; The steps include a step of disposing a mask on the cladding surface opposite to the semiconductor substrate, and selectively etching only the cladding layer through the opening of the mask to form a crystal plane having an inclination with respect to the optical axis of the core layer. It is characterized by comprising the step of forming.

【実施例] 以下、図面を参照して本発明の実施例を詳細番こ説明す
る。
[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

まず、第1の発明を説明する。First, the first invention will be explained.

半導体光導波路中の伝搬光を、例えば光導波路が形成さ
れた基板側に所定の割合で取り出すためには、伝搬光の
光軸線に対して傾きをもつ位置関係にある光学的反射面
を再現性よ(、しかも容易に形成する必要がある。一般
に、光導波路が形成される(001)面を表面とする基
板では、光導波路をその光軸線が<011>方向になる
ように配置した場合、第20図ないし第2E図に示すよ
うに、化学的エツチングにより光軸線2aに対して54
.7度に傾いた位置関係を有する特定の結晶面、すなわ
ち(111)面10が露出する。このような結晶面10
を、第1の発明では、光導波路中の伝搬光の取り出し用
の光学的反射面として用いる。
In order to extract the light propagating in a semiconductor optical waveguide at a predetermined ratio, for example, to the substrate side on which the optical waveguide is formed, it is necessary to reproducibly create an optical reflecting surface that is tilted relative to the optical axis of the propagating light. In general, in a substrate whose surface is the (001) plane on which an optical waveguide is formed, when the optical waveguide is arranged so that its optical axis is in the <011> direction, As shown in FIGS. 20 to 2E, chemical etching is applied to the optical axis 2a by
.. A specific crystal plane having a positional relationship tilted at 7 degrees, that is, the (111) plane 10 is exposed. 10 such crystal planes
In the first invention, it is used as an optical reflection surface for extracting propagating light in an optical waveguide.

この結晶面lOの光導波路内への形成は、第2A図に示
すように、まず光導波路のクラ・ソド層表面に、幅寸法
りの開口部を有するマスクパターン13を形成し、基板
全体を化学的エツチング液に接触させて行われる。この
際、化学的エツチングは、第2C図に示すように、エッ
チャントによりマスクパターン13の開口部から露出す
るクラッド層表面から深層部へ進行し、接触時間の経過
とともに、形成される溝の深さが増していく。この溝の
内側に上述の結晶面10が露出する。この結晶面10に
対するエツチング速度は、溝の底面としての(001)
面11に対するエツチング速度に比べて、結晶方位学的
にみて事実上無視できる程度に遅い。したがって、エッ
チャントとの接触を続けていくと、第2D図および第2
E図に示すように溝の両内面の(111)面10が溝の
底部において互いに交差した状態までエツチングが進行
し、その段階で自然停止し、断面V字状の溝14が形成
される。このようにして得られた溝14の深さ寸法りは
、結晶方位学的関係から、基板面(この例では(001
)面)と上述の結晶面10((111)面)とのなす角
をθとすると、D=1/2tanθ−L で表される。この例では、θは54.7度であるから、
Dは、D=0.707Lの関係式で表すことができる。
To form this crystal plane IO in the optical waveguide, as shown in FIG. 2A, first, a mask pattern 13 having an opening with a width dimension is formed on the surface of the cladogram layer of the optical waveguide, and then the entire substrate is covered. This is done by contacting with a chemical etching solution. At this time, as shown in FIG. 2C, the chemical etching progresses from the surface of the cladding layer exposed through the opening of the mask pattern 13 to the deep layer, and as the contact time elapses, the depth of the groove formed increases. is increasing. The above-mentioned crystal plane 10 is exposed inside this groove. The etching rate for this crystal plane 10 is (001) as the bottom surface of the groove.
Compared to the etching rate for the surface 11, the etching rate is so low that it can be virtually ignored in terms of crystal orientation. Therefore, with continued contact with the etchant, Figures 2D and 2
As shown in Figure E, the etching progresses until the (111) planes 10 on both inner surfaces of the groove intersect with each other at the bottom of the groove, and at that stage it stops naturally, forming a groove 14 having a V-shaped cross section. The depth dimension of the groove 14 obtained in this way is determined from the crystal orientation relationship on the substrate surface (in this example, (001
) plane) and the above-mentioned crystal plane 10 ((111) plane) is θ, it is expressed as D=1/2tanθ−L. In this example, θ is 54.7 degrees, so
D can be expressed by the relational expression D=0.707L.

また、光導波路中の伝搬光の光強度分布は、光導波路を
構成するコア層およびクラッド層の屈折率と各層の膜厚
を決めることによって、一意的に定められる。したがっ
て、光学的反射面としての結晶面10により取り出せる
光の伝搬光全体に対する割合を所望の値とするには・光
強度分布に基づいて溝5の深さ寸法りを決め、さらに上
述のD=0.707Lの関係式からマスクパターン13
の開口部14の幅寸法りを決めることが必要であり、こ
れにより結晶面10を所望の深さまで形成することで実
現される。
Further, the light intensity distribution of the propagating light in the optical waveguide is uniquely determined by determining the refractive index and film thickness of each layer of the core layer and cladding layer that constitute the optical waveguide. Therefore, in order to set the proportion of the light extracted by the crystal plane 10 as an optical reflecting surface to the total propagated light to a desired value, the depth of the groove 5 is determined based on the light intensity distribution, and the above-mentioned D= Mask pattern 13 from the relational expression of 0.707L
It is necessary to determine the width of the opening 14, and this can be achieved by forming the crystal plane 10 to a desired depth.

次に、第2の発明を説明する。Next, the second invention will be explained.

半導体光導波路は光を閉じ込めるための屈折率分布制御
を材料組成の異なる、すなわち化学的性質の異なるコア
層やクラッド層などの結晶層を積層して構成されている
。このような光導波路中の伝搬光は、その光強度中心を
コア層にもち、このコア層を挟むクラッド層の一部にも
若干分布している。すなわち、第2の発明では、伝搬光
の光強度分布が化学的性質の異なる複数の結晶層にわた
って分布している点に基づき、光導波路の一部をなすク
ラッド層に、コア層に対してはエツチング作用のない選
択エッチャントを接触させて、そのクラッド層内に特定
の結晶面を露出させ、この結晶面を光学的反射面として
用いる。
Semiconductor optical waveguides are constructed by laminating crystal layers such as core layers and cladding layers with different material compositions, that is, different chemical properties, in order to control the refractive index distribution to confine light. The light propagating in such an optical waveguide has its light intensity center in the core layer, and is also slightly distributed in a part of the cladding layers that sandwich the core layer. That is, in the second invention, based on the fact that the light intensity distribution of propagating light is distributed over a plurality of crystal layers having different chemical properties, the cladding layer forming a part of the optical waveguide has a cladding layer that is a part of the optical waveguide. A selective, non-etching etchant is applied to expose specific crystal planes within the cladding layer, which crystal planes are used as optically reflective surfaces.

ここで、第1の発明と第2の発明とは、光導波路中の伝
搬光の取り出しに荷動な光学的反射面として、光導波路
を構成する複数の結晶層に対して化学的エツチングを施
して光導波路の光軸線に対して特定の傾きを有する結晶
面を形成する方法である。第1の発明では、結晶面で構
成される溝の深さ寸法の制御をマスクの開口部の幅寸法
の調整により行うようにしたものである。また、第2の
発明では、結晶面の形成および溝深さの調整を、化学的
エツチングに包含される選択エツチングにより行うもの
である。
Here, the first invention and the second invention involve chemically etching a plurality of crystal layers constituting an optical waveguide as an optical reflecting surface that is useful for extracting propagating light in the optical waveguide. In this method, a crystal plane having a specific inclination with respect to the optical axis of an optical waveguide is formed. In the first invention, the depth of the groove formed by the crystal plane is controlled by adjusting the width of the opening of the mask. Further, in the second invention, the formation of crystal planes and the adjustment of groove depth are performed by selective etching included in chemical etching.

[実施例11 以下に、半導体リッヂ型レーザに適用した場合の本発明
の詳細な説明する。
[Example 11] The present invention will be described in detail below when applied to a semiconductor ridge type laser.

まず、下クラッド層4としての(001)面方位を有す
るn型InPウェハの上に、コア層3としての厚さ0.
1μmのInGaA、sP結晶からなる活性層、上クラ
ッド層2としての厚さ1.5μmのp型InPクラッド
層、さらに厚さO3μmのp型I nGaAs Pキャ
ラ1層12を順次積層したダブルへテロ構造基板を用意
した。この基板の上に第1図に示すように< 01.1
. >方向に延びる幅4μmのリッヂ型光導波路を形成
して半導体レーザを構成した。
First, on an n-type InP wafer having a (001) plane orientation as the lower cladding layer 4, a core layer 3 with a thickness of 0.05 cm is placed.
A double heterostructure consisting of a 1 μm active layer made of InGaA and sP crystals, a 1.5 μm thick p-type InP cladding layer as the upper cladding layer 2, and a 3 μm thick p-type InGaAs P character layer 12 stacked one after another. A structural board was prepared. On this substrate, as shown in Figure 1, < 01.1
.. A semiconductor laser was constructed by forming a ridge-type optical waveguide with a width of 4 μm extending in the > direction.

このようにして構成された半導体レーザの光導波路にお
ける光強度分布として、光導波路を構成する各結晶層の
屈折率と各結晶層の膜厚を基にして計算したものを第3
図に示した。また、この光強度分布に基づき、形成され
るべき溝の深さ寸法りと、この溝の光学的反射面により
取り出される光の光強度の光導波路内の伝搬光強度に対
する割合を第4図に示した。これら第3図および第4図
から、光入出力回路となる溝の形成に用いられるマスク
の開口部の幅寸法りは、この例においては2.5〜4.
3μmの範囲で変更可能であることがわかる。
The light intensity distribution in the optical waveguide of the semiconductor laser configured in this way is calculated based on the refractive index of each crystal layer and the film thickness of each crystal layer constituting the optical waveguide.
Shown in the figure. In addition, based on this light intensity distribution, the depth dimension of the groove to be formed and the ratio of the light intensity of the light extracted by the optical reflection surface of this groove to the propagation light intensity in the optical waveguide are shown in Figure 4. Indicated. From these FIGS. 3 and 4, the width dimension of the opening of the mask used to form the groove that will become the optical input/output circuit is 2.5 to 4.5 mm in this example.
It can be seen that it can be changed within a range of 3 μm.

次に、上述の半導体レーザのリッヂ型光導波路のリッヂ
頂部に、幅寸法りの開口部14を有するレジストパター
ン13を形成した(第2A図参照)。
Next, a resist pattern 13 having an opening 14 with a width dimension was formed on the top of the ridge of the ridge-type optical waveguide of the semiconductor laser described above (see FIG. 2A).

次に、このレジストパターン13をマスクとして開口部
14を通じてInGaAsPキャップ層12をH,SO
2・H2O,:H20=1 : 1 :10の組成から
なるエッチャントによりエツチングして、これを除去し
た(第2B図参照)。
Next, using this resist pattern 13 as a mask, the InGaAsP cap layer 12 is coated with H,SO through the opening 14.
This was removed by etching with an etchant having a composition of 2.H2O,:H20=1:1:10 (see FIG. 2B).

次に、上述のキャップ層12の除去により露出した上ク
ラッド層3に対してHCl : H3PO。
Next, the upper cladding layer 3 exposed by removing the cap layer 12 described above is treated with HCl:H3PO.

=1=1の組成からなるエッチャントを接触させた。こ
のような化学的エツチングにより、上述した結晶方位学
的関係から、上クラッド層3の結晶面として、エツチン
グ速度の最も遅い(111)面10が露出する。これら
結晶面10の間でエツチングされる溝の底面11は上述
の結晶面10の場合より相対的に速い速度でエツチング
される(第2C図参照)。ここで、光取り出し割合が例
えば10%となるように、開口部の幅寸法りを設定した
場合には、エツチングで形成される溝の内側に露出する
2つの結晶面10が上クラッド層3内で互いに交差して
7字状の満14を形成する。
An etchant having a composition of =1=1 was contacted. Through such chemical etching, the (111) plane 10, which has the lowest etching rate, is exposed as the crystal plane of the upper cladding layer 3 due to the above-mentioned crystal orientation relationship. The bottom surface 11 of the groove etched between these crystal planes 10 is etched at a relatively faster rate than the above-mentioned crystal planes 10 (see FIG. 2C). Here, if the width of the opening is set so that the light extraction ratio is, for example, 10%, the two crystal planes 10 exposed inside the groove formed by etching will be inside the upper cladding layer 3. They intersect with each other to form a 7-figure 14.

この時点で、エツチングは自然に停止する(第2D図参
照)。また、光取り出し割合が例えば90%となるよう
に、開口部の幅寸法りを設定した場合には、2つの結晶
面10がコア層2および下クラッド層4内で互いに交差
させる必要がある。この場合には、エツチングによりコ
ア層2表面が露出した段階で、H2SO,: H,O□
:HzO=1・1:10の組成からなるエッチャントで
コア層2をエツチングし、さらにHCl : H,PO
At this point, etching stops naturally (see Figure 2D). Further, when the width of the opening is set so that the light extraction ratio is, for example, 90%, the two crystal planes 10 need to intersect with each other in the core layer 2 and the lower cladding layer 4. In this case, at the stage when the surface of the core layer 2 is exposed by etching, H2SO,: H,O□
The core layer 2 is etched with an etchant having a composition of :HzO=1.1:10, and further HCl:H,PO
.

=1:1の組成からなるエッチャントで下クラッド層4
のコア層近接部をエツチングし、最終的に第2E図に示
すような構造の7字状の溝14を形成する。
= Lower cladding layer 4 with an etchant having a composition of 1:1.
A portion near the core layer is etched to finally form a figure-7 groove 14 having a structure as shown in FIG. 2E.

このようにして形成された開口部の寸法りの異なる光入
出力回路を備えた複数個の半導体レーザ(第2D図また
は第2E図参照)に電流注入を行ってレーザ発振させ、
図示しない基板の下側に光検出器を配置して光9の強度
を測定したところ、注入電流一定のもとでは開口部の寸
法を2.5μmから増加させるに従い、取り出し光強度
も増加する傾向が観られ、本発明によって得られた半導
体光入出力回路の動作を確認することができた。
A current is injected into a plurality of semiconductor lasers (see FIG. 2D or FIG. 2E) equipped with optical input/output circuits having openings of different sizes formed in this way to cause laser oscillation.
When we measured the intensity of light 9 by placing a photodetector on the underside of the substrate (not shown), we found that under a constant injection current, as the aperture size increases from 2.5 μm, the intensity of extracted light tends to increase. was observed, and the operation of the semiconductor optical input/output circuit obtained by the present invention could be confirmed.

なお、上述の実施例においては、(001)面方位を有
する基板を用いた場合を示したが、他の面方位を有する
基板を用いた場合には結晶学的面方位関係から結晶面I
Oの傾き角が異なるものとなる。例えば、(011)面
方位を有する基板を用いた場合には、結晶面10は基板
面と35.3度の角度をもち、また(111)面方位を
有する基板の場合には、結晶面10は基板面と70.5
度の角度をもつ。このため、開口部寸法りと溝の深さ寸
法りとの関係は(011,)面方位を有する基板を用い
た場合、基板面と結晶面10とのなす角θが35.3度
であるから、D=0.354Lとなり、(111)面方
位を有する基板を用いた場合には、上述の角θが70.
5度であるから、D=1..412Lとなる。このDと
Lどの関係を考慮することにより、(001)面方位を
有する基板を用いた上述の実施例の場合と同様に、目的
の光入出力回路を製造することができることは明らかと
なる。
In addition, in the above-mentioned example, a case was shown in which a substrate having a (001) plane orientation was used, but when a substrate having another plane orientation is used, the crystal plane I
The inclination angle of O becomes different. For example, when a substrate with a (011) plane orientation is used, the crystal plane 10 has an angle of 35.3 degrees with the substrate plane, and when a substrate with a (111) plane orientation is used, the crystal plane 10 is the board surface and 70.5
having an angle of degrees. Therefore, the relationship between the opening dimension and the groove depth dimension is such that when a substrate with a (011,) plane orientation is used, the angle θ between the substrate plane and the crystal plane 10 is 35.3 degrees. Therefore, D=0.354L, and when a substrate with a (111) plane orientation is used, the above angle θ becomes 70.
Since it is 5 degrees, D=1. .. It becomes 412L. By considering the relationship between D and L, it becomes clear that the desired optical input/output circuit can be manufactured as in the case of the above-described embodiment using a substrate having a (001) plane orientation.

[実施例2] 以下に、半導体周回型レーザに適用した場合の本発明の
詳細な説明する。
[Example 2] Below, the present invention will be described in detail when applied to a semiconductor orbiting laser.

まず、下クラッド層4としての(001)面方位を有す
るn型InPウェハの上に、コア層3としての厚さ0.
1tLmのInGaAsP結晶からなる活性層、上クラ
ッド層2としての厚さ1,5μmのp型InPクラッド
層、さらに厚さ0.3μmのp型I nGaAs Pキ
ャップ層12を順次積層したダブルへテロ構造基板を用
意した。この基板の上に第5図に示すように<011>
方向および<011>方向を含む周回型の光導波路20
を形成して周回型レーザを構成した。
First, on an n-type InP wafer having a (001) plane orientation as the lower cladding layer 4, a core layer 3 with a thickness of 0.05 cm is placed.
A double heterostructure in which an active layer made of 1 tLm InGaAsP crystal, a 1.5 μm thick p-type InP cladding layer as the upper cladding layer 2, and a 0.3 μm thick p-type InGaAsP cap layer 12 are sequentially laminated. A board was prepared. As shown in FIG. 5, <011> is placed on this substrate.
Circular optical waveguide 20 including direction and <011> direction
A circular laser was constructed by forming the following.

次に、このような構成の周回型レーザの光導波路のうち
、<011>方向に沿う光導波路20の上部に開口部1
4を有するレジストパターン13を形成した(第6A図
参照)。
Next, among the optical waveguides of the orbiting laser having such a configuration, an opening 1 is formed in the upper part of the optical waveguide 20 along the <011> direction.
A resist pattern 13 having a pattern of 4 was formed (see FIG. 6A).

次に、このレジストパターン13をマスクとして開口部
14を通じてI ’n G a A s Pキャップ層
12をH2SO4:H202:H,O=1 : l :
lOの組成からなるエッチャントでエツチングして、こ
れを除去した(第6B図参照)。
Next, using this resist pattern 13 as a mask, the I'nGaAsP cap layer 12 is formed through the opening 14 as H2SO4:H202:H,O=1:l:
This was removed by etching with an etchant having a composition of 1O (see Figure 6B).

次いで、キャップ層12の除去により露出した上クラッ
ド層3に対してHCI :Hs PO,=1:1の組成
からなる選択エッチャントを接触させた。この選択エッ
チャントは、上クラッド層3のみをエツチングするもの
の、コア層2およびキャップ層12をエツチングしない
。このような選択エツチングにより、上クラッド層3の
結晶面として、エツチング速度の最も遅い(111)面
21が露出するが、第6C図に示すように結晶面21が
完全に露出した段階で自然に停止する。この結晶面21
は、結晶方位の関係から、光導波路20の光軸線2aに
対して常に54.7度の傾きをもつ面であった。
Next, the upper cladding layer 3 exposed by removing the cap layer 12 was brought into contact with a selective etchant having a composition of HCI:HsPO,=1:1. This selective etchant etches only the upper cladding layer 3, but does not etch the core layer 2 or the cap layer 12. Through such selective etching, the (111) plane 21, which has the slowest etching rate, is exposed as the crystal plane of the upper cladding layer 3, but as shown in FIG. 6C, the crystal plane 21 is completely exposed. Stop. This crystal face 21
was a plane that always had an inclination of 54.7 degrees with respect to the optical axis 2a of the optical waveguide 20 due to the crystal orientation.

このようにして形成された結晶面21を有する周回型レ
ーザに電流注入を行ってレーザ発振させて、図示しない
基板の上側に光検出器を配置して光9の強度を測定した
ところ、電流−光強度特性に通常のレーザにおいて観ら
れる閾値の存在を確認し、光導波路中を伝搬するレーザ
光22の一部が結晶面(光学的反射面)21により取り
出されており、この反射面21が光導波路への光出力回
路として動作することを確認した。
A current was injected into the orbiting laser having the crystal plane 21 thus formed to cause the laser to oscillate, and a photodetector was placed above the substrate (not shown) to measure the intensity of the light 9. As a result, the current - We confirmed the existence of a threshold value observed in ordinary lasers in the light intensity characteristics, and found that a part of the laser light 22 propagating in the optical waveguide is extracted by the crystal surface (optical reflection surface) 21, and this reflection surface 21 We confirmed that it works as an optical output circuit to an optical waveguide.

なお、クラッド層の厚さや選択的エツチング時間を本実
施例と異なる条件にしても、上述のような選択エツチン
グにより、第6C図に示すような構造の光学的反射面と
しての結晶面を備えた光入出力回路を製造することがで
きた。
It should be noted that even if the thickness of the cladding layer and the selective etching time are set to conditions different from those of this example, the selective etching described above can provide a crystal surface as an optical reflection surface with a structure as shown in FIG. 6C. We were able to manufacture an optical input/output circuit.

〔実施例3〕 レーザ発振波長が1.55μmとなるように、コア層を
なす厚さ0,1μmのInGaAsP結晶の組成を選定
し、このコア層の上下を1nPクラッド層で積層したう
えで、上述の実施例2と同様の方法で反射面を形成した
半導体周回型レーザを作製した。この周回型レーザ内の
レーザ光の約50%を、その反射面により取り出すこと
ができた。
[Example 3] The composition of the 0.1 μm thick InGaAsP crystal forming the core layer was selected so that the laser oscillation wavelength was 1.55 μm, and 1nP cladding layers were laminated above and below this core layer. A semiconductor orbiting laser in which a reflective surface was formed was manufactured in the same manner as in Example 2 described above. Approximately 50% of the laser light within this orbiting laser could be extracted through its reflective surface.

なお、上述の実施例2および3においては、(001)
面方位を有する基板を用いた場合を示したが、他の面方
位を有する基板を用いた場合には結晶学的面方位関係を
反映して結晶面lOの傾き角が異なるものの、上述した
光入出力回路を構成することができることは明らかであ
る。
In addition, in the above-mentioned Examples 2 and 3, (001)
Although the case where a substrate with a plane orientation is used is shown, when a substrate with another plane orientation is used, the tilt angle of the crystal plane lO will be different reflecting the crystallographic plane orientation relationship, but the above-mentioned light It is clear that input/output circuits can be constructed.

また、上述の実施例2および3においては、各図面中で
伝搬光を基板の上側へ取り出す構成の光入出力回路を製
造したが、基板の下側へ伝搬光を取り出す場合には、上
述の実施例2および3における光導波路の結晶方位と直
交する方向に配設した光導波路に、上述の実施例2およ
び3と同様の方法によって光学的反射面を形成すればよ
い。
In addition, in the above-mentioned Examples 2 and 3, the optical input/output circuit was manufactured with a configuration in which the propagating light is extracted to the upper side of the substrate in each drawing, but when the propagating light is extracted to the lower side of the substrate, the above-mentioned An optical reflecting surface may be formed on the optical waveguides arranged in a direction perpendicular to the crystal orientation of the optical waveguides in Examples 2 and 3 by the same method as in Examples 2 and 3 described above.

また、上述の実施例1ないし3においては、いずれも製
造した光入出力回路の光出力動作のみを確認したが、光
の相反性に基づけば、光導波路への光入力回路としても
動作することは明らかである。
In addition, in Examples 1 to 3 described above, only the optical output operation of the manufactured optical input/output circuit was confirmed, but based on the reciprocity of light, it can also operate as an optical input circuit to an optical waveguide. is clear.

さらに、上述の実施例1ないし3においては、いずれも
InP系レーザを例にとったが、例えばGaAs系等の
他の半導体光導波路に対して、適当なエッチャントでエ
ツチングを施すことにより所望の光入出力回路を製造す
ることが可能である。
Furthermore, in Examples 1 to 3 above, an InP-based laser was used as an example, but the desired light can be obtained by etching other semiconductor optical waveguides, such as GaAs-based, with an appropriate etchant. It is possible to manufacture input/output circuits.

[発明の効果1 以上説明したように、本発明によれば、光導波路中の伝
搬光を取り出すための光学的反射面としての結晶面を化
学的エツチングにより容易に形成することができるとと
もに、結晶面により構成される溝の深さを結晶方位の関
係から制御することができるので、所望の光取り出し割
合で正確に取り出し得る光入出力回路を製造することが
できる。また1本発明によれば、選択エツチングを用い
ても上述の溝の深さを正確に制御することが可能である
[Effect of the Invention 1] As explained above, according to the present invention, it is possible to easily form a crystal plane as an optical reflection surface for extracting propagating light in an optical waveguide by chemical etching, and Since the depth of the groove formed by the plane can be controlled based on the relationship with the crystal orientation, it is possible to manufacture a light input/output circuit that can accurately extract light at a desired light extraction ratio. Further, according to the present invention, it is possible to accurately control the depth of the above-mentioned grooves even by using selective etching.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明を適用し得るリッヂ型半導体レーザを
示す概略構成図、 第2A図ないし第2E図は、第1図に示した半導体レー
ザを用いて本発明の第1の発明に係る光入出力回路を製
造する工程を工程順に説明するための模式的断面図、 第3図は、第1図に示した半導体レーザの光導波路中を
伝搬する光の光強度分布を示す模式図、第4図は、本発
明により製造される光入出力回路としての結晶面により
反射されて取り出され得る光の伝搬光に対する光強度の
割合と、マスクの開口部の寸法りおよび上述の結晶面に
より構成される溝の深さ寸法りとの関係を示すグラフ、
第5図は、本発明を適用し得る周回型半導体レーザを示
す概略構成図、 第6八図ないし第6C図は、第5図に示した半導体レー
ザを用いて本発明の第2の発明に係る光入出力回路を製
造する工程を工程順に説明するための模式的断面図、 第7A図は、従来の光学的反射面を備えた光入出力回路
を示す概略断面図、 第7B図は、第7A図に示した光入出力回路の光強度分
布を示すグラフ、 第8図は、従来の光導波路中の伝搬光を回折させるため
のグレーティングを備えた光入出力回路を示す概略断面
図である。 1・・・光入出力回路、 2・・・コア層、 2a・・・コア層の光軸線、 3・・・上クラッド層、 4・・・下クラッド層、 5・・・溝、 5a・・・光学的反射面、 6・・・光出力方向、 7・・・光入出力回路、 8・・・グレーティング、 9・・・光(出力光)、 10・・・光学的反射面、 12・・・キャップ層、 13・・・マスク(レジストパターン)、14・・・溝
、 20・・・周回型の光導波路、 1・・・光学的反射面、 22−・・レーザ光。
FIG. 1 is a schematic configuration diagram showing a ridge type semiconductor laser to which the present invention can be applied, and FIGS. 2A to 2E are diagrams illustrating a first aspect of the present invention using the semiconductor laser shown in FIG. FIG. 3 is a schematic cross-sectional view for explaining the steps of manufacturing the optical input/output circuit in order of process; FIG. 3 is a schematic diagram showing the light intensity distribution of light propagating in the optical waveguide of the semiconductor laser shown in FIG. 1; FIG. 4 shows the ratio of the light intensity to the propagating light of the light that can be reflected and extracted by the crystal plane as an optical input/output circuit manufactured according to the present invention, and the size of the opening of the mask and the above-mentioned crystal plane. A graph showing the relationship between the depth and dimension of the configured grooves,
FIG. 5 is a schematic configuration diagram showing a circular semiconductor laser to which the present invention can be applied, and FIGS. 68 to 6C show a second invention of the present invention using the semiconductor laser shown in FIG. FIG. 7A is a schematic cross-sectional view showing a conventional optical input/output circuit equipped with an optical reflective surface; Figure 7A is a graph showing the light intensity distribution of the optical input/output circuit, and Figure 8 is a schematic cross-sectional view showing a conventional optical input/output circuit equipped with a grating for diffracting propagating light in an optical waveguide. be. DESCRIPTION OF SYMBOLS 1... Optical input/output circuit, 2... Core layer, 2a... Optical axis of core layer, 3... Upper cladding layer, 4... Lower cladding layer, 5... Groove, 5a. ... Optical reflective surface, 6... Light output direction, 7... Optical input/output circuit, 8... Grating, 9... Light (output light), 10... Optical reflective surface, 12 ... Cap layer, 13... Mask (resist pattern), 14... Groove, 20... Circulating optical waveguide, 1... Optical reflective surface, 22-... Laser light.

Claims (1)

【特許請求の範囲】 1)半導体基板の上に、コア層と、該コア層を挟むクラ
ッド層とを積層して半導体光導波路素子を形成する工程
と、 前記クラッド層のうち、前記半導体基板と反対側のクラ
ッド層表面にマスクを配する工程と、前記マスクの開口
部を通じて化学的エッチングを施すことによって、前記
クラッド層から前記コア層に達しかつ前記コア層の光軸
線に対して傾きを有する結晶面により構成される溝を形
成する工程とを備え、 前記溝形成工程において、前記マスクの開口部の前記コ
ア層の光軸線に沿う寸法を制御することによって、前記
溝の深さ寸法を制御することを特徴とする半導体光入出
力回路の製造方法。 2)半導体基板の上に、コア層と、該コア層を挟みかつ
該コア層の構成材料と化学的性質を異にする材料からな
るクラッド層とを積層して半導体光導波路素子を形成す
る工程と、 前記クラッド層のうち、前記半導体基板と反対側のクラ
ッド表面にマスクを配する工程と、該マスクの開口部を
通じてクラッド層のみに選択的エッチングを施して前記
コア層の光軸線に対して傾きを有する結晶面を形成する
工程とを備えたことを特徴とする半導体光入出力回路の
製造方法。
[Claims] 1) forming a semiconductor optical waveguide element by laminating a core layer and cladding layers sandwiching the core layer on a semiconductor substrate; arranging a mask on the surface of the cladding layer on the opposite side, and performing chemical etching through the opening of the mask so as to reach the core layer from the cladding layer and have an inclination with respect to the optical axis of the core layer. forming a groove formed by a crystal plane, and in the groove forming step, the depth dimension of the groove is controlled by controlling the dimension of the opening of the mask along the optical axis of the core layer. A method for manufacturing a semiconductor optical input/output circuit, characterized by: 2) Forming a semiconductor optical waveguide element by laminating a core layer and a cladding layer made of a material having chemical properties different from the constituent material of the core layer and sandwiching the core layer on the semiconductor substrate. and a step of disposing a mask on the surface of the cladding layer on the side opposite to the semiconductor substrate, and selectively etching only the cladding layer through the opening of the mask so that the optical axis of the core layer is etched. 1. A method of manufacturing a semiconductor optical input/output circuit, comprising the step of forming a crystal plane having an inclination.
JP20225790A 1990-07-30 1990-07-30 Manufacture of semiconductor optical input and output circuit Pending JPH0485503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20225790A JPH0485503A (en) 1990-07-30 1990-07-30 Manufacture of semiconductor optical input and output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20225790A JPH0485503A (en) 1990-07-30 1990-07-30 Manufacture of semiconductor optical input and output circuit

Publications (1)

Publication Number Publication Date
JPH0485503A true JPH0485503A (en) 1992-03-18

Family

ID=16454551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20225790A Pending JPH0485503A (en) 1990-07-30 1990-07-30 Manufacture of semiconductor optical input and output circuit

Country Status (1)

Country Link
JP (1) JPH0485503A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666625A1 (en) * 1994-01-31 1995-08-09 Mitsubishi Chemical Corporation Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
JP2009124046A (en) * 2007-11-16 2009-06-04 Advanced Telecommunication Research Institute International Semiconductor laser element and semiconductor laser gyro
JP2017028125A (en) * 2015-07-23 2017-02-02 日本電信電話株式会社 Semiconductor laser element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666625A1 (en) * 1994-01-31 1995-08-09 Mitsubishi Chemical Corporation Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
JP2009124046A (en) * 2007-11-16 2009-06-04 Advanced Telecommunication Research Institute International Semiconductor laser element and semiconductor laser gyro
JP2017028125A (en) * 2015-07-23 2017-02-02 日本電信電話株式会社 Semiconductor laser element

Similar Documents

Publication Publication Date Title
KR100393661B1 (en) Optical structure and method for its production
US5127081A (en) Optical branching waveguide
JPH04243216A (en) Production of optical waveguide and optical integrated element and production thereof
US7796846B2 (en) Optical integrated device and method of manufacturing the same
US4589117A (en) Butt-jointed built-in semiconductor laser
US7981707B2 (en) Method for enhancing optical characteristics of multilayer optoelectronic components
JP2752851B2 (en) Manufacturing method of optical waveguide
JPH0485503A (en) Manufacture of semiconductor optical input and output circuit
JP2018026407A (en) Method for manufacturing optical device
JP2006323136A (en) Optical waveguide and manufacturing method therefor
US4845014A (en) Method of forming a channel
JP2002223032A (en) Optical element and method for manufacturing it
JP7135739B2 (en) METHOD FOR MANUFACTURE OF SPOT SIZE CONVERTER AND SPOT SIZE CONVERTER
US6865207B1 (en) Semiconductor laser device withspot-size converter and method for fabricating the same
JP2016161915A (en) Optical waveguide device and optical device
JPH0340481A (en) Semiconductor laser
EP4311042A1 (en) Opto-electronic device
JP2605650B2 (en) Optical isolator
JPH0430198B2 (en)
JPH0462194B2 (en)
JPS5992588A (en) Mono-axial mode semiconductor laser
KR100399577B1 (en) Spot size converter and Manufacturing Method of Spot size converter
KR100194584B1 (en) Semiconductor Lattice Waveguide Structure and Manufacturing Method Thereof
JPS62211980A (en) Manufacture of semiconductor laser
JPH06232499A (en) Distribution feedback type semiconductor laser and its manufacture