JPH0484549A - Protection system for feeding circuit - Google Patents
Protection system for feeding circuitInfo
- Publication number
- JPH0484549A JPH0484549A JP2199583A JP19958390A JPH0484549A JP H0484549 A JPH0484549 A JP H0484549A JP 2199583 A JP2199583 A JP 2199583A JP 19958390 A JP19958390 A JP 19958390A JP H0484549 A JPH0484549 A JP H0484549A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- register
- signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Devices For Supply Of Signal Current (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、端末装置に回線を通して直流電流を供給する
給電回路において、回線が工事、事故などにより短絡、
地絡した時、前記給電回路を保護するための給電回路の
保護方式に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention is directed to a power supply circuit that supplies direct current to a terminal device through a line, and is designed to prevent the line from short-circuiting due to construction work, an accident, etc.
The present invention relates to a power supply circuit protection method for protecting the power supply circuit when a ground fault occurs.
（ロ）従来の技術
従来、例えば、構内交換機（主装置）とそれに回線を介
して接続された複数の電話機（端末装置）との関係に代
表される様に、主装置から端末装置へ電源を供給するシ
ステムに於て、電源を供給する給電回路は定電圧給電、
定電流給電などの方式を問わず、電源供給線であるとこ
ろの回線が工事、事故などにより短絡、地絡する機会が
多いので、短絡、地絡による過大な電流により給電回路
が破損しないように保護回路を備えていた。(b) Conventional technology In the past, power was supplied from the main device to the terminal devices, as typified by the relationship between a private branch exchange (main device) and multiple telephones (terminal devices) connected to it via lines. In the supply system, the power supply circuit that supplies power is a constant voltage power supply,
Regardless of the method, such as constant current power supply, there are many chances that the power supply line will be short-circuited or grounded due to construction work, accidents, etc., so take precautions to prevent damage to the power supply circuit due to excessive current caused by short-circuits or grounding faults. It was equipped with a protection circuit.
（ハ）発明が解決しようとする課題
最近の主装置の小型化要請に応じて、このような保護回
路には、以下に揚げる条件が要求されている。(c) Problems to be Solved by the Invention In response to recent demands for downsizing of main devices, such protection circuits are required to meet the following conditions.
■、主装置には複数の端末装置が接続されるので給電回
路及びそれに付属する保護回路は少ない部品で構成でき
、しかも、確実な動作が期待できるものでなければなら
ない。(2) Since a plurality of terminal devices are connected to the main device, the power supply circuit and the protection circuit attached thereto must be constructed with a small number of parts and must be capable of reliable operation.
■、高密度実装をするために発熱が少ないものでなけれ
ばならない。■It must generate less heat for high-density mounting.
■、端末装置の電源特性は容量性を示し電源投入時の突
入電流が定常電流に比べて非常に大きいため、保護回路
の動作点の設定を適切にしなければならない。(2) The power supply characteristics of terminal devices are capacitive, and the inrush current when the power is turned on is much larger than the steady current, so the operating point of the protection circuit must be set appropriately.
本発明の給電回路の保護方式はこのような事情に鑑みな
されたものであり、上記した条件を満たす給電回路の保
護方式を実現することを目的とする。The power supply circuit protection system of the present invention was developed in view of the above circumstances, and an object thereof is to realize a power supply circuit protection system that satisfies the above-mentioned conditions.
（ニ）課題を解決するための手段
本発明の給電回路の保護方式は、端末装置への給電情報
を出力する制御回路と、該給電情報を記憶するレジスタ
と、該レジスタに制御されて前記端末装置へ給電を行う
とともに流れる電流値を監視する給電回路と、該給電回
路の電流監視信号により前記レジスタをリセットするリ
セット回路と、前記制御回路の給電情報の出力時から少
なくとも突入電流が流れる時間よりも長い間前記リセッ
ト回路の動作を禁止するタイマとからなる。(d) Means for Solving the Problems The power supply circuit protection system of the present invention includes a control circuit that outputs power supply information to a terminal device, a register that stores the power supply information, and a terminal that is controlled by the register. a power supply circuit that supplies power to the device and monitors the flowing current value; a reset circuit that resets the register using a current monitoring signal from the power supply circuit; and a timer that prohibits the operation of the reset circuit for a long period of time.
（ホ）作用
レジスタの記憶情報により端末装置への給電が制御され
る。端末装置への給電中、給電回路は回線に大きな電流
が流れるとその間監視信号を出力する。この信号はリセ
ット回路を介してレジスタに入力されるが、突入電流が
生じているあいだは前記監視信号はタイマから出力され
る信号により禁止されているのでレジスタがリセットさ
れることはないため、短絡、地絡などの事故時のみレジ
スタがリセットされて、給電が停止する。(e) Power supply to the terminal device is controlled by the information stored in the effect register. While power is being supplied to the terminal device, the power supply circuit outputs a monitoring signal when a large current flows through the line. This signal is input to the register via the reset circuit, but while the inrush current is occurring, the monitoring signal is inhibited by the signal output from the timer, so the register will not be reset. , the register is reset only in the event of an accident such as a ground fault, and the power supply is stopped.
（へ）実施例
次に、本発明の一実施例を図面を参照しながら説明する
。(F) Embodiment Next, an embodiment of the present invention will be described with reference to the drawings.
第１図は本発明の給電回路の保護方式の概略構成を示す
ブロック図であり、第２図は本発明の給電回路の保護方
式の給電回路の内部構成を示す回路図である。FIG. 1 is a block diagram showing a schematic configuration of a power feeding circuit protection system of the present invention, and FIG. 2 is a circuit diagram showing an internal configuration of the power feeding circuit of the power feeding circuit protection system of the present invention.
これらの図において、（１）は、回線（２）を介して接
続される端末装置（３）へ電源を供給するための給電回
路であり、回線毎に用意される。In these figures, (1) is a power supply circuit for supplying power to a terminal device (3) connected via a line (2), and is prepared for each line.
（４）は、制御回路（５）からのデータ信号（ａ）を書
き込み信号（ｂ）のタイミングで読み込み、前記給電回
路（１）を制御するために各端末装置（３）に対応して
設けられた記憶素子（以下レジスタと称する）である。(4) is provided corresponding to each terminal device (3) in order to read the data signal (a) from the control circuit (5) at the timing of the write signal (b) and control the power supply circuit (1). It is a storage element (hereinafter referred to as a register) that is stored in a register.
尚、データ信号（ａ）は通常８ビツトまたは１６ビツト
バスで供給されている関係−１−１１枚の基板」二に８
または１６個の回路を実装するのが一般的である。（６
）は書き込み信号（ｂ）の入力により一定時間（少なく
とも端末装置の電源投入時の突入電流が流れる時間より
も長い時間）、ＮＡＮＤゲート（７）にローレベル（’
Ｌ’ ）の信号を出力するタイマである。給電回路
（１）は第２図に示すように構成され、レジスタ（４）
の負論理出力端子（Ｑ）から出力される信号（Ｃ）は抵
抗（８）を介してＰＮＰ型トランジスタ（９）のベース
に入力される。 （１０）、 （１１）、 （１２
）、 （１３）は抵抗、（１４）はダイオード、（１
５ａ）はホトカプラのＬ Ｅ Ｄ、（１５ｂ）はホトカ
プラのホトトランジスタ、（１６）は出力トランジスタ
、（２）は回線である。ホトトランジスタ（１５１〕）
のエミッタからは信号（ｅ）が出力され、該信号（ｅ）
はＮＡＮＤゲート（７）に入力され、該ＮＡＮＤゲート
（７）の論理出力はレジスタ（４）のリセット入力端
子（Ｒ）に入力される。Note that the data signal (a) is normally supplied by an 8-bit or 16-bit bus.
Or, it is common to implement 16 circuits. (6
) is set to a low level ('
This is a timer that outputs a signal of L'). The power supply circuit (1) is configured as shown in Fig. 2, and has a register (4).
The signal (C) output from the negative logic output terminal (Q) of is inputted to the base of the PNP transistor (9) via the resistor (8). (10), (11), (12
), (13) is a resistor, (14) is a diode, (1
5a) is a photocoupler LED, (15b) is a phototransistor of the photocoupler, (16) is an output transistor, and (2) is a line. Phototransistor (151)
A signal (e) is output from the emitter of
is input to the NAND gate (7), and the logic output of the NAND gate (7) is input to the reset input terminal (R) of the register (4).
次に、第３図のタイムチャートを参照しながら上記回路
の動作を説明する。Next, the operation of the above circuit will be explained with reference to the time chart of FIG.
端末装置（３）に対し給電を開始する時には制御回路（
５）からデータ信号（ａ）と書き込み信号（ｂ）が出力
される。レジスタ（４）のデータ入力端子（Ｄ）及びタ
ロツク入力端子（ＣＫ）にデータ信号（ａｌ）又は（Ｃ
２）及び書き込み信号（ｂ、）又は（ｂ、）が夫々入力
されると、負論理出力（頂）からはローレベル（’
Ｌ’ ）の信号（ｃｌ）又は（Ｃ３）が出力される。信
号（Ｃ１）又は（Ｃ３）が゛ Ｌ′になるとＰＮＰ型ト
ランジスタ（９）が導通し、続いて出力トランジスタ（
１６）が導通し、回線（２）に電流（（ｐ、）又は（ｐ
＋））が流れる。この電流（（ｐ、）又は（ｐ、））が
式（１，１，）で導かれる定電流設定値（１）を越えた
時、ホトカプラのＬＥＤ（１５ａ）に出力トランジスタ
（１６）のベース電流の一部が分流して流れ、ホトトラ
ンジスタ（１５ｂ）が導通してエミッタ抵抗（１３）に
電流が流れ、ハイレベル（ＭＴ“）の信号（ｅｌ）が出
力される。尚、前記定電流設定値（Ｊ）の値は、端末装
置（３）が容ＩｉＶ性を示すため電源投入時の突入電流
は定常電流に比べ非常に大きいが、突入電流以下で定常
電流の数倍に設定する。When starting power supply to the terminal device (3), the control circuit (
5) outputs a data signal (a) and a write signal (b). The data signal (al) or (C
2) and the write signal (b,) or (b,) are respectively input, the negative logic output (top) becomes a low level ('
L') signal (cl) or (C3) is output. When the signal (C1) or (C3) becomes ``L'', the PNP type transistor (9) becomes conductive, and then the output transistor (
16) conducts, and the current ((p, ) or (p
+)) flows. When this current ((p,) or (p,)) exceeds the constant current setting value (1) derived from equation (1, 1,), the photocoupler LED (15a) is connected to the base of the output transistor (16). Part of the current flows in a shunted manner, the phototransistor (15b) becomes conductive, the current flows to the emitter resistor (13), and a high level (MT") signal (el) is output. Note that the constant current The set value (J) is set to be less than the inrush current and several times the steady current, although the inrush current at power-on is very large compared to the steady current because the terminal device (3) exhibits IiV characteristics.
１＝ ＋ （ＶＦｌ＋ＶＦ２）−ＶＢＥＩ ＋Ｒ・・・
（１，１）Ｔ ゛定電流設定値
Ｖ Ｆ ＋ ：ダイオード（１４）の順方向電圧Ｖ Ｆ
２ ：Ｉ−Ｅ Ｄ （］、、 ５ ａ ）の順方向電
圧■ＲＰ：：出力トランジスタ（１６）のベース−エミ
ッタ電圧
Ｒ：エミッタ抵抗（１３）の抵抗値
従って、回線（２）が正常であれば端末装置（３）に電
源供給を開始すると突入電流が流れる間、ＮＡＮＤゲー
ト（７）にハイレベル（。1= + (VFl+VF2)-VBEI +R...
(1,1) T ゛ Constant current setting value V F + : Forward voltage V F of diode (14)
2: Forward voltage of I-E D (], 5 a) ■RP:: Base-emitter voltage of output transistor (16) R: Resistance value of emitter resistor (13) Therefore, line (2) is normal. If there is, when power supply starts to the terminal device (3), the NAND gate (7) is at a high level (high level) while inrush current flows.
Ｈ’）の信号（ｅ、）が出力されるが、一方、■の時点
で回線（２）に短絡、地絡などの事故が発生すれば、端
末装置への電源供給が停止されるまでハイレベル（’Ｈ
’）の信号（ｅ、）、（ｅ、）が出力される。H') signal (e,) is output, but if an accident such as a short circuit or ground fault occurs in line (2) at point (■), the signal (e,) remains high until the power supply to the terminal device is stopped. Level ('H
') signals (e,) and (e,) are output.
ここで、タイマ（６）からは、書き込み信号（ｂ）の入
力後から突入電流が流れているＩｔｉＪよりも長い期間
、Ｎ Ａ、 Ｎ Ｄゲート（７）に対してローレベル（
’ Ｌ’ ）の信号（ｆｌ）又は（ｆ２）が出力され
ているため、事故時のみＮＡＮＤゲート（７）からレジ
スタ（４）のリセット端子にリセット信号（ｃｌ ＋）
又は（ｄ２）が出力される。このリセット信号（ｄｌ）
又は（ｄ２）の入力により、信号（Ｃ）はハイレベル（
’ Ｈ’ ）の信号（Ｃ２）又は（Ｃ１）となり端末装
置への電源供給が停止され（信号（ｐ、）又は（ｐ、）
）給電回路（１）の熱的な負担が解消される。Here, the timer (6) outputs a low level (
'L') signal (fl) or (f2) is output, so the reset signal (cl +) is sent from the NAND gate (7) to the reset terminal of the register (4) only in the event of an accident.
Or (d2) is output. This reset signal (dl)
Or, by inputting (d2), the signal (C) becomes high level (
'H') signal (C2) or (C1) and the power supply to the terminal device is stopped (signal (p,) or (p,)
) Thermal burden on the power supply circuit (1) is eliminated.
このように、本実施例によれば回線の短絡、地絡による
事故電流は低い値に制限され、短時間で給電が解放され
るので給電回路の放熱設計は容易となる。また、端末装
置の電源投入時の突入電流を時間的に分散するので主装
置の電源容量を必要以」−に用意しなくてもよいなどの
効果がある。As described above, according to this embodiment, the fault current due to a line short circuit or ground fault is limited to a low value, and the power supply is released in a short time, thereby facilitating the heat dissipation design of the power supply circuit. Further, since the inrush current when the power of the terminal device is turned on is dispersed over time, there is an effect that there is no need to prepare more power supply capacity for the main device than necessary.
また、本実施例によれば、配線工事などによる一時的な
短絡、地絡によっても端末装置への電源供給が停止され
るが、Ｒ１す節回路（５）からレジスタ（４）に周期的
にデータを書き込むことにより自動的に給電回路（１）
を復旧することができる。また、前記周期をタイマ（６
）の動作時間（°Ｌ゛ 出力時間）に比べ非常に大きく
取れば給電回路（］）の発熱は問題にならない。Furthermore, according to this embodiment, the power supply to the terminal device is stopped due to a temporary short circuit or ground fault due to wiring work, etc., but the power supply from the R1 node circuit (5) to the register (4) is periodically Power supply circuit automatically by writing data (1)
can be restored. In addition, the period is set by a timer (6
) The heat generation of the power supply circuit ( ) will not be a problem if the operating time (°L゛ output time) is set very long.
また、タイマ（６）は、データバスにより８又は１６の
回路で共有するように構成してもよく、その時は（］）
及び（１１）の位置で接続すればよい。Also, the timer (6) may be configured to be shared by 8 or 16 circuits via a data bus, in which case (])
and (11).
（ト）発明の効果
このように、本発明によれば、給電回路及びそれに付属
する保護回路を少ない部品で構成でき、発熱が少なく、
しかも、確実に動作する給電回路の保護方式を実現でき
る。(G) Effects of the Invention As described above, according to the present invention, the power supply circuit and the protection circuit attached thereto can be configured with a small number of parts, generate less heat, and
Furthermore, it is possible to realize a protection system for a power supply circuit that operates reliably.
第１図乃至第３図はいずれも本発明の給電回路の保護方
式の図面であり、第１図は概略構成を示すブロック図、
第２図は給電回路の内部構成を示す回路図、第３図はタ
イムチャートである。1 to 3 are drawings of a protection system for a power supply circuit according to the present invention, and FIG. 1 is a block diagram showing a schematic configuration;
FIG. 2 is a circuit diagram showing the internal configuration of the power supply circuit, and FIG. 3 is a time chart.
Claims (1)
給する給電回路の保護方式において、端末装置への給電
情報を出力する制御回路と、該給電情報を記憶するレジ
スタと、該レジスタに制御されて前記端末装置へ給電を
行うとともに流れる電流値を監視する給電回路と、該給
電回路の電流監視信号により前記レジスタをリセットす
るリセット回路と、前記制御回路の給電情報の出力時か
ら少なくとも突入電流が流れる時間よりも長い間前記リ
セット回路の動作を禁止するタイマとを具備した事を特
徴とする給電回路の保護方式。In a protection method for a power supply circuit that supplies power from a main device to a terminal device connected via a line, a control circuit that outputs power supply information to the terminal device, a register that stores the power supply information, and a control circuit that controls the register. a power supply circuit that supplies power to the terminal device and monitors the current value flowing through the terminal device; a reset circuit that resets the register based on a current monitoring signal of the power supply circuit; A protection method for a power supply circuit, comprising: a timer that prohibits operation of the reset circuit for a longer time than the time when the reset circuit is flowing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199583A JPH0484549A (en) | 1990-07-27 | 1990-07-27 | Protection system for feeding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199583A JPH0484549A (en) | 1990-07-27 | 1990-07-27 | Protection system for feeding circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0484549A true JPH0484549A (en) | 1992-03-17 |
Family
ID=16410263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199583A Pending JPH0484549A (en) | 1990-07-27 | 1990-07-27 | Protection system for feeding circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0484549A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006214229A (en) * | 2005-02-07 | 2006-08-17 | Chugoku Electric Power Co Inc:The | On-column collapsible working bench |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127548A (en) * | 1978-03-27 | 1979-10-03 | Matsushita Electric Works Ltd | Apparatus for protecting motor from impact load |
| JPS6122718A (en) * | 1984-07-06 | 1986-01-31 | 富士通株式会社 | Overcurrent protecting circuit |
| JPS6261496A (en) * | 1985-09-11 | 1987-03-18 | Iwatsu Electric Co Ltd | Power source supply circuit for key telephone set |
| JPS6277014A (en) * | 1985-09-29 | 1987-04-09 | 日本電気株式会社 | Current supplying circuit |
| JPS63109515A (en) * | 1986-10-28 | 1988-05-14 | Miyaki Denki Seisakusho:Kk | Power supply system |
-
1990
- 1990-07-27 JP JP2199583A patent/JPH0484549A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127548A (en) * | 1978-03-27 | 1979-10-03 | Matsushita Electric Works Ltd | Apparatus for protecting motor from impact load |
| JPS6122718A (en) * | 1984-07-06 | 1986-01-31 | 富士通株式会社 | Overcurrent protecting circuit |
| JPS6261496A (en) * | 1985-09-11 | 1987-03-18 | Iwatsu Electric Co Ltd | Power source supply circuit for key telephone set |
| JPS6277014A (en) * | 1985-09-29 | 1987-04-09 | 日本電気株式会社 | Current supplying circuit |
| JPS63109515A (en) * | 1986-10-28 | 1988-05-14 | Miyaki Denki Seisakusho:Kk | Power supply system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006214229A (en) * | 2005-02-07 | 2006-08-17 | Chugoku Electric Power Co Inc:The | On-column collapsible working bench |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638289A (en) | Method and apparatus allowing hot replacement of circuit boards | |
| US3371262A (en) | Protection circuits for transistorized regulator circuitry | |
| US4855892A (en) | Power supply for plasma display | |
| JPH033971B2 (en) | ||
| EP1535308B1 (en) | Protected dual-voltage microcircuit power arrangement | |
| US3225257A (en) | High speed direct current voltage fault sensing, indicating and load protecting apparatus | |
| US3665253A (en) | Short circuit protection device for multiple power supplies | |
| US5973416A (en) | Method for controlling a power supply switch and circuit arrangement for performing the control | |
| JPH0484549A (en) | Protection system for feeding circuit | |
| US5418674A (en) | Multi-lead protected power device having current and boot-strap inputs | |
| JPH09322390A (en) | Protecting circuit from overvoltage | |
| KR20080017697A (en) | Protection circuit | |
| JPH07297958A (en) | Switch switchgear with supply circuit | |
| US3568043A (en) | Diode constant voltage source limits current through a series transistor circuit | |
| JPS63124731A (en) | Charger of secondary battery in electronic equipment | |
| JP2784274B2 (en) | Power protection device | |
| JPS627337A (en) | Apparatus and method for protecting voltage/current transition | |
| JP2964567B2 (en) | Overcurrent protection circuit | |
| JP3295833B2 (en) | Power supply redundancy system | |
| KR890009007Y1 (en) | A fixed voltage device | |
| KR950008457B1 (en) | S-ram back-up circuit using transistor | |
| JP2776405B2 (en) | Redundant power supply system | |
| JPS60136801A (en) | External station unit for electric system of vehicle | |
| JPS61245222A (en) | Constant voltage power supply circuit | |
| JPH06339223A (en) | Power supply system |