JPH0484256A - 使用権切換え制御方式 - Google Patents

使用権切換え制御方式

Info

Publication number
JPH0484256A
JPH0484256A JP19874090A JP19874090A JPH0484256A JP H0484256 A JPH0484256 A JP H0484256A JP 19874090 A JP19874090 A JP 19874090A JP 19874090 A JP19874090 A JP 19874090A JP H0484256 A JPH0484256 A JP H0484256A
Authority
JP
Japan
Prior art keywords
vector
instruction
processor
type
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19874090A
Other languages
English (en)
Inventor
Kenichi Sakai
坂井 賢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19874090A priority Critical patent/JPH0484256A/ja
Publication of JPH0484256A publication Critical patent/JPH0484256A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数のプロセッサが他の1つのプロセッサを共用スるマ
ルチプロセッサシステムにおける共用プロセッサの使用
権切換え制御方式に関し1つのプロセッサが他の1つの
プロセッサを専用するマルチプロセッサシステムの場合
との間でCPUタイムに誤差がなく、また使用権切換え
時のオーバヘッドが小さい制御方式を提供することを目
的とし 複数の第1種のプロセッサと、第1種のプロセッサの各
々から送られる特定の命令を処理する第2種の共用プロ
セッサとを有するマルチプロセッサシステムにおいて、
第2種の共用プロセッサは。
共用プロセッサの使用権を各第1種のプロセッサに対し
て択一的に切換え付与する使用権制御部と。
各第1種のプロセッサから送られる命令をプロセッサご
とに保持する命令バッファとをそなえ、使用権制御部が
共用プロセッサの使用権を1つの第1種のプロセッサか
ら他の1つの第1種のプロセッサに切換えたとき、共用
プロセッサの使用権を失った第1種のプロセッサからの
命令を保持する命令バッファが一杯でなくても、当該第
1種のプロセッサに対して命令の送出を禁止する信号を
送り、当該第1種のプロセッサは、命令の送出を禁止す
る信号を受け取った後、後続のベクトル命令を共用プロ
セッサへ送出できずインタロックされて命令実行停止状
態となったとき、共用プロセッサに対して停止状態信号
を送り、命令の遺灰切換えを行わせるように構成した。
〔産業上の利用分野〕
本発明は、複数のスカラユニットがベクトルユニットを
共用するマルチプロセッサシステムなどの複数のプロセ
ッサが他の1つのプロセッサを共用するマルチプロセッ
サシステムにおける共用プロセッサの使用権切換え#外
方式に関する。
〔従来の技術〕
第6図は3本発明が適用される複数のスカラユニットと
1つのベクトルユニットをそなえたマルチプロセッサシ
ステムの構成図である。
図において、1は主記憶ユニット(MSU)。
2は記憶制御ユニフト(MCU)、3.4はスカラユニ
ット(SUO,5UI)、5はベクトルユニット(VU
)、6はベクトル命令制御部(vCU)、7はベクトル
実行部(VEU)、8はLOAD命令実行パイプ、9は
5TORE命令実行パイプ、10はベクトルレジスタ(
VR)、11はADD命令実行パイプ、12はMULT
I命令実行パイプ、13はDIWIDE命令実行パイプ
14は信号線である。
SUO,SUIは、それぞれMCUを通してMSUから
スカラ命令及びベクトル命令を取り込み。
スカラ命令は自身で処理し、ベクトル命令はVUに送る
SUO,SUIからVUに送られたベクトル命令は、V
CU内で選択され、信号線14を通してVEUに送られ
、実行される。
第7図は第6図のvCUにおけるSUO,SUlとのイ
ンタフェース部すなわちベクトル命令フェッチ機構の細
部構成を示したものである。
第7図において。
15.16はそれぞれSUO,SUIからベクトル命令
をフェッチする処理を行うベクトル命令フェッチ部VF
UO,VFUIである。
17.18はそれぞれフェッチしたべり、トル命令を一
時保持するベクトル命令フェッチステージレジスタVF
SRO1vFSR1である。
19.20はそれぞれフェッチしたVFSROVFSR
1のベクトル命令を複数個バッファリングするベクトル
命令バッファVFBO,VFBIである。
2122はそれぞれVFBO,VFBIを管理し、それ
らがいっばいになるまでSUO,SUlとの間でベクト
ル命令のフェッチ制御を行うフェッチ制御部である。
2324はそれぞれVFSRO,VFSRIかVFBO
,VFBIかを選択するセレクタSELである。このS
ELは、VFBO,VFBIに命令カアレば、VFSR
O,VFSRlに優先してVFB−0,VFBI側を選
択するように制御される。
2526はそれぞれベクトル命令プレデコードステージ
レジスタvPSRO1■PSR1であり、ベクトル命令
をプレデコードするとともに次段へ転送できるまで保持
する。
27.28はそれぞれベクトル命令のプレデコードを行
う命令デコーダDECである。
29.30はそれぞれ例外チエ・ンク部である。
31はVPSROとVPSRlの各出力の一方を選択す
るセレクタSELである。
32はDEC27とDEC28の各出力の一方を選択す
るセレクタSELである。
33はSUOとSUIに対してVUの使用権を一方から
他方へ切り換えるVU使用権制御部である。
33a、33bは、使用権をもつsUがSUOかSUI
かを設定する使用権ラッチである。
34はベクトル命令のVEUに対する発信制御に用いる
ベクトルキューステージレジスタVQSRである。
35はVEUの実行を監視する命令管理制御部であり、
VEU内の実行パイプごとに設けられている。
36は VU使用権切換え制御用の信号線である。
次に回路動作をVFUOを例に説明する。VFUlの場
合もVFUOと同様である。
SUOから送出されたベクトル命令は、VFUOのベク
トル命令フェッチステージレジスタVFSROに入力さ
れる。ここでベクトルプレデコードステージレジスタV
PSROに命令がなければ。
VFSROからVPSROに命令が移される。
しかしVPSROに先行命令が入っているかあるいは命
令バッファVFBOに先行命令が入っている時には、V
FSROからVFBOに命令が移され、バッファリング
される。
また先行命令がVPSROからぬけた時に、VFBOに
命令が入っている場合には、VFBOからセレクタ5E
L23を通って次のタイミングにVPSROに命令が入
力される。
以上の動作は、フェッチ制御部21の制御のもとに行わ
れる。
VPSROの命令は、命令デコーダDEC27および例
外チエツク部29へ送られ、さらにセレクタ5EL31
を経てベクトルキューステージレジスタVQSRに送ら
れ、命令発信を制御する(SUOがVU使用権をもって
いるものとする)。
フェッチ制御部21は、VFBOのつまり具合とVPS
ROでの命令の有無を見て、VFBO,VPSROへの
命令の入力、セレクト制御を行う。
またVFBOが一杯になると、ベクトル命令送出禁止信
号VU  CLO3EをSUOに送り、SUOからの以
後の命令の送出を止める。
例外チエツク部29は、VPSROにある命令の例外チ
エツクとデコード結果のチエツクを行う。
命令管理制御部35は、命令デコーダ27から送られる
デコード情報及びVQSR34からの情報によって命令
発信を制御するとともに、VEUで実行されている命令
の管理を行う。
次にVU使用権の切換え制御について説明する。
VU使用権制御部33は、SUOから送られたベクトル
命令(以後O系のベクトル命令と呼ぶ)とSUIから送
られたベクトル命令(以後I系のベクトル命令と呼ぶ)
のどちらをVEUで実行するかを、定められたアルゴリ
ズムにしたがって選択する制御を行う。
この選択信号は、信号線36によりセレクタ5EL31
.32に送られる。
5EL31.32は、VPSROとVPSRIからVQ
SRに入力する情報および命令デコーダDEC27と2
8から命令管理制御部35に入力する情報を、それぞれ
0系か1系かに切換える。
VLJ使用権制御部33は、0系と1系の選択の際、た
とえばO系に1系よりも高いプライオリティをもたせ、
O系のベクトル命令を先に実行させる。ここでO系のベ
クトル命令がパケット(複数のベクトル命令のかたまり
)をなしている場合には、パケットが終了するまでVU
使用権は切換えず、1系のベクトル命令を実行待ちとす
る。
次にVU使用権の切換えに伴うSU側への制御方式につ
いて従来例を説明する。
第1の方式は、たとえばVU内にSUOからのベクトル
命令がないことを条件にVυ使用権をSUOからSUI
に切換えるアルゴリズムの場合第8図(a)に示すよう
に、まずSUOのVU使用権をOFFにし、SUOに対
するベクトル命令の送出を禁止する信号(VU  CL
O3E信号という)をONにする。しかしこのとき、制
御タイミングのずれから、SUOがベクトル命令を送出
してくる場合があるため、このベクトル命令の漏れがあ
るかどうかを一定期間監視し、ベクトル命令の漏れがな
い場合に初めて他方のSUIのVU使用権をONにする
。他方、ベクトル命令の漏れが検出された場合には、第
8図(b)に示すように、SUOのVU使用権をONに
戻し、SUOからのベクトル命令の処理を続行するもの
である。
この第1の方式では、ベクトル命令の送出を禁止する信
号(VU CLoSE)がONになりかつSU内でベク
トル命令を発行できないインタロック状態になると、S
UO内にあるプログラムの実行時間を測定するCPUタ
イマが停止されるかVU内のWAITタイマが起動され
、正確なCPUtrmeが測定可能にされるため(WA
 T Tタイマを用いた場合は、後にO3によりCPU
t imeからWAITtimeを減算する)、VU使
用権の切換えがないISUのマルチプロセッサシステム
(UP)の場合とVU使用権切換えがある2SUマルチ
プロセツサシステム(DSP)の場合とでCPUt i
meに違いが生じない。しかしこの第1の方式では、V
O使用権を切換える際にベクトル命令の漏れ送出を監視
するための期間が必要であり、これがオーバヘッドとな
る。
また第2の方式として、第9図に示すように。
たとえばSUOのVU使用権がOFFになればSUlの
VU使用権をONにするが、SUOに対するベクトル命
令送出禁止信号(VU  CLoSE)を直ちにはON
にせず、命令バッファVFBOが一杯になったときに初
めてベクトル命令送出禁止信号をONにするものである
この第2の方式では、VU使用権切換えに伴うオーバヘ
ッドは小さいが、VFBOにベクトル命令がたまったた
めにSUO内の後続ベクトル命令がインタロックされ2
発行できない状態になっても、SUOではVU使用権の
切換えを意識できないのでCPUタイマは停止されず、
あるいはWAITタイマは起動されないため、ISUシ
ステム(UP)と2SUシステム(DSP)とではCP
Ut imeに違いが生じる場合がある。
〔発明が解決しようとする課題〕
本発明は、2SUシステム(DSP)などの複数のプロ
セッサが1つのプロセッサを共用するマルチプロセッサ
システムにおける共用光の各プロセッサのCPUタイム
と、ISUシステム(UP)のような1つのプロセッサ
が他の1つのブロセッサを専用するマルチプロセッサシ
ステムのCPUタイムとの間に誤差のない、また使用権
切換え時のオーバヘッドが小さい制御方式を提供するこ
とを目的としている。
〔課題を解決するための手段〕
本発明は、使用権切換え時のオーバヘッドをなくすため
、各共用元プロセッサに対する使用権の切換え設定は命
令バッファのつまり具合とは無関係に直ちに行うが、使
用権を失った共用元プロセッサにおける共用プロセッサ
への命令の送出は禁止し、その結果、共用元プロセッサ
内でプログラムの命令実行を制御している命令パイプラ
イン中で、共用プロセッサへ処理を依願する後続の命令
が発信できずにインクロックが生じ、動作停止状態とな
った時点で、共用プロセッサが先に使用権を与えた共用
元プロセッサの命令を選択する切換えを行うものである
第1図(a)は1本発明の原理的構成図である。
第1図(a)において 41.42は、それぞれスカラユニットなどの第1種の
プロセッサ#O,#1であり、特定の命令のみを処理す
る第2種の共用プロセッサに命令を送出して処理を依願
する共用元プロセッサとなる。
43は、ベクトルユニットなどの第2種の共用プロセッ
サであり、第1種のプロセッサ#0.#1から送出され
る命、令を処理する。
44.45はそれぞれ第1種のプロセッサ#0#1にお
ける命令送出制御部である。プログラム中に、共用プロ
セッサに処理を依願すべき命令が現われると共用プロセ
ッサへ送出する。しかし共用プロセッサから入力される
命令送出禁止信号がONになり、また共用プロセッサへ
送出するべき命令が送出できずにインタロックされると
、共用プロセッサへの停止状態をONにする。
46.47は、それぞれ第1種のプロセッサ#0、#1
から送出された命令を処理が可能となるまで保持してお
く命令バッファであり、n個(n≧2)の命令を格納で
きる容量をもつ。
4849はフェッチ制御部であり、対応する第1種のプ
ロセッサ#O,#1が共用プロセッサの使用権をもつか
否かおよび命令バッファが空きか一杯(Fuj2ffi
)かの状態の組み合わせに基づいて、それぞれに対して
命令送出の可/不可(禁止)を通知する命令送出禁止信
号を出力する。
命令送出禁止信号は、対応する第1種のプロセッサに共
用プロセッサの使用権が与えられていない場合、および
使用権は与えられているが、命令バッファが一杯である
場合にONとなり、命令送出を禁止する指示を行う。
50は、共用元の第1種のプロセッサの#0系と#1系
の各命令の一方を切換え選択するセレクタSELである
51は、共用元の第1種のプロセッサ#0と#1に対す
る第2種の共用プロセッサの使用権付与制御を行う使用
権制御部であり、第2種のプロセッサ内に現在使用権を
もつ第1種のプロセッサの命令がなく、他のプロセッサ
の命令が命令バッファにある場合などの所定の条件(ア
ルゴリズム)で使用権の切換え制御を行う。
使用権制御部51は、使用権を切換えたとき。
#0系と#1系の第1種のプロセッサへの各使用権通知
信号を同時に変更し、その後で、使用権を失った第1種
のプロセッサから停止状態信号が出力されると、セレク
タSELの切換え制御を実行する。
51a、51bはそれぞれ第1種のプロセッサ#O,#
1に対する使用権の設定状態を示す使用権ランチである
〔作用] 第1図(ト))に示すタイムチャートを用いて第1図(
a)の本発明構成による使用権切換え制御の動作を説明
する。
第1図において、第2種の共用プロセッサの使用権制御
部51が所定のアルゴリズムに基づく使用権の切換え条
件が充足されたことを検出すると。
使用権ラッチ51a、51bの状態設定を変更し。
その結果として使用権通知信号のON10 F Fを切
換え、フェッチ制御部48.49と第1種のプロセッサ
#O,#1に2それぞれ変更された使用権の有無の状態
を通知する(■、■′)。
初めに第1種のプロセッサ#0が使用権をもち。
この使用権が第1種のプロセッサ#工に移されたものと
すると、#0系のフェッチ制御部48は。
第1種のプロセッサ#0への命令送出禁止信号を直ちに
ONにする(■)。
第1種のプロセッサ#0の命令送出制御部44では、使
用権通知信号がOFFで、命令送出禁止信号がONにな
り、かつ自プロセッサのプログラム中にその後現われる
共用プロセッサへ送出すべき命令が送出禁止により送出
できずにインタロツクされたとき(■)、命令実行が停
止されたことを示す停止状態信号をONにする(■)。
停止状態信号がONになったことにより、共用プロセッ
サの使用権制御部51は、セレクタSELを制御しく■
)、命令選択を#0系から#1系へ切換える。
なお、#O系が使用権をもっているときに命令バッファ
46が一杯になると、命令送出禁止信号がONになるが
、この場合には使用権通知信号がONであるため停止状
態信号はOFFのままとなり、セレクタSELは切換え
られない。
このようにして、第1種のプロセッサ#O′#1では、
使用権切換え時に使用権を失った場合。
送出禁止による後続命令のインタロック発生を確認して
停止状態信号をONにする制御を行っているため、第8
図で述べた従来例の第1の方式のように、漏れてくる命
令を監視する期間を設ける必要がなく、オーバヘッドを
小さくできる。またCPUタイマを停止状態信号のON
のタイミングで停止させることにより、CPUタイムか
ら使用権切換えの影響を小さくすることができ、第9図
の従来例の第2の方式よりも、ISUシステム(UP)
との間のCPUタイムの誤差が少なくなる。
〔実施例〕
第2図は本発明実施例システムの構成図である。
第2図において、3はSL+0.4はSUI、  5は
VU、21および22はフェッチ制御部、33はVU使
用権制御部、33aおよび33bは使用権ラッチ、37
および38は命令パイプライン39および40はベクト
ル命令送出制御部、VFSROおよびVFSRIはベク
トル命令フェッチステージレジスタ、VFBOおよびV
FB 1は命令バッファ、SELはセレクタ、VPSR
はベクトル命令プレデコードステージレジスタである。
なおVUとしての基本的な動作は第8図の従来例の場合
と同様である。
VU使用権制御部33は、所定のアルゴリズムに基づい
てVU使用権の切換え制御を実行し。
方(7)SUのVU使用権通知信号RIGHT  T。
SUをOFFにしたとき、同時に他方のSUのVU使用
権通知信号RIGHT  To  SUをONにする。
フェッチ制御部21および22は、VU使用権がOFF
になったSUに対しては、VFBが一杯(Fuj!jり
でなくともベクトル命令送出禁止信号VU  CLOS
EをONにする。
ベクトル命令送出制御部39および40ではVU  C
LOSEがONで、RIGHT  T。
SUがOFF、かつベクトル命令が、命令パイプライン
中で発信できずにインタロツクされたとき。
停止状態信号DSUP  5TOP  SUをONにす
る。
VU使用権制m部33は、DSUP  5TOPSUが
ONになると、SELの切換え制御を実行する。
第3図に、VU使用権制御部33の実施例回路を示す。
VU使用権切換え制御部のアルゴリズムとしては種々の
ものが考えられるが、ここではVU内に1選択中の系の
ベクトル命令が存在しなくなったことを1つの条件とし
て切換えるものとする。
たとえばSUOの使用権ラッチ33aがONでSUIの
使用権ランチ33bがOFFの状態においT、VU内(
7)VFS、VFB、VPS、VQS等の全てのステー
ジ(第8図の従来例参照)のSUO系(7)VAL I
 DがOFFつまりSUO系の命令がどのステージにも
存在しない場合で、かつSUlの停止状態信号+DSU
P  5TOP  SUlがONつまりSUIが停止し
ているときか+VF”E3  VAiD  SUlつま
りVFB 1にSUIの命令が存在しているときに使用
権ラッチ33aをOFFにリセットし、使用権ラッチ3
3bをONにセットする。またSUOとSUIの条件を
入れ替えれば、上述したのとは逆に、使用権ラッチ33
bをリセットし、使用権ラッチ33aをONにセットす
る動作が行われる。
第4図は、フェッチ制御部21の実施例回路である。こ
の回路は、VFBOが一杯(Full)になったときに
ラッチVU  CLO3E  TBRM  SUOをO
Nにセットされ、+VUCLO5E  SUOをON、
つまりSUOにベクトル命令送出を禁止させる。また−
RIGHT  T。
SUOがON、つまりSUOに使用権がない場合にも、
+VU  CLO3E  SUOをONにする。
フェッチ制御部22の回路の場合も同様に構成される。
第5図は、ベクトル命令送出制御部39の実施例回路で
ある。この回路は、+VU  CLO3ESUOがON
、−RIC;HT  TOSUOがON、かつ+ベクト
ル命令インタロンクがONのときに、DSUP  5T
OP  SUOをONにし停止状態をVUに通知する。
〔発明の効果] 以上のように1本発明による2SUシステム(DSP)
のマルチプロセッサシステムでは ■U使用権切換えに
伴うオーバヘッドが小さく、またISUシステム(UP
)との間のCPUタイムの誤差も小さいので、プログラ
ムのチューニングなどにおける性能評価を正確に行うこ
とが可能となる。
【図面の簡単な説明】
第1図(a)は本発明の原理的構成図、第1図(b)は
本発明による使用権切換え動作の説明図、第2図は本発
明実施例システムの構成図第8図はVU使用権制御部の
実施例回路図、第4図はフェッチ制御部の実施例回路図
、第5図はベクトル命令送出制御部の実施例回路図、第
6図は従来例システムの構成図、第7図は従来例のVC
Uの構成図第8図はVU使用権切換え制御の従来例(第
1の方式)説明図、第9図はVU使用権切換え制御の従
来例(第2の方式)説明図である。 第1図(a)中。 41:第1種のプロセッサ#0 42:第1種のプロセッサ#1 43:第2種の共用プロセッサ 44.45:命令送出制御部 46.47=命令バツフア 48.49:フェッチ制御部 50:セレクタ5EL 51:使用権制御部 51a、51b:使用権ラッチ

Claims (2)

    【特許請求の範囲】
  1. (1)複数の第1種のプロセッサと、第1種のプロセッ
    サの各々から送られる特定の命令を処理する第2種の共
    用プロセッサとを有するマルチプロセッサシステムにお
    いて、 第2種の共用プロセッサは、共用プロセッサの使用権を
    各第1種のプロセッサに対して択一的に切換え付与する
    使用権制御部と、各第1種のプロセッサから送られる命
    令をプロセッサごとに保持する命令バッファとをそなえ
    、 使用権制御部が共用プロセッサの使用権を1つの第1種
    のプロセッサから他の1つの第1種のプロセッサに切換
    えたとき、共用プロセッサの使用権を失った第1種のプ
    ロセッサからの命令を保持する命令バッファが一杯でな
    くとも、当該第1種のプロセッサに対して命令の送出を
    禁止する信号を送り、 前記共用プロセッサの使用権を失った第1種のプロセッ
    サは、命令の送出を禁止する信号を受け取った後、後続
    の命令を共用プロセッサへ送出できずインタロックされ
    て、命令実行停止状態となったとき、共用プロセッサに
    対して停止状態信号を送り、 停止状態信号を受け取った共用プロセッサは、使用権を
    与えた第1種のプロセッサの命令を選択する切換え制御
    を実行することを特徴とする使用権切換え制御方式。
  2. (2)スカラ命令を処理する複数のスカラユニット(S
    U)と、これらスカラユニット(SU)から送られるベ
    クトル命令を処理するベクトルユニット(VU)と、主
    記憶装置とから構成され、ベクトルユニット(VU)は
    複数のスカラユニット(SU)から送られるベクトル命
    令を選択して実行するマルチプロセッサシステムにおい
    て、ベクトルユニット(VU)は、各スカラユニット(
    SU)に対するベクトルユニット(VU)の使用権を切
    換え制御する使用権制御部と、各スカラユニット(SU
    )から送られるベクトル命令をスカラユニット(SU)
    ごとに保持する命令バッファとを有し、 使用権制御部が、あるタイミングでベクトルユニット(
    VU)の使用権を他のスカラユニット(SU)に切り換
    えたとき、ベクトルユニット(VU)の使用権を失った
    スカラユニット(SU)からのベクトル命令を保持する
    前記命令バッファが一杯でなくてもそのスカラユニット
    (SU)に対してベクトル命令の送出を禁止する信号を
    送り、 前記使用権を失ったスカラユニット(SU)は、命令の
    送出を禁止する信号を受け取った後、後続のベクトル命
    令がインタロックされて命令実行停止状態となったとき
    、ベクトルユニット(VU)に対して停止状態信号を送
    り、 停止状態信号を受け取ったベクトルユニット(VU)は
    、使用権を与えたスカラユニット(SU)のベクトル命
    令を選択する切換え制御を実行することを特徴とする使
    用権切換え制御方式。
JP19874090A 1990-07-26 1990-07-26 使用権切換え制御方式 Pending JPH0484256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19874090A JPH0484256A (ja) 1990-07-26 1990-07-26 使用権切換え制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19874090A JPH0484256A (ja) 1990-07-26 1990-07-26 使用権切換え制御方式

Publications (1)

Publication Number Publication Date
JPH0484256A true JPH0484256A (ja) 1992-03-17

Family

ID=16396194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19874090A Pending JPH0484256A (ja) 1990-07-26 1990-07-26 使用権切換え制御方式

Country Status (1)

Country Link
JP (1) JPH0484256A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782468B1 (en) 1998-12-15 2004-08-24 Nec Corporation Shared memory type vector processing system, including a bus for transferring a vector processing instruction, and control method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782468B1 (en) 1998-12-15 2004-08-24 Nec Corporation Shared memory type vector processing system, including a bus for transferring a vector processing instruction, and control method thereof

Similar Documents

Publication Publication Date Title
US5918033A (en) Method and apparatus for dynamic location and control of processor resources to increase resolution of data dependency stalls
KR100368350B1 (ko) 다중 스레드를 이용하는 처리 시스템과 다중 스레드 이용방법, 다중 독립 스레드 실행 방법과 스레드 실행 제어장치, 스레드와 연계한 프리페치 버퍼 이용 방법, 및스레드 실행 콘트롤러
US5742782A (en) Processing apparatus for executing a plurality of VLIW threads in parallel
EP1291765B1 (en) Multithreaded processor for processing multiple instruction streams independently of each other by flexibly controlling throughput in each instruction stream
US8276149B2 (en) Thread livelock reduction unit
US5546593A (en) Multistream instruction processor able to reduce interlocks by having a wait state for an instruction stream
US6944850B2 (en) Hop method for stepping parallel hardware threads
US20030154235A1 (en) Method and apparatus for controlling the processing priority between multiple threads in a multithreaded processor
US20040215932A1 (en) Method and logical apparatus for managing thread execution in a simultaneous multi-threaded (SMT) processor
US20030028755A1 (en) Interprocessor register succession method and device therefor
JPWO2006114874A1 (ja) プロセッサ装置
KR100493126B1 (ko) 데이터정밀도모드표시기를구비한다중파이프라인형마이크로프로세서
JP3400458B2 (ja) 情報処理装置
US8151097B2 (en) Multi-threaded system with branch
JPH06105460B2 (ja) マルチプロセッサのプロセッサ切換え装置
AU597117B2 (en) Cache storage priority
JPH0232424A (ja) 命令処理装置
US20170139708A1 (en) Data processing
US9626194B2 (en) Thread livelock unit
JP2684993B2 (ja) プロセッサシステムとその制御方法
JPH0484256A (ja) 使用権切換え制御方式
KR101122180B1 (ko) 명령 제어 장치 및 명령 제어 방법
JP2008507020A (ja) マイクロプロセッサ出力ポート、及び、そこから提供された命令の制御
US6857036B2 (en) Hardware method for implementing atomic semaphore operations using code macros
US20040128488A1 (en) Strand switching algorithm to avoid strand starvation