JPH048006A - Gain changeover amplifying circuit - Google Patents
Gain changeover amplifying circuitInfo
- Publication number
- JPH048006A JPH048006A JP11111790A JP11111790A JPH048006A JP H048006 A JPH048006 A JP H048006A JP 11111790 A JP11111790 A JP 11111790A JP 11111790 A JP11111790 A JP 11111790A JP H048006 A JPH048006 A JP H048006A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- bias
- gain
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 11
- 230000003213 activating effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えば入力信号のレベルに応じて利得を切替
えることができる利得切替増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a gain switching amplifier circuit that can switch the gain depending on the level of an input signal, for example.
第２図は従来の利得切替増幅回路の回路図である。図に
おいて、１は差動増幅器として働く演算増幅器、Ｃ１は
演算増幅器１に接続されている位相補償容量である。Ｂ
１は、演算増幅器１にバイアス電流を供給するためのバ
イアス回路である。FIG. 2 is a circuit diagram of a conventional gain switching amplifier circuit. In the figure, 1 is an operational amplifier that functions as a differential amplifier, and C1 is a phase compensation capacitor connected to the operational amplifier 1. B
1 is a bias circuit for supplying a bias current to the operational amplifier 1.
バイアス回路Ｂ１は、ＮＰＮトランジスタＱ２゜Ｑ３、
定電流源１０及び電源Ｖ。。より成る。トランジスタＱ
２．Ｑ３はトランジスタＱ３を基準トランジスタとした
カレントミラー回路を構成する。Bias circuit B1 includes NPN transistors Q2゜Q3,
Constant current source 10 and power supply V. . Consists of. transistor Q
2. Q3 constitutes a current mirror circuit using transistor Q3 as a reference transistor.
トランジスタＱ２は、コレクタが演算増幅器１に、ベー
スがトランジスタＱ３のベースに各々接続され、エミッ
タが接地されている。トランジスタＱ３は、ベースとコ
レクタが接続され、この共通接続点が定電流源１．０を
介して電源Ｖ。０に接続されており、エミッタが接地さ
れている。演算増幅器１の出力はＮＰＮ トランジスタ
Ｑ１のベースに接続されている。トランジスタＱ１のコ
レクタは電源Ｖ。Ｃに接続され、エミッタは抵抗Ｒ１，
、Ｒ２゜Ｒ３が直列に接続された抵抗回路網を介し接地
されるとともに、信号出力端子２にも接続されている。The transistor Q2 has a collector connected to the operational amplifier 1, a base connected to the base of the transistor Q3, and an emitter connected to the ground. The base and collector of the transistor Q3 are connected, and this common connection point is connected to the power supply V via a constant current source 1.0. 0, and the emitter is grounded. The output of operational amplifier 1 is connected to the base of NPN transistor Q1. The collector of transistor Q1 is connected to power supply V. C, and the emitter is connected to resistor R1,
, R2°R3 are grounded through a resistor network connected in series, and are also connected to the signal output terminal 2.
演算増幅器１の十人力は信号入力端子３に接続されてい
る。抵抗Ｒ１とＲ２の共通接続点は、スイッチの役目を
するＮチャネルＭＯＳトランジスタ（以下ＮＭＯ３）ラ
ンジスタと略す）Ｓｌを介して演算増幅器１の一人力に
接続されている。The output terminal of the operational amplifier 1 is connected to the signal input terminal 3. A common connection point between the resistors R1 and R2 is connected to the single power supply of the operational amplifier 1 via an N-channel MOS transistor (hereinafter NMO3) Sl serving as a switch.
８ＭＯ８）ランジスタＳ１のゲートはインバータ１１を
介して切替信号入力端子ｖＨ５に接続されている。抵抗
Ｒ２とＲ３の共通接続点はスイッチの役目をするＮＭＯ
５）ランジスタＳ２を介して演算増幅器１の一人力に接
続されている。ＮＭＯＳトランジスタＳ２のゲートは直
接に切替信号入力端子■□、に接続されている。切替信
号入力端子■ＨＬからの切替信号に応じてＮＭＯＳトラ
ンジスタＳｌ、Ｓ２がオン／オフして、利得が変化する
。8MO8) The gate of transistor S1 is connected to switching signal input terminal vH5 via inverter 11. The common connection point between resistors R2 and R3 is an NMO that acts as a switch.
5) Connected to the power supply of operational amplifier 1 via transistor S2. The gate of the NMOS transistor S2 is directly connected to the switching signal input terminals □ and □. The NMOS transistors Sl and S2 are turned on/off in response to the switching signal from the switching signal input terminal HL, and the gain changes.
次に動作について説明する。切替信号入力端子ＶＨＬに
“Ｈｏが入力されるとＮＭＯ５）ランジスタＳｌ、Ｓ２
は各々オフ、オンする。ここで演算増幅器１の十人力電
圧をＶ 、−入力端子をｉｎ（＋）
Ｖｔｎ（−）’信号出力端子２の出力電圧を■。ｕｌ、
演算増幅器１の利得をＫとすると、
Ｖ ＝ Ｋ（ｖｉｎ（＋） １ｎ（−） ）
・・・（２）。ｕｔ ’
となる。 （２）式に （１）式を代入すると、Ｒ３１
゜ｕｔ ｓ。（＋、／（＋−）
Ｖ −Ｖ。Next, the operation will be explained. When “Ho” is input to the switching signal input terminal VHL, NMO5) transistors Sl and S2
are turned off and on respectively. Here, the output voltage of the operational amplifier 1 is V, the - input terminal is in(+) Vtn(-)', and the output voltage of the signal output terminal 2 is . ul,
If the gain of operational amplifier 1 is K, then V = K(vin(+) 1n(-))
...(2). ut'. Substituting equation (1) into equation (2) yields R31 ゜ut s. (+, /(+-) V −V.
Ｒ１，＋Ｒ２＋Ｒ３Ｋ
Ｋ、５
Ｒ３１
となる。（８）式より、切替信号入力端子ｖＨＬに’Ｈ
”が入力されたときの本増幅回路の利得Ａｎは、
となる。R1,+R2+R3K K,5 R31. From equation (8), it is determined that the switching signal input terminal vHL is 'H'.
The gain An of this amplifier circuit when `` is inputted is as follows.
一方、切替信号入力端子ｖＨＬに“Ｌ”が入力された場
合の本増幅回路の利得Ａ、は同様にして、となる。この
ように、切替信号入力端子ｖＨＬにｄ ＨＩＩが入力さ
れたときの利得Ａｎは高利得となり、“Ｌｏが入力され
たときの利得Ａｔ、は低利得となり、利得の切替が可能
となる。On the other hand, the gain A of this amplifier circuit when "L" is input to the switching signal input terminal vHL is similarly given as follows. In this way, the gain An when d HII is input to the switching signal input terminal vHL becomes a high gain, and the gain At when "Lo" is input becomes a low gain, making it possible to switch the gain.
従来の利得切替増幅回路は以上のように構成され、出力
の抵抗の組み合わせにより利得を切替えるようにしてい
る。しかし、位相補償容量Ｃ１の容量値及び演算増幅器
１のバイアス電流値が一定であり、さらには本増幅回路
の構成も一定であるため、低利得時の位相補償として位
相補償容量Ｃ１の容量値を大きくすると、高利得時に周
波数特性（特にスルーレート）が悪くなる。逆に、高利
得時の位相補償として位相補償容量Ｃ１の容量値を小さ
くし、周波数特性（特にスルーレート）を上げるために
、演算増幅器１のバイアス電流値を大きくすると、低利
得時に位相余裕がなくなり発振に至ることか多い。その
ため、両利得時共に周波数特性を良好に保つよう位相補
償容量Ｃ１の容量値やバイアス電流値を選ぶと、両利得
時共にかなり性能が抑えられたものとなってしまうとい
う問題点がある。さらに、切替のできる利得の幅を大き
くすると上記問題点が増大する。そのため、切替利得の
幅は狭くなってしまうという問題点がある。The conventional gain switching amplifier circuit is configured as described above, and the gain is switched by a combination of output resistances. However, since the capacitance value of the phase compensation capacitor C1 and the bias current value of the operational amplifier 1 are constant, and the configuration of this amplifier circuit is also constant, the capacitance value of the phase compensation capacitor C1 is used as phase compensation at low gain. If it is made large, the frequency characteristics (especially the slew rate) will deteriorate when the gain is high. Conversely, if you reduce the capacitance value of the phase compensation capacitor C1 for phase compensation at high gain and increase the bias current value of operational amplifier 1 to improve frequency characteristics (especially slew rate), the phase margin will decrease at low gain. This often leads to oscillation. Therefore, if the capacitance value and bias current value of the phase compensation capacitor C1 are selected so as to maintain good frequency characteristics at both gains, there is a problem in that the performance is considerably suppressed at both gains. Furthermore, increasing the switchable gain range increases the above-mentioned problems. Therefore, there is a problem that the range of switching gain becomes narrow.
一方、切替利得の幅を大きくしたい場合には低利得と高
利得の２種類の増幅回路を設け、その出力を切り替えれ
ばよいが、こうすると回路規模が大きくなり、コスト高
になるという問題点がある。On the other hand, if you want to widen the switching gain range, you can install two types of amplifier circuits, low gain and high gain, and switch their outputs, but this increases the circuit size and costs. be.
また、消費電流が大きくなるという問題点もある。Another problem is that current consumption increases.
この発明は以上のような問題点を解決するためになされ
たもので、回路規模及び消費電流が小さくかつ各利得に
おいて最適な特性を得ることかできる利得切替増幅回路
を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and aims to provide a gain switching amplifier circuit that has a small circuit scale and a small current consumption, and can obtain optimal characteristics at each gain.
この発明に係る利得切替増幅回路は、一方入力に入力信
号が与えられている第１の演算増幅器と、一方入力に前
記入力信号が与えられ、出力が前記第１の演算増幅器の
出力と共通接続されている第２の演算増幅器と、前記第
１の演算増幅器に接続され、前記第１の演算増幅器にバ
イアス電流を供給する第１のバイアス回路と、前記第２
の演算増幅器に接続され、前記第２の演算増幅器にバイ
アス電流を供給する第２のバイアス回路と、前記第１、
第２のバイアス回路に接続され、与えられる切替信号に
応じて前記第］、第２のバイアス回路を選択的に能動化
するバイアス回路能動化手段と、前記第１．第２の演算
増幅器の出力共通接続点に接続され、該出力共通接続点
の信号を第１の抵抗値を介して前記第１の演算増幅器の
他方入力に与えるとともに、第２の抵抗値を介して前記
第２の演算増幅器の他方入力に与える抵抗回路網とを備
えている。The gain switching amplifier circuit according to the present invention includes a first operational amplifier having an input signal given to one input, and a first operational amplifier having the input signal given to one input and having an output commonly connected to the output of the first operational amplifier. a second operational amplifier connected to the first operational amplifier and supplying a bias current to the first operational amplifier;
a second bias circuit connected to the operational amplifier and supplying a bias current to the second operational amplifier;
bias circuit activating means connected to the second bias circuit and selectively activating the first and second bias circuits in accordance with the applied switching signal; It is connected to the output common connection point of the second operational amplifier, and provides the signal at the output common connection point to the other input of the first operational amplifier via the first resistance value, and also provides the signal at the output common connection point via the first resistance value. and a resistor network that is applied to the other input of the second operational amplifier.
この発明におけるバイアス回路能動化手段は、与えられ
る切替信号に応じて、第１．第２のバイアス回路を選択
的に能動化するので、第１．第２のバイアス回路が同時
に能動化されることがなく、そのため、第１．第２のバ
イアス回路から各々バイアス電流を供給される第１．第
２の演算増幅器が切替信号に応じて選択的に能動化され
る。抵抗回路網は出力共通接続点の信号を第１の抵抗値
を介して第１の演算増幅器の他方入力に与えるとともに
、第２の抵抗値を介し、て第２の演算増幅器の他方入力
に与えるので、第１．第２の演算増幅器の出力に抵抗回
路網を別々に設ける必要がない。The bias circuit activating means in this invention operates in accordance with the applied switching signal. Since the second bias circuit is selectively activated, the first bias circuit is selectively activated. The second bias circuit is never activated at the same time, so that the first... The first . A second operational amplifier is selectively enabled in response to the switching signal. The resistor network provides the signal at the output common connection point to the other input of the first operational amplifier via the first resistance value, and also provides the signal to the other input of the second operational amplifier via the second resistance value. So, first. There is no need for a separate resistor network at the output of the second operational amplifier.
第１図はこの発明に係る利得切替増幅回路の一実施例を
示す回路図である。図において、１Ｎ２図に示す従来の
利得切換増幅回路との相違点は、差動増幅器として働く
演算増幅器１５、この演算増幅器１５の位相を補償する
ための位相補償容量Ｃ２、演算増幅器１５にバイアス電
流を供給するためのバイアス回路Ｂ２を新たに設け、切
換信号入力端子ＶＨＬの切換信号に応じバイアス回路Ｂ
ｌ。FIG. 1 is a circuit diagram showing an embodiment of a gain switching amplifier circuit according to the present invention. In the figure, the differences from the conventional gain switching amplifier circuit shown in the 1N2 diagram are that an operational amplifier 15 functions as a differential amplifier, a phase compensation capacitor C2 for compensating the phase of this operational amplifier 15, and a bias current for the operational amplifier 15. A new bias circuit B2 is provided to supply bias circuit B2 in response to the switching signal from the switching signal input terminal VHL.
l.
Ｂ２を選択的に能動化するようにしたことである。This is because B2 is selectively activated.
位相補償容量Ｃ２は演算増幅器１５に接続されている。The phase compensation capacitor C2 is connected to the operational amplifier 15.
演算増幅器１５の十人力は信号入力端子３に、−人力は
抵抗Ｒ２とＲ３の共通接続点に、出力は演算増幅器１の
出力に各々接続されている。The operational amplifier 15 is connected to the signal input terminal 3, the negative terminal to the common connection point of resistors R2 and R3, and the output to the output of the operational amplifier 1, respectively.
演算増幅器１の一人力は直接に抵抗Ｒ１とＲ２の共通接
続点に接続されている。The single power of operational amplifier 1 is directly connected to the common connection point of resistors R1 and R2.
バイアス回路Ｂ２は演算増幅器１５に接続されており、
ＮＰＮトランジスタＱ４．Ｑ５、定電流源２０及び電源
Ｖ。０より成る。これらの素子の接続関係はバイアス回
路Ｂ１と同様である。スイッチの役目をするＮＭＯＳト
ランジスタＳ１は、ソースが接地され、ドレインがトラ
ンジスタＱ３のコレクタに、ゲートが切替信号入力端子
ｖＨＬに各々接続されている。また、スイッチの役目を
するＮＭＯ３）ランジスタＳ２は、ソースが接地され、
ドレインがトランジスタＱ５のコレクタに、ゲートがイ
ンバータ１１を介して切替信号入力端子ｖＨＬに各々接
続されている。切替信号入力端子ＶＨＬからの切替信号
に応じてＮＭＯＳトランジスタＳｌ、Ｂ２がオン／オフ
し、バイアス回路Ｂｌ。Bias circuit B2 is connected to operational amplifier 15,
NPN transistor Q4. Q5, constant current source 20 and power supply V. Consists of 0. The connection relationship of these elements is the same as that of bias circuit B1. The NMOS transistor S1 serving as a switch has a source grounded, a drain connected to the collector of the transistor Q3, and a gate connected to the switching signal input terminal vHL. In addition, the source of the NMO3) transistor S2, which serves as a switch, is grounded.
The drain is connected to the collector of the transistor Q5, and the gate is connected to the switching signal input terminal vHL via the inverter 11. The NMOS transistors Sl and B2 are turned on/off in response to the switching signal from the switching signal input terminal VHL, and the bias circuit Bl.
Ｂ２が選択的に能動化されることにより演算増幅器１．
１５も選択的に能動化され、利得が変化する。Operational amplifier 1.B2 is selectively enabled.
15 is also selectively enabled and its gain varies.
次に動作について説明する。切替信号入力端子ｖＨＩＪ
に′Ｈ”が入力されるとＮＭＯＳトランジスタＳｌ、Ｂ
２は各々オン、オフする。するとトランジスタＱ３．Ｑ
５が各々オフ、オンする。トランジスタＱ３がオフする
ことにより演算増幅器ｌにはバイアス回路Ｂ１からバイ
アス電流が供給されず、演算増幅器１は不能化される。Next, the operation will be explained. Switching signal input terminal vHIJ
When 'H' is input to NMOS transistors Sl and B
2 are turned on and off, respectively. Then transistor Q3. Q
5 turns off and on, respectively. By turning off the transistor Q3, no bias current is supplied from the bias circuit B1 to the operational amplifier 1, and the operational amplifier 1 is disabled.
一方、トランジスタＱ５がオンすることにより演算増幅
器１５にはバイアス回路Ｂ２からバイアス電流が供給さ
れ、演算増幅器１５は能動化される。従って、切替信号
入力端子ＶＨＬにＨ”が入力された場合の利得Ａｎは、
従来同様、
となる。On the other hand, by turning on the transistor Q5, a bias current is supplied from the bias circuit B2 to the operational amplifier 15, and the operational amplifier 15 is activated. Therefore, the gain An when H'' is input to the switching signal input terminal VHL is:
As before, .
一方、切替信号入力端子ｖＨＬに“Ｌｏが入力されると
ＮＭＯＳトランジスタＳｌ、Ｂ２は各々オフ、オンする
。すると、トランジスタＱ３．Ｑ５が各々オン、オフす
る。トランシタＱ５がオフすることにより演算増幅器１
５にはバイアス回路Ｂ２からバイアス電流が供給されず
、演算増幅器１５は不能化される。一方、トランジスタ
Ｑ３がオンすることにより演算増幅器１にはバイアス回
路Ｂ１からバイアス電流が供給され、演算増幅器１は能
動化される。従って、切替信号入力端子■ＨＬに“Ｈ”
が入力された場合の利得Ａｔ、は、従来同様、
Ｒ１＋Ｒ２＋Ｒ３
となる。On the other hand, when "Lo" is input to the switching signal input terminal vHL, the NMOS transistors Sl and B2 are turned off and on, respectively. Then, the transistors Q3 and Q5 are turned on and off, respectively. As the transistor Q5 is turned off, the operational amplifier 1
5 is not supplied with bias current from the bias circuit B2, and the operational amplifier 15 is disabled. On the other hand, by turning on the transistor Q3, a bias current is supplied from the bias circuit B1 to the operational amplifier 1, and the operational amplifier 1 is activated. Therefore, the switching signal input terminal ■HL is “H”
The gain At when input is R1+R2+R3 as in the conventional case.
このように高利得時（利得がＡｎの時）には演算増幅器
１のみが能動化し、低利得時（利得がＡＬＯ時）には演
算増幅器１５のみが能動化している。従って、各利得に
応じて位相補償容量ＣＩ。In this way, only the operational amplifier 1 is activated when the gain is high (when the gain is An), and only the operational amplifier 15 is activated when the gain is low (when the gain is ALO). Therefore, the phase compensation capacitor CI depends on each gain.
Ｃ２の容量値及びバイアス電流値を各々最適に設定する
ことができ、切替利得の選択幅を大きくしても優れた周
波数特性を得ることができる。また、各演算増幅器１．
１５の出力段の抵抗Ｒ１，Ｒ２゜Ｒ３より成る抵抗回路
網を共通にしているので素子数の軽減が図れる。さらに
、必要な利得に対応する演算増幅器のみにバイアス電流
を供給するので消費電流も少ない。The capacitance value and bias current value of C2 can each be set optimally, and excellent frequency characteristics can be obtained even if the selection range of the switching gain is widened. In addition, each operational amplifier 1.
Since the resistor network consisting of the 15 output stage resistors R1, R2 and R3 is shared, the number of elements can be reduced. Furthermore, since bias current is supplied only to the operational amplifier corresponding to the required gain, current consumption is also low.
以上のようにこの発明によれば、与えられる切替信号に
応じて第１．第２のバイアス回路を選択的に能動化する
バイアス回路能動化手段と、第１゜第２の演算増幅器の
出力共通接続点の信号を第１の抵抗値を介して第１の演
算増幅器の他方入力に与えるとともに、第２の抵抗値を
介して第２の演算増幅器の他方入力に与える抵抗回路網
を設けたので、第１．第２のバイアス回路が同時に能動
化されることがなく、そのため、第１．第２のバイアス
回路から各々バイアス電流を供給される第１゜第２の演
算増幅器が切替信号に応じて選択的に能動化される。そ
の結果、位相補償容量の容量値やバイアス電流値を各利
得に応じて変化させ、各利得に応じた最適の回路構成を
とることができ、切替利得の幅が大きくなっても優れた
特性を得ることができるという効果があるとともに、消
費電流が小さくなるという効果もある。また、第１．第
２の演算増幅器に共通の抵抗回路網を設けたので、回路
規模が大きくなることがなく、コストの軽減が図れると
いう効果がある。As described above, according to the present invention, the first... bias circuit activation means for selectively activating the second bias circuit; Since a resistor network is provided which is applied to the input and also applied to the other input of the second operational amplifier via the second resistance value, the first. The second bias circuit is never activated at the same time, so that the first... The first and second operational amplifiers, each supplied with a bias current from the second bias circuit, are selectively activated in response to the switching signal. As a result, it is possible to change the capacitance value and bias current value of the phase compensation capacitor according to each gain, and to create an optimal circuit configuration according to each gain, and to maintain excellent characteristics even when the switching gain width becomes large. In addition to this, there is an effect that current consumption can be reduced. Also, 1st. Since a common resistance network is provided in the second operational amplifier, the circuit scale does not become large and costs can be reduced.
第１図はこの発明に係る利得切替増幅回路の一実施例を
示す回路図、第２図は従来の利得切替増幅回路の回路図
である。
図において、１及び１５は演算増幅器、３は信号入力端
子、Ｂ１及びＢ２はバイアス回路、ｖＨしは切替信号入
力端子、Ｓｌ及びＢ２はＮＭＯＳ）ランジスタ、Ｒ１，
Ｒ２及びＲ３は抵抗である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a circuit diagram showing an embodiment of a gain switching amplifier circuit according to the present invention, and FIG. 2 is a circuit diagram of a conventional gain switching amplifier circuit. In the figure, 1 and 15 are operational amplifiers, 3 is a signal input terminal, B1 and B2 are bias circuits, vH is a switching signal input terminal, Sl and B2 are NMOS) transistors, R1,
R2 and R3 are resistors. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
増幅器と、 一方入力に前記入力信号が与えられ、出力が前記第１の
演算増幅器の出力と共通接続されている第２の演算増幅
器と、 前記第１の演算増幅器に接続され、前記第１の演算増幅
器にバイアス電流を供給する第１のバイアス回路と、 前記第２の演算増幅器に接続され、前記第２の演算増幅
器にバイアス電流を供給する第２のバイアス回路と、 前記第１、第２のバイアス回路に接続され、与えられる
切替信号に応じて前記第１、第２のバイアス回路を選択
的に能動化するバイアス回路能動化手段と、 前記第１、第２の演算増幅器の出力共通接続点に接続さ
れ、該出力共通接続点の信号を第１の抵抗値を介して前
記第１の演算増幅器の他方入力に与えるとともに、第２
の抵抗値を介して前記第２の演算増幅器の他方入力に与
える抵抗回路網とを備えた利得切替増幅回路。(1) A first operational amplifier to which an input signal is given to one input; and a second operational amplifier to which the input signal is given to one input and whose output is commonly connected to the output of the first operational amplifier. an amplifier; a first bias circuit connected to the first operational amplifier to supply a bias current to the first operational amplifier; and a first bias circuit connected to the second operational amplifier to bias the second operational amplifier. a second bias circuit that supplies current; and a bias circuit active that is connected to the first and second bias circuits and selectively activates the first and second bias circuits according to a switching signal provided. connecting means connected to a common output connection point of the first and second operational amplifiers, and applying a signal from the output common connection point to the other input of the first operational amplifier via a first resistance value; , second
and a resistor network that supplies the other input of the second operational amplifier via the resistance value of the gain switching amplifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111790A JPH048006A (en) | 1990-04-26 | 1990-04-26 | Gain changeover amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111790A JPH048006A (en) | 1990-04-26 | 1990-04-26 | Gain changeover amplifying circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH048006A true JPH048006A (en) | 1992-01-13 |
Family
ID=14552854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11111790A Pending JPH048006A (en) | 1990-04-26 | 1990-04-26 | Gain changeover amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH048006A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054607A (en) * | 2004-08-10 | 2006-02-23 | Sony Corp | Current-voltage conversion circuit and optical detection circuit |
-
1990
- 1990-04-26 JP JP11111790A patent/JPH048006A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054607A (en) * | 2004-08-10 | 2006-02-23 | Sony Corp | Current-voltage conversion circuit and optical detection circuit |
| JP4507754B2 (en) * | 2004-08-10 | 2010-07-21 | ソニー株式会社 | Current-voltage conversion circuit and photodetection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| US20020067208A1 (en) | Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter | |
| JPH0629761A (en) | Differential amplifier provided with reinforced in-phase mode stability | |
| JPS5855685B2 (en) | Zoufuku Cairo | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| EP0286347B1 (en) | Balanced output analog differential amplifier circuit | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| JPH02206210A (en) | Source driving type differential amplifier by common base method | |
| JPH0193207A (en) | Operational amplifier | |
| JPH0714135B2 (en) | Filter circuit | |
| US20030038678A1 (en) | Differential amplifier with gain substantially independent of temperature | |
| JPH06188646A (en) | Current mirror circuit having high impedance high mirror ratio | |
| JPH04227106A (en) | High-frequency cross-junction folded cascode circuit | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
| US6300831B1 (en) | Compensating a Gm-boosted folded-cascode amplifier | |
| JPH048006A (en) | Gain changeover amplifying circuit | |
| US4167708A (en) | Transistor amplifier | |
| JP3225527B2 (en) | Delay circuit | |
| US4616190A (en) | Differential amplifier with current steering to enhance slew rate | |
| JPS6132842B2 (en) | ||
| JPH10209813A (en) | Unbalanced/balanced conversion circuit | |
| JPH0225286B2 (en) | ||
| JPH0339928Y2 (en) | ||
| JP2926591B2 (en) | Differential transistor circuit |