JPH0479505A - Protection circuit for power amplifier - Google Patents
Protection circuit for power amplifierInfo
- Publication number
- JPH0479505A JPH0479505A JP2191620A JP19162090A JPH0479505A JP H0479505 A JPH0479505 A JP H0479505A JP 2191620 A JP2191620 A JP 2191620A JP 19162090 A JP19162090 A JP 19162090A JP H0479505 A JPH0479505 A JP H0479505A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- output
- power
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 39
- 230000003321 amplification Effects 0.000 claims abstract description 28
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 28
- 238000004364 calculation method Methods 0.000 claims description 8
- 208000019300 CLIPPERS Diseases 0.000 abstract description 23
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 abstract description 23
- 230000006378 damage Effects 0.000 abstract description 3
- 239000002699 waste material Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
この発明は、増幅素子を安全動作領域で動作させ、増幅
素子の破壊を防止する電力増幅器の保護回路に関する。The present invention relates to a power amplifier protection circuit that operates an amplifying element in a safe operating area and prevents the amplifying element from being destroyed.
従来、電力増幅器の保護には、例えば、第５図に示すよ
うに、垂下特性を利用して素子電流Ｉｄを動作限界（ａ
はその限界直線）に制限する方式や、第６図に示すよう
に、いわゆる「フ」の字特性を利用し、素子動作領域を
動作限界とする直線すで制限する方式がある。第５図及
び第６図において、ｐは安全’ｆＡＪ作限界を示す。Conventionally, to protect a power amplifier, for example, as shown in FIG.
As shown in FIG. 6, there is a method that limits the device operating range to a straight line that serves as its operating limit, and a method that utilizes the so-called "foldback" characteristic and limits the element operating range to a straight line that serves as the operating limit. In FIGS. 5 and 6, p indicates the safe 'fAJ production limit.
前者の方式では、第５図に示すように、斜線部（Ｃ）が
無駄であり、斜線部（ｄ）は安全動作領域限界を超える
ため危険である。
また、後者の方式では、安全動作領域限界内でも保護機
能の作用により、第６図に示すように、斜線部（ｅ）が
無駄領域となる。
そこで、この発明は、安全動作領域を拡大するとともに
、無駄領域を削減した電力増幅器の保護回路の提供を目
的とする。In the former method, as shown in FIG. 5, the shaded area (C) is useless, and the shaded area (d) is dangerous because it exceeds the limit of the safe operation range. Furthermore, in the latter method, even within the limit of the safe operation area, due to the action of the protective function, the shaded area (e) becomes a waste area, as shown in FIG. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a protection circuit for a power amplifier that expands the safe operation area and reduces the waste area.
即ち、この発明の電力増幅器の保護回路は、電力増幅器
（定電流増幅器６又は定電圧増幅器７）の増幅素子（Ｍ
ＯＳ−ＦＥＴ６１，６２．７１．７２）における消費電
力を検出する電力検出手段（検出増幅器１０．１１、割
算器１２）と、この電力検出手段が検出した前記増幅素
子の消費電力が前記増幅素子の安全動作領域値を超える
場合に前記電力増幅器の出力を制限する出力制限手段（
クリンパ回路４）とを備え、前記増幅素子の前記消費電
力に応じて安全動作領域内に前記電力増幅器の出力を制
限するようにしたものである。
また、この発明の電力増幅器の保護回路は、電力増幅器
（定電流増幅器６）の増幅素子（ＭＯ８ＦＥ”ＰＧｌ、
６２．７１．７２）の端子間電圧（素子電圧Ｖイ、）を
検出する電圧検出手段（検出増幅器１０）と、この電圧
検出手段が検出した前記端子間電圧における前記電力増
幅器の安全動作領域を演算する演算手段（割算器１２、
掛算器１３）と、前記電力増幅器の前段に設置されて前
記電力増幅器に対する入力信号を第１の入力（Ａ）、前
記演算手段の演算結果を第２の入力（Ｂ）とし、第１の
入力の振幅が第２の入力の振幅より小さいときはその第
１の入力をその振幅で前記電力増幅器に入力し、第１の
入力の振幅が第２の入力の振幅より大きいときはその第
１の入力を前記第２の入力の振幅に抑圧した後、前記電
力増幅器に入ツノして前記電力増幅器の出力を制限する
出力制限手段（クリッパ回路４）とを備えてなるもので
ある。That is, the power amplifier protection circuit of the present invention protects the amplifier element (M) of the power amplifier (constant current amplifier 6 or constant voltage amplifier 7).
A power detection means (detection amplifier 10.11, divider 12) detects the power consumption in the OS-FETs (61, 62, 71, 72), and the power consumption of the amplification element detected by this power detection means is detected by the power consumption of the amplification element. output limiting means (for limiting the output of the power amplifier when the safe operating area value of
A crimper circuit 4) is provided, and the output of the power amplifier is limited within a safe operating range according to the power consumption of the amplifying element. Further, the power amplifier protection circuit of the present invention includes an amplification element (MO8FE"PGl) of the power amplifier (constant current amplifier 6),
62.71.72) voltage detection means (detection amplifier 10) for detecting the inter-terminal voltage (element voltage Vi), and a safe operating area of the power amplifier at the inter-terminal voltage detected by this voltage detection means. Arithmetic means (divider 12,
A multiplier 13) is installed before the power amplifier, the input signal to the power amplifier is taken as a first input (A), the calculation result of the calculation means is taken as a second input (B), and the first input is When the amplitude of the first input is smaller than the amplitude of the second input, the first input is input to the power amplifier at that amplitude, and when the amplitude of the first input is larger than the amplitude of the second input, the first input is input to the power amplifier at that amplitude. The apparatus includes an output limiting means (clipper circuit 4) which enters the power amplifier to limit the output of the power amplifier after suppressing the input to the amplitude of the second input.
この発明の電力増幅器の保護回路では、電力増幅器の増
幅素子における消費電力を検出し、その消費電力が前記
増幅素子の安全動作ｆｉｓｔ域値を超える場合に、電力
増幅器の出力を制限し、電力増幅器を常に安全動作領域
で動作させる。即ち、ごの電力増幅器の保護回路が設置
されたことにより、電力増幅器にはその安全動作領域内
の最大出力が得られる。
また、この電力増幅器の保護回路では、電力増幅器の増
幅素子の端子間電圧を監視し、その端子間電圧と保護す
べき増幅素子に設定される係数を用いて、電力増幅器に
入力すべき入力信号の振幅が定められる。したがって、
増幅素子の消費電力の瞬時値が素子毎に定められた限界
値を超えぬよ・う制限されるので、増幅素子は破壊から
保護されるとともに、その増幅素子が持つ能力を最大限
に利用することが可能になる。The power amplifier protection circuit of the present invention detects the power consumption in the amplification element of the power amplifier, and when the power consumption exceeds the safe operation fist threshold of the amplification element, limits the output of the power amplifier. Always operate within the safe operating area. That is, by installing the protection circuit for each power amplifier, the power amplifier can obtain the maximum output within its safe operating area. In addition, this power amplifier protection circuit monitors the voltage between the terminals of the amplification element of the power amplifier, and uses the voltage between the terminals and the coefficient set for the amplification element to be protected to determine the input signal that should be input to the power amplifier. The amplitude of is determined. therefore,
Since the instantaneous value of the power consumption of the amplification element is limited so that it does not exceed the limit value determined for each element, the amplification element is protected from destruction and the ability of the amplification element is utilized to the maximum. becomes possible.
以下１．この発明を図面に示した実施例を参照して詳細
に説明する。
（第１実施例）
第１回は、この発明の電力増幅器の保護回路の第１実施
例を示す。
入力端子２には増幅すべき入力信号■、が加えられ、こ
の入力信号■。は出力制限手段として設置されたクリッ
パ回路４を通して保護すべき電力増幅器として定電流増
幅器６に加えられる。定電流増幅器６の最終出力段には
、増幅素子としてトランジスタであるＭＯＳ−ＦＩ Ｔ
６１．６２が設置されている。この実施例では、ＭＯＳ
−ＦＥＴ６１．６２はプッシュプル増幅器を構成してお
り、入力信号Ｉ、が正の場合にはＭＯＳ−ＦＥＴ６１、
入力信号Ｉ、が負の場合にはＭＯＳ−ＦＥＴ６２が選択
的に動作する。そして、定電流増幅器６では、出力端子
８から取り出される出力電流が入力電圧に比例する入出
力特性を（ｍえており、Ｇばそのコンダクタンスを示す
。
この定電流増幅器６には、増幅素子における消費電力を
検出する検出手段が設置されており、その−例としてＭ
ＯＳ−ＦＥＴ６１のドレイン・ソース間には、そのドレ
イン・ソース間電圧、即ち、消費電力のファクタとして
素子電圧を検出する電力検出手段として検出増幅器１０
が接続され、ＭＯＳ−ＦＥＴ６１の素子電圧ＶｄＳが検
出される。
この検出増幅器１０には、その増幅利得をに１とすれば
、出力電圧に、 ・ＶｄＳが得られることになる。
この検出増幅器１０の出力側には、素子電圧ＶｄＳにお
ける素子電流１．の最大値を演算する演算手段として割
算器１２が設置されている。この割算器１２では、第１
の入力Ｘには係数に２、第２の入力Ｙには検出増幅器１
０の出力電圧ｋ。
Ｖ、Ｉｓが加えられ、第１の入力Ｘを分子、第２の入力
Ｙを分母にした演算（−Ｘ／Ｙ）を行い、演算結果とし
て出力Ｚが得られる。
定電流増幅器６の前段部には、増幅素子の消費電力に応
じて定電流増幅器６の出力を制限する出力制限手段とし
てクリッパ回路４が設置され、割算器１２の出力Ｚは、
このクリッパ回路４の第２の入力Ｂに加えられる。クリ
ッパ回路４の第１の入力Ａには増幅ずべき入力信号■、
が設定され、このクリッパ回路４は、入力Ａ、Ｂの振幅
を比較し、両者の振幅の大小関係がＡ＜Ｂの場合には、
入力Ａを出力Ｃに送出し、両者の振幅の大小関係がＡ＞
Ｂの場合には、Ｂ＝Ｃになるように入力Ａの振幅を制限
する機能を備えている。そして、このクリッパ回路４の
出力Ｃは、定電流増幅器６に増幅すべき入力として加え
られている。
次に、この電力増幅器の保護回路の動作を説明する。
先ず、入力信号■、が正である場合には、入力信号■、
がクリッパ回路４を通して定電流増幅器６に加えられる
と、入力信号■、に応じてＭＯ３ＦＥＴ６１が動作する
。この結果、Ｍ ＯＳ −ＦＥＴ６１のドレイン・ソー
ス間には、素子電圧ＶｄＳが発生し、検出増幅器１０で
検出される。この検出増幅器１０の増幅利得に１によっ
て、その出力電圧はに、・ＶａＳとなり、これが割算器
１２の第２の人力Ｙとなる。
割算器１２では、第１及び第２の入力Ｘ、Ｙの割算が行
われ、演算結果としての出力Ｚは、Ｙ ｋ＋
・Ｖａｓ Ｖａｓ・ ・ ・（１）
となる。但し、ｋ＝に２ ／に、で与えられる係数であ
る。即ち、この出力Ｚは、特定の素子電圧ＶａＳにおけ
る素子電流Ｉ４の許容最大値を表す。
この出力Ｚは、クリッパ回路４に加えられて入力Ａの入
力信号■、と比較され、両者の振幅の大小関係が求めら
れる。即ち、クリッパ回路４では、両者の振幅の大小関
係がＡ＜Ｂの場合には、入力Ａを出力Ｃに送出するので
、振幅の制限を受けることなく、人力信号１１が定電流
増幅器６に加えられる。また、両者の振幅の大小関係が
Ａ＞Ｂの場合には、Ｂ＝Ｃになるように人力Ａの振幅が
制限され、この場合、入力信号Ｉ８は振幅が抑圧された
入力信号Ｉ、′に変更されて定電流増幅器６に加えられ
る。
この振幅制限が行われているときには、Ｂ＝Ｃであるか
ら、ＭＯＳ−ＦＥＴ６１から出力端子８に流れる素子電
流Ｔ、より、
ｋ Ｉ。
・・・（２）
Ｖ、、 Ｇ
即ち、
Ｖｄｓ・Ｉｄ ＝ｋ ＋ ｃ ・・・（３）が
成立する。
弐（３）において、ＶｄＳ・Ｉ、は、ＭＯＳ−ＦＥＴ６
１の消費電力Ｐ、であり、ｋ−Ｇは定数であるから、ｋ
−Ｇを適当に選定することで、第２図に示すように、消
費電力Ｐ、の瞬時値をＭＯＳ−ＦＥＴ６１の安全動作領
域の限界に制限することができることが分かる。
これは、ＭＯＳ−ＦＥＴ６１の素子電圧ＶａＳと、ＭＯ
Ｓ−ＦＥＴ６１に流れる素子電流１ｄを検出し、消費電
力ＶｄＳ・Ｉｄが一定値、即ち、安全動作領域値を超え
る場合、その一定値の範囲内になるよう入力の振幅を制
限し、その結果として定電法理幅器６の出力を制限する
こととなる。なお、第２図に示す動作特性において、最
大電流■４１−及び最大電圧ｖ４□８の各値は従来の保
護方式を以て制限することができる。
したがって、この電力増幅器の保護回路によれば、ＭＯ
Ｓ−ＦＥＴ６１が持つ能力を安全動作領域内で最大限活
用することができる。即し、増幅素子の制限条件範囲と
同じ条件の動作制限回路を実現する１七により、素子の
もつ能力を最大に利用することを可能にしており、少な
い素子数で大きな電力を扱うことができる。例えば、こ
の発明の電力増幅器の保護回路を用いれば、モータ等の
負荷を扱う電力増幅器では、その起動時の過負荷に対す
る能力を大きくできる利点がある。
また、増幅器の入力Ｉ、が負の場合には、増幅器６の出
力電流Ｉ、の向きが図示の場合と反転することとなり、
入力信号■、が正の場合に動作するＭＯＳ−ＦＥＴ６１
に代わって、ＭＯＳ−ＦＥＴ６２が動作する。そこで、
ＭＯＳ−ＦＥＴ６２のドレイン・ソース間電圧を前述の
場合と同様に、図示しない検出増幅器を以て検出し、そ
の検出出力を図示しない割算器により演算を行えば、式
（１）に示した割算器１２の演算結果の負の演算結果を
示す出力が得ることができる。この演算結果をクリンパ
回路４の他の入力端子Ｂ′に加える。クリッパ回路４は
、入力信号１．が正の場合に代わって、入力信号Ｉ、が
負の場合、ＩＡＩ＜ＩＢ’のときには入力Ａを出力Ｃに
送出し、ＩＡＩ〉Ｂ’ ｌのときには、Ｃ＝Ｂ’ と
なるように電力増幅器６の人力を制限するごとにより、
入力信号ｒ、が正の場合と同様に、入力信号■、が負の
場合にも定電流増幅器６の増幅素子６２の保護を図るこ
とが出来る。
次に、第３図は、第１図に示した電力増幅器の保護回路
におけるクリッパ回路４の実施例を示す。
クリシバ回路４には、３つの入力端子４Ａ、４Ｂ及び４
Ｂ’が設けられており、各入力端子４Ａ、４Ｂ及び４Ｂ
’に対する各人力Ａ、［３及びＢ′は、各入力Ａ、Ｂ及
びＢ′に対応してそれぞれゲイン１のバッファアンプ４
０２．４０４．４０６が設置されている。バッファアン
プ４０４の入力部には保護回路として保護抵抗４０８が
直列に接続されているとともに、接地側をアノードとし
たダイオード４１０が接続されており、バ・ソファアン
プ４０６の入力部には保護回路として保１Ｗ抵抗４１２
が直列に接続されているとともに、接地側をカソードと
したダイオード４１４が接続されている。
各バッファアンプ４０２．４０４．４０６の各出力側は
、バッファアンプ４０４の出力側をカソードとしたダイ
オード４１６、バッファアンプ４０４の出力（ｊｊ＋Ｊ
に保護抵抗４１８、バッファアンプ４０６の出力側をア
ノードとしたダイオード４２０を介して結合され、その
結合点４２２の出力を取り出す出力手段としてゲイン１
の出力バッファアンプ４２４が設置されている。このバ
ッファアンプ４２４の出力側にはクリッパ回路４の出力
を取り出す出力端子４Ｃが設けられている。
このような構成によれば、人力信号Ｉ、はバッファアン
プ４０２の出力として保護抵抗４１８を経て結合点４２
２に現れる。入力信号■、が正の場合は、入力Ｂに従っ
てバッファアンプ４０４の出力がＡ＜Ｂ即ち、ＩＡＩ＜
ＩＢＩの条件を満足する限りダイオード４１６は非導通
となり、入力Ａがそのままの値で出力バッファアンプ４
２４に加えられ、出力端子４Ｃの出力Ｃに入力Ａが現れ
る。ところが、入力Ａ、Ｂの大小関係がＩＡｌ〉Ｂ１と
なると、ダイオード４１６が導通し、このダイオード４
１６の電圧降下を無視するとすれば、結合点２０の電位
は、入力Ｂのそれに等しくなる。
他方、入力信号Ｊ、が負の場合には、入力Ａ、Ｂの大小
関係、即ち、ＩＡＩ＜ＩＢＩの条件はＡ〉Ｂと等しくな
る。この条件が成り立つ限り、ダイオード４２０は非導
通となる。また、ＩＡｌ〉Ｂ１の時はＡ＜Ｂとなるから
、ダイオード１１２０が導通し、結合点４２２の電位は
入力Ｂ′の電位に設定されることになる。保護抵抗４０
８及びダイオード４１０は入力端子４Ｂの電位が負にな
った場合、ダイオード４１６が誤って導通ずることを防
止するものである。入力端子／ＩＢ’側の保層抵抗４１
２及びダイオード４１４も、同様の働きをする。
（第２実施例）
次に、第４図はこの発明の電力増幅器の保護回路の第２
実施例を示す。
この実施例では前記実施例の定電流増幅器６に代えて、
保護すべき電力増幅器として定電圧増幅器７が設置され
ている。即ち、前記実施例では、定電流増幅器６を用い
ているので、素子電流■４が入力に比例するため、素子
電圧ＶａＳのみを検出し、割算器１２を通して素子電圧
ＶａＳ値における素子電流■、の最大値を求めて消費電
力を求め、その消費電力、即ち、素子電圧ＶａＳ及び素
子電流Ｉ、によって定電流増幅器６に対する入力振幅を
制御し、定電流増幅器６の出力を制限している。
これに対し、定電圧増幅器７を用いた場合には増幅素子
に流れる素子電圧ＶａＳ及び素子電流Ｉｄの双方を検出
して増幅素子の消費電力を求め、その消費電力が安全動
作領域値を超える場合に入力振幅を抑えて定電圧増幅器
７の出力を制限するものである。
即ち、定電圧増幅器７の最終出力段には、増幅素子とし
てＭＯＳ−ＦＥＴ７１．７２が設置され、これらＭＯＳ
−ＦＥＴ７１．７２ば前記実施例の定電流増幅器６と同
様にプッシュプル増幅器を構成しており、入力信号■、
が正の場合にはＭＯ３ＦＥＴ７ Ｌ入力信号■、が負の
場合にはＭＯＳ−ＦＥＴ７２が選択的に動作する。ＭＯ
Ｓ−ＦＥＴ７１には、素子電圧ＶｄＳを検出する電圧検
出手段として検出増幅器１０が設置されている。そして
、出力端子８に至る出力ライン７４には、素子電流Ｉｄ
を検出する検出抵抗７６が接続されているとともに、素
子電流Ｉ、をこの検出抵抗７６を通して検出する電流検
出手段として検出増幅器１１が設置されている。したが
って、ＭＯＳ−ＦＥＴ７１の素子電圧ＶａＳは、第１実
施例と同様に検出増幅器１０で検出され、ＭＯＳ−ＦＥ
Ｔ７１に流れる素子電流Ｉ４は、検出抵抗７６に素子電
流■４によって生じる電圧降下を通して検出増幅器１１
で検出する。即ち、検出抵抗７６の抵抗値をｒとすると
き、電圧降下は、ｒ−１ａで与えられるが、検出増幅器
１１のゲインをに３とすると、その検出出力はに３ ・
■４となる。
そして、第１実施例の割算器１２に代えて掛算器１３を
設置し、その人力Ｘに検出増幅器ＩＯの出力に、・Ｖｄ
Ｓ、その人力Ｙに検出増幅器１１の出力に３ ・Ｉ、が
加えられ、両者の積を求める。
この掛算器１３の出力Ｚは、
ｚ＝ｘ −ｙ
−に１ ・ｋ３ ・ＶａＳ・■、 ・・・（４）とな
る。
この出力Ｚは、比較増幅器１４に加えられて適切な基準
電圧■、と比較増幅され、その出力はクリッパ回路４の
一方の入力Ｂに加えられる。比較増幅器１４のゲインを
に４とすると、入力Ｂは、Ｂ ＝ ｋ ４ ・ （Ｖ
、−に、 ・ｋ３ ・ＶｄＳ・Ｉｄ）・・・（５）
となる。
したがって、ＶｄＳ、Ｉｄを保護すべきＭＯ３ＦＥＴ７
１の許容最大消費電力として、基準電圧■、を、
Ｖ、 −に、 ・ｋ３ ・ＶａＳ・ Ｉ、 ・ ・
・（６）となるように設定すると、比較増幅器１４の
ゲインに４が充分に大きく、かつ、ＶｄＳ・■４が基準
電圧■、より僅かに小さければ入力Ｂは十分大となるの
で、クリッパ回路４の出力Ｃは入力Ａに等しくなる。逆
に、Ｖｄ５ｌｄが基準電圧■、に限りなく近づく過程で
入力Ｂの値は、入力Ａの値に近づくことができ、その結
果、クリッパ回路４の出力Ｃは入力Ｂに等しくなり、定
電圧増幅器７の入力（出力Ｃ）は制限されることになる
。また、ＶｄＳ・１．が基準電圧■、より極僅かに大と
なると、入力Ｂはゼロまたは負（クリッパ回路４の内部
ではゼロとして扱われる）となり、クリッパ回路４の出
力Ｃは遮断される。結局、クリッパ回路４の入力Ａの値
がＭＯＳ−ＦＥＴ７１の許容消費電力を超えさせるよう
になった場合には、定電圧増幅器７の出力Ｖ。はＭＯＳ
−ＦＥＴ７１の消費電力が許容値になるように制限され
る。
入力信号■、が負の場合についても、定電流電力増幅器
６の場合と同様に、定電圧増幅器７の増幅素子としてＭ
ＯＳ−ＦＥＴ７２側に検出増幅器１１、掛算器１３およ
び比較増幅器１４を設け、クリッパ回路４０入力Ｂ′に
比較増幅器１４の出力を加えることにより、電力増幅素
子の保護を行・うことが出来るものである。
以上述べたように、電力増幅器が定電圧増幅器７で構成
された場合にも、電力増幅素子の許容消費電力限度で最
大出力を取り出すことが可能であり、その電力増幅素子
を保護することができる。
（他の実施例）
なお、実施例では、保護すべき増幅素子としてＭＯＳ−
ＦＥＴを用いたが、ごの発明はバイポーラトランジスタ
を用いた場合にも適用できる。
また、保護すべき増幅素子をブッシコ、プル回路で構成
した場合について説明したが、シングル回路にも適用で
きる。
また、この発明の電力増幅器の保護回路は、従来の保護
方式と併用してもよく、そのようにすれば、従来方式の
欠点が大幅に改善でき、増幅素子の保護機能をより高め
ることができる。Below 1. The present invention will be described in detail with reference to embodiments shown in the drawings. (First Example) The first example shows the first example of the power amplifier protection circuit of the present invention. The input signal ■, to be amplified is applied to the input terminal 2, and this input signal ■. is applied to the constant current amplifier 6 as a power amplifier to be protected through a clipper circuit 4 installed as an output limiting means. At the final output stage of the constant current amplifier 6, a MOS-FI T transistor, which is a transistor, is used as an amplifying element.
61.62 are installed. In this example, the MOS
-FETs 61 and 62 constitute a push-pull amplifier, and when the input signal I is positive, the MOS-FETs 61 and 62
When the input signal I is negative, the MOS-FET 62 selectively operates. The constant current amplifier 6 has an input/output characteristic in which the output current taken out from the output terminal 8 is proportional to the input voltage, and G indicates the conductance. Detection means for detecting electric power is installed, for example, M
A detection amplifier 10 is installed between the drain and source of the OS-FET 61 as a power detection means for detecting the voltage between the drain and source, that is, the element voltage as a factor of power consumption.
is connected, and the element voltage VdS of the MOS-FET 61 is detected. If the detection amplifier 10 has an amplification gain of 1, an output voltage of .VdS will be obtained. The output side of this sense amplifier 10 has a device current of 1.0 at the device voltage VdS. A divider 12 is installed as a calculation means for calculating the maximum value of . In this divider 12, the first
The input X has a coefficient of 2, and the second input Y has a sense amplifier 1.
0 output voltage k. V and Is are added, and an operation (-X/Y) is performed using the first input X as the numerator and the second input Y as the denominator, and an output Z is obtained as the operation result. A clipper circuit 4 is installed at the front stage of the constant current amplifier 6 as an output limiting means for limiting the output of the constant current amplifier 6 according to the power consumption of the amplification element, and the output Z of the divider 12 is
It is applied to the second input B of this clipper circuit 4. The first input A of the clipper circuit 4 receives an input signal to be amplified.
is set, this clipper circuit 4 compares the amplitudes of inputs A and B, and if the magnitude relationship between the two amplitudes is A<B,
Input A is sent to output C, and the amplitude relationship between the two is A>
In the case of B, a function is provided to limit the amplitude of input A so that B=C. The output C of this clipper circuit 4 is applied to a constant current amplifier 6 as an input to be amplified. Next, the operation of this power amplifier protection circuit will be explained. First, if the input signal ■, is positive, the input signal ■,
is applied to the constant current amplifier 6 through the clipper circuit 4, the MO3FET 61 operates according to the input signal . As a result, a device voltage VdS is generated between the drain and source of the MOS-FET 61, and is detected by the detection amplifier 10. When the amplification gain of the detection amplifier 10 is 1, its output voltage becomes .VaS, which becomes the second human power Y of the divider 12. In the divider 12, the first and second inputs X and Y are divided, and the output Z as the operation result is Yk+
・Vas Vas・・・(1) However, it is a coefficient given by k=2/. That is, this output Z represents the maximum allowable value of the element current I4 at a specific element voltage VaS. This output Z is applied to the clipper circuit 4 and compared with the input signal (2) of the input A, and the magnitude relationship between the amplitudes of the two is determined. That is, in the clipper circuit 4, when the magnitude relationship between the two amplitudes is A<B, the input A is sent to the output C, so that the human input signal 11 is applied to the constant current amplifier 6 without being subjected to amplitude limitations. It will be done. In addition, when the magnitude relationship between the amplitudes of both is A>B, the amplitude of the human power A is limited so that B=C, and in this case, the input signal I8 becomes the input signal I,' whose amplitude is suppressed. It is modified and added to the constant current amplifier 6. When this amplitude limitation is performed, since B=C, the element current T flowing from the MOS-FET 61 to the output terminal 8 is kI. ...(2) V,, G That is, Vds·Id = k + c ...(3) holds true. In 2 (3), VdS・I is MOS-FET6
1 power consumption P, and since k-G is a constant, k
It can be seen that by appropriately selecting -G, the instantaneous value of power consumption P can be limited to the limit of the safe operating area of MOS-FET 61, as shown in FIG. This is the element voltage VaS of MOS-FET61 and MO
The element current 1d flowing through the S-FET 61 is detected, and if the power consumption VdS・Id exceeds a certain value, that is, the safe operating area value, the input amplitude is limited to within the certain value, and as a result, This limits the output of the constant voltage range filter 6. In the operating characteristics shown in FIG. 2, the values of the maximum current 41- and the maximum voltage v4 8 can be limited by a conventional protection method. Therefore, according to this power amplifier protection circuit, MO
The capabilities of the S-FET 61 can be utilized to the fullest within the safe operating range. In other words, by realizing an operation limiting circuit with the same conditions as the limiting condition range of the amplifier element, it is possible to make maximum use of the ability of the element, and it is possible to handle large amounts of power with a small number of elements. . For example, by using the power amplifier protection circuit of the present invention, a power amplifier that handles a load such as a motor has the advantage of being able to increase its ability to withstand overloads at startup. Furthermore, when the input I, of the amplifier is negative, the direction of the output current I, of the amplifier 6 is reversed from that shown in the figure.
MOS-FET61 that operates when the input signal ■ is positive
MOS-FET 62 operates instead. Therefore,
If the drain-source voltage of the MOS-FET 62 is detected using a detection amplifier (not shown) and the detected output is calculated by a divider (not shown) in the same way as in the above case, the divider shown in equation (1) can be obtained. An output indicating the negative result of the calculation result of 12 can be obtained. This calculation result is applied to the other input terminal B' of the crimper circuit 4. The clipper circuit 4 receives input signals 1. Instead of the case where is positive, if the input signal I is negative, the power amplifier sends the input A to the output C when IAI<IB', and when IAI>B' l, the power amplifier By limiting the human power of 6,
Similarly to the case where the input signal r, is positive, the amplification element 62 of the constant current amplifier 6 can be protected when the input signal (2) is negative. Next, FIG. 3 shows an embodiment of the clipper circuit 4 in the power amplifier protection circuit shown in FIG. The Crisiba circuit 4 has three input terminals 4A, 4B and 4.
B' is provided, and each input terminal 4A, 4B and 4B
Each human power A, [3 and B' for ' is a buffer amplifier 4 with a gain of 1 corresponding to each input A, B and B'.
02.404.406 is installed. A protection resistor 408 is connected in series to the input section of the buffer amplifier 404 as a protection circuit, and a diode 410 with the ground side as an anode is connected to the input section of the buffer amplifier 406 as a protection circuit. 1W resistor 412
are connected in series, and a diode 414 whose cathode is connected to the ground side. Each output side of each buffer amplifier 402, 404, 406 is connected to a diode 416 whose cathode is the output side of the buffer amplifier 404, and the output side of the buffer amplifier 404 (jj+J
A protection resistor 418 and a diode 420 with the output side of the buffer amplifier 406 as an anode are connected to the output means.
An output buffer amplifier 424 is installed. An output terminal 4C for taking out the output of the clipper circuit 4 is provided on the output side of the buffer amplifier 424. According to such a configuration, the human input signal I is outputted from the buffer amplifier 402 via the protective resistor 418 to the coupling point 42.
Appears in 2. When the input signal ■ is positive, the output of the buffer amplifier 404 according to the input B is A<B, that is, IAI<
As long as the IBI condition is satisfied, the diode 416 becomes non-conductive, and the output buffer amplifier 4 remains at the same value as the input A.
24, and input A appears at output C of output terminal 4C. However, when the magnitude relationship between inputs A and B becomes IAl>B1, diode 416 becomes conductive, and this diode 4
If we ignore the voltage drop at 16, the potential at node 20 will be equal to that at input B. On the other hand, when the input signal J is negative, the magnitude relationship between the inputs A and B, ie, the condition IAI<IBI, becomes equal to A>B. As long as this condition holds, diode 420 is non-conductive. Further, when IAl>B1, since A<B, the diode 1120 becomes conductive and the potential of the node 422 is set to the potential of the input B'. Protection resistance 40
8 and a diode 410 prevent the diode 416 from being erroneously turned on when the potential of the input terminal 4B becomes negative. Input terminal/IB' side storage resistor 41
2 and diode 414 function similarly. (Second Embodiment) Next, FIG. 4 shows the second embodiment of the power amplifier protection circuit of the present invention.
An example is shown. In this embodiment, instead of the constant current amplifier 6 of the previous embodiment,
A constant voltage amplifier 7 is installed as a power amplifier to be protected. That is, in the above embodiment, since the constant current amplifier 6 is used, the element current (4) is proportional to the input, so only the element voltage VaS is detected, and the element current (4) at the element voltage VaS value is detected through the divider 12. The power consumption is determined by determining the maximum value of , and the input amplitude to the constant current amplifier 6 is controlled by the power consumption, that is, the device voltage VaS and the device current I, and the output of the constant current amplifier 6 is limited. On the other hand, when the constant voltage amplifier 7 is used, the power consumption of the amplification element is determined by detecting both the element voltage VaS and the element current Id flowing through the amplification element, and if the power consumption exceeds the safe operating area value, the power consumption of the amplification element is determined. The input amplitude is suppressed to limit the output of the constant voltage amplifier 7. That is, MOS-FETs 71 and 72 are installed as amplifying elements in the final output stage of the constant voltage amplifier 7, and these MOS-FETs 71 and 72 are installed as amplifying elements.
-FETs 71 and 72 constitute a push-pull amplifier similar to the constant current amplifier 6 of the previous embodiment, and input signals ■,
When is positive, the MO3FET7 L input signal 2 is operated selectively, and when is negative, the MOS-FET72 is selectively operated. M.O.
A detection amplifier 10 is installed in the S-FET 71 as a voltage detection means for detecting the element voltage VdS. The output line 74 leading to the output terminal 8 has an element current Id
A detection resistor 76 for detecting is connected, and a detection amplifier 11 is installed as a current detection means for detecting the element current I through this detection resistor 76. Therefore, the element voltage VaS of the MOS-FET 71 is detected by the detection amplifier 10 as in the first embodiment, and
The element current I4 flowing through T71 passes through the voltage drop caused by the element current 4 in the detection resistor 76 to the detection amplifier 11.
Detect with. That is, when the resistance value of the detection resistor 76 is r, the voltage drop is given by r-1a, but if the gain of the detection amplifier 11 is 3, the detection output is 3.
■It becomes 4. Then, a multiplier 13 is installed in place of the divider 12 of the first embodiment, and the output of the detection amplifier IO is given by the human power X as ・Vd
S, the human power Y, and 3.I are added to the output of the detection amplifier 11, and the product of both is calculated. The output Z of this multiplier 13 becomes 1.k3.VaS.■, (4) where z=x-y-. This output Z is applied to a comparator amplifier 14, where it is compared and amplified with an appropriate reference voltage (2), and its output is applied to one input B of the clipper circuit 4. Assuming that the gain of the comparator amplifier 14 is 4, the input B is B = k 4 · (V
, -, ・k3 ・VdS・Id) (5) Therefore, MO3FET7 whose VdS, Id should be protected
As the maximum allowable power consumption of 1, the reference voltage ■, is set to V, -, ・k3 ・VaS・I, ・ ・
・When set to (6), if the gain of the comparator amplifier 14 is sufficiently large and 4 is slightly smaller than the reference voltage, the input B will be sufficiently large, so the clipper circuit The output C of 4 will be equal to the input A. Conversely, as Vd5ld approaches the reference voltage ■, the value of input B can approach the value of input A, and as a result, the output C of the clipper circuit 4 becomes equal to the input B, and the constant voltage amplifier 7 input (output C) will be restricted. Also, VdS・1. When becomes very slightly larger than the reference voltage (2), the input B becomes zero or negative (treated as zero inside the clipper circuit 4), and the output C of the clipper circuit 4 is cut off. Eventually, if the value of the input A of the clipper circuit 4 exceeds the allowable power consumption of the MOS-FET 71, the output V of the constant voltage amplifier 7. is MOS
- The power consumption of FET 71 is limited to an allowable value. Even when the input signal ■ is negative, as in the case of the constant current power amplifier 6, M is used as the amplifying element of the constant voltage amplifier 7.
By providing a detection amplifier 11, a multiplier 13, and a comparison amplifier 14 on the OS-FET 72 side, and adding the output of the comparison amplifier 14 to the input B' of the clipper circuit 40, the power amplification element can be protected. be. As described above, even when the power amplifier is configured with the constant voltage amplifier 7, it is possible to extract the maximum output within the allowable power consumption limit of the power amplification element, and the power amplification element can be protected. . (Other Examples) In addition, in the Example, a MOS-
Although FETs were used, the invention can also be applied to cases where bipolar transistors are used. Furthermore, although the case has been described in which the amplification element to be protected is constituted by a bushico or pull circuit, the present invention can also be applied to a single circuit. Further, the power amplifier protection circuit of the present invention may be used in combination with a conventional protection method, and in this way, the drawbacks of the conventional method can be significantly improved and the protection function of the amplification element can be further enhanced. .
以上説明したようように、この発明によれば、電力増幅
器の増幅素子の動作領域を安全動作領域限界に一致させ
て増幅動作を行うごとできるので、無駄領域をなくする
ことができるとともに、増幅素子を破壊から確実に保護
し、しかも、その増幅素子が持つ能力を最大■艮に利用
して効率的な動作を実現することができる。As explained above, according to the present invention, the operating range of the amplifying element of the power amplifier can be made to match the safe operating range limit every time an amplifying operation is performed. It is possible to reliably protect the amplifier from destruction, and to utilize the capability of the amplifier element to maximum efficiency to achieve efficient operation.
第１図はこの発明の電力増幅器の保護回路の第１実施例
を示す回路図、
第２図は第１１に示したミノＪ増幅器の保護回路の動作
特性を示す図、
第３図は第１図に示した電力増幅器の保護回路における
クリッパ回路の実施例を示す回路図、第４図はこの発明
の電力増幅器の保護回路の第２実施例を示す回路図、
第５図及び第６図は電力増幅器の保護回路におりる従来
の方式を示す図である。
４・・・クリッパ回路（出力制限手段）６・・・定電流
増幅器（電力増幅器）
７・・・定電圧増幅器（電力増幅器）
１０・・・検出増幅器（電圧検出手段）１１・・・検出
増幅器（電流検出手段）１２・・・割算器（演算手段）
１３・・・掛算器（演算手段）
１４・・・比較増幅器
６１．６２．７１．７２・・・ＭＯＳ−ＦＥＴ（増幅素
子）
ＶａＳ・・・素子電圧（端子間電圧）FIG. 1 is a circuit diagram showing a first embodiment of the protection circuit for a power amplifier according to the present invention, FIG. 2 is a diagram showing the operating characteristics of the protection circuit for the Mino J amplifier shown in FIG. 11, and FIG. A circuit diagram showing an embodiment of the clipper circuit in the power amplifier protection circuit shown in the figure, FIG. 4 is a circuit diagram showing a second embodiment of the power amplifier protection circuit of the present invention, and FIGS. 5 and 6 are FIG. 2 is a diagram showing a conventional system in a protection circuit of a power amplifier. 4... Clipper circuit (output limiting means) 6... Constant current amplifier (power amplifier) 7... Constant voltage amplifier (power amplifier) 10... Detection amplifier (voltage detection means) 11... Detection amplifier (Current detection means) 12... Divider (arithmetic means) 13... Multiplier (arithmetic means) 14... Comparison amplifier 61.62.71.72... MOS-FET (amplification element) VaS ...Element voltage (voltage between terminals)
Claims (1)
電力検出手段と、 この電力検出手段が検出した前記増幅素子の消費電力が
前記増幅素子の安全動作領域値を超える場合に前記電力
増幅器の出力を制限する出力制限手段とを備え、 前記増幅素子の前記消費電力に応じて安全動作領域内に
前記電力増幅器の出力を制限するようにしたことを特徴
とする電力増幅器の保護回路。 ２、電力増幅器の増幅素子の端子間電圧を検出する電圧
検出手段と、 この電圧検出手段が検出した前記端子間電圧における前
記電力増幅器の安全動作領域を演算する演算手段と、 前記電力増幅器の前段に設置されて前記電力増幅器に対
する入力信号を第１の入力、前記演算手段の演算結果を
第２の入力とし、第１の入力の振幅が第２の入力の振幅
より小さいときはその第１の入力をその振幅で前記電力
増幅器に入力し、第１の入力の振幅が第２の入力の振幅
より大きいときはその第１の入力を前記第２の入力の振
幅に抑圧した後、前記電力増幅器に入力して前記電力増
幅器の出力を制限する出力制限手段と、 を備えてなることを特徴とする電力増幅器の保護回路。[Claims] 1. Power detection means for detecting power consumption in an amplification element of a power amplifier; and when the power consumption of the amplification element detected by the power detection means exceeds a safe operating area value of the amplification element. and an output limiting means for limiting the output of the power amplifier, wherein the output of the power amplifier is limited within a safe operating area according to the power consumption of the amplifying element. circuit. 2. Voltage detection means for detecting a voltage between terminals of an amplification element of a power amplifier; calculation means for calculating a safe operating area of the power amplifier at the voltage between the terminals detected by the voltage detection means; and a preceding stage of the power amplifier. the input signal to the power amplifier is the first input, the calculation result of the calculation means is the second input, and when the amplitude of the first input is smaller than the amplitude of the second input, the input signal to the power amplifier is the first input. input to the power amplifier at its amplitude, and when the amplitude of the first input is larger than the amplitude of the second input, the first input is suppressed to the amplitude of the second input, and then the power amplifier A protection circuit for a power amplifier, comprising: output limiting means for limiting the output of the power amplifier by inputting an input to the power amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191620A JPH06103806B2 (en) | 1990-07-19 | 1990-07-19 | Power amplifier protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191620A JPH06103806B2 (en) | 1990-07-19 | 1990-07-19 | Power amplifier protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479505A true JPH0479505A (en) | 1992-03-12 |
| JPH06103806B2 JPH06103806B2 (en) | 1994-12-14 |
Family
ID=16277669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191620A Expired - Lifetime JPH06103806B2 (en) | 1990-07-19 | 1990-07-19 | Power amplifier protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103806B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524999A (en) * | 2006-01-26 | 2009-07-02 | ディー２オーディオ コーポレイション | System and method for overcurrent protection |
| JP2011004040A (en) * | 2009-06-17 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | High-frequency power amplification circuit and designing method of the same |
| JP2016046768A (en) * | 2014-08-26 | 2016-04-04 | オンキヨー株式会社 | Protection circuit |
| JP2019080383A (en) * | 2017-10-20 | 2019-05-23 | Ｎｅｃプラットフォームズ株式会社 | Output device |
| CN118150973A (en) * | 2024-05-11 | 2024-06-07 | 钰泰半导体股份有限公司 | Switching tube safety working area test circuit, equipment and system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737912A (en) * | 1980-08-13 | 1982-03-02 | Hitachi Ltd | Electric power amplifying circuit |
| JPS57109409A (en) * | 1980-12-26 | 1982-07-07 | Hitachi Ltd | Low frequency power amplifying circuit |
-
1990
- 1990-07-19 JP JP2191620A patent/JPH06103806B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737912A (en) * | 1980-08-13 | 1982-03-02 | Hitachi Ltd | Electric power amplifying circuit |
| JPS57109409A (en) * | 1980-12-26 | 1982-07-07 | Hitachi Ltd | Low frequency power amplifying circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524999A (en) * | 2006-01-26 | 2009-07-02 | ディー２オーディオ コーポレイション | System and method for overcurrent protection |
| JP2011004040A (en) * | 2009-06-17 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | High-frequency power amplification circuit and designing method of the same |
| JP2016046768A (en) * | 2014-08-26 | 2016-04-04 | オンキヨー株式会社 | Protection circuit |
| JP2019080383A (en) * | 2017-10-20 | 2019-05-23 | Ｎｅｃプラットフォームズ株式会社 | Output device |
| CN118150973A (en) * | 2024-05-11 | 2024-06-07 | 钰泰半导体股份有限公司 | Switching tube safety working area test circuit, equipment and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103806B2 (en) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7498879B2 (en) | Summing comparator for higher order class D amplifiers | |
| NL8304352A (en) | AMPLIFIER. | |
| JPH0479505A (en) | Protection circuit for power amplifier | |
| US7825734B2 (en) | Amplifier having an output protection, in particular operational amplifier for audio application | |
| US20040164786A1 (en) | Semiconductor integrated circuit device | |
| JP3590679B2 (en) | Abnormality detection device for floating DC power supply | |
| JPS6221052Y2 (en) | ||
| JPS6342882B2 (en) | ||
| JP3718135B2 (en) | Current driver output protection circuit | |
| JP4020221B2 (en) | Push-pull amplifier circuit | |
| US20030164734A1 (en) | Electric field intensity detecting circuit and limiter amplifier | |
| JPS5892149A (en) | Detecting circuit for input electric field | |
| JP4568033B2 (en) | Semiconductor amplifier circuit | |
| JPS5737912A (en) | Electric power amplifying circuit | |
| JPH0685554A (en) | Semiconductor transmitter | |
| JPS6224969Y2 (en) | ||
| JPH0537256A (en) | Semiconductor transmitter | |
| JP2609567B2 (en) | Power transistor protection device | |
| JPH0336098Y2 (en) | ||
| JPH0346579Y2 (en) | ||
| JPS6422102A (en) | Fet amplifier | |
| JPH06105450A (en) | Dc semiconductor breaker | |
| SU995267A1 (en) | Protected power amplifier | |
| SU1488955A1 (en) | Power amplifier protection unit | |
| US2966631A (en) | Stabilized direct current amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 16 |