JPH0471194A - Ｔｆｔ駆動ｅｌディスプレイ及びその製造方法 - Google Patents
Ｔｆｔ駆動ｅｌディスプレイ及びその製造方法Info
- Publication number
- JPH0471194A JPH0471194A JP2180572A JP18057290A JPH0471194A JP H0471194 A JPH0471194 A JP H0471194A JP 2180572 A JP2180572 A JP 2180572A JP 18057290 A JP18057290 A JP 18057290A JP H0471194 A JPH0471194 A JP H0471194A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- light emitting
- electrode
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 9
- 229910017875 a-SiN Inorganic materials 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 3
- XXUXXCZCUGIGPP-ACAGNQJTSA-N 2-Hydroxy-3,5-dinitro-N-[(1Z)-(5-nitrofuran-2-yl)methylidene]benzene-1-carbohydrazonic acid Chemical compound C1=C([N+]([O-])=O)C=C([N+]([O-])=O)C(O)=C1C(=O)N\N=C/C1=CC=C([N+]([O-])=O)O1 XXUXXCZCUGIGPP-ACAGNQJTSA-N 0.000 abstract 1
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 230000003449 preventive effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 22
- 239000011651 chromium Substances 0.000 description 16
- 230000002265 prevention Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 229910052984 zinc sulfide Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004645 scanning capacitance microscopy Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＥＬ発光素子のＥＬＬ動回路を用いたＴＦＴ
駆動ＥＬディスプレイ及びその製造方法に係り、特に製
造容易なＴＦＴ駆動ＥＬディスプレイ及びその製造方法
に関する。
駆動ＥＬディスプレイ及びその製造方法に係り、特に製
造容易なＴＦＴ駆動ＥＬディスプレイ及びその製造方法
に関する。
（従来の技術）
ＴＦＴ駆動ＥＬディスプレイは、マトリックス型の駆動
回路となっており、一画素（１ビツト）の駆動回路を上
下左右に複数個並べたもので、マトリックス状に形成さ
れた信号線によって各画素の駆動回路を駆動することに
より、ＴＦＴ駆動ＥＬディスプレイ全体を駆動するもの
である。
回路となっており、一画素（１ビツト）の駆動回路を上
下左右に複数個並べたもので、マトリックス状に形成さ
れた信号線によって各画素の駆動回路を駆動することに
より、ＴＦＴ駆動ＥＬディスプレイ全体を駆動するもの
である。
ＴＦＴ駆動ＥＬディスプレイの一画素（１ビツト）内に
おける構成部分として、ＥＬ発光素子、薄膜トランジス
タスイッチング素子（Ｔ Ｐ Ｔ）、その他の部分かガ
ラス等の基板上に形成されているものである。
おける構成部分として、ＥＬ発光素子、薄膜トランジス
タスイッチング素子（Ｔ Ｐ Ｔ）、その他の部分かガ
ラス等の基板上に形成されているものである。
ＥＬ発光素子とＴＦＴを同一基板上に製造する方法を、
第７図（ａ）〜（ｊ）の製造プロセス図を使って説明す
る。
第７図（ａ）〜（ｊ）の製造プロセス図を使って説明す
る。
基板１上にＥＬ発光素子の透明電極１２のパターンをＩ
ＴＯ（酸化インジウム・スズ）等を用いて形成しく第７
図（ａ）参照）、透明電極１２を覆うような形状でＥＬ
発光素子の第１の絶縁層１３をシリコン窒化膜で形成し
く第７図（ｂ）参照）、更に第１の絶縁層１３上にＺｎ
Ｓ等の発光層１４のパターンを形成しく第７図（ｃ）参
照）、発光層１４を覆うように第２の絶縁層１５を形成
する（第７図（ｄ）参照）。
ＴＯ（酸化インジウム・スズ）等を用いて形成しく第７
図（ａ）参照）、透明電極１２を覆うような形状でＥＬ
発光素子の第１の絶縁層１３をシリコン窒化膜で形成し
く第７図（ｂ）参照）、更に第１の絶縁層１３上にＺｎ
Ｓ等の発光層１４のパターンを形成しく第７図（ｃ）参
照）、発光層１４を覆うように第２の絶縁層１５を形成
する（第７図（ｄ）参照）。
そして、次に基板１上にＴＦＴのケート電極２２のパタ
ーンをクロム（Ｃｒ）で形成しく第７図（ｅ）参照）、
ケート電極２２上にゲート絶縁層２３となるシリコン窒
化膜、半導体活性層２４となるアモルファスシリコン（
ａ−Ｓ ｉ） 、上部絶縁層（チャネル保護膜）２５と
なるシリコン窒化膜を順次積層しく第７図（ｆ）参照）
、上部絶縁層（チャネル保護膜）２５のパターンを形成
した後にオーミックコンタクト層２６となるｎ＋のアモ
ルファスシリコン（ｎ”ａ−３ｉ）層と拡散防止層２７
となるＣｒ層を着膜しく第７図（ｇ）参照）、拡散防止
層２７のパターンを形成した後にオーミックコンタクト
層２６と半導体活性層２４のパターンを形成しく第７図
（ｈ）参照）、そしてゲート絶縁層２３のパターンを形
成しく第７図（ｆ）参照）、ＥＬ発光素子の金属電極１
６とＴＦＴの配線金属層２８が形成される（第７図（ｊ
）参照）。
ーンをクロム（Ｃｒ）で形成しく第７図（ｅ）参照）、
ケート電極２２上にゲート絶縁層２３となるシリコン窒
化膜、半導体活性層２４となるアモルファスシリコン（
ａ−Ｓ ｉ） 、上部絶縁層（チャネル保護膜）２５と
なるシリコン窒化膜を順次積層しく第７図（ｆ）参照）
、上部絶縁層（チャネル保護膜）２５のパターンを形成
した後にオーミックコンタクト層２６となるｎ＋のアモ
ルファスシリコン（ｎ”ａ−３ｉ）層と拡散防止層２７
となるＣｒ層を着膜しく第７図（ｇ）参照）、拡散防止
層２７のパターンを形成した後にオーミックコンタクト
層２６と半導体活性層２４のパターンを形成しく第７図
（ｈ）参照）、そしてゲート絶縁層２３のパターンを形
成しく第７図（ｆ）参照）、ＥＬ発光素子の金属電極１
６とＴＦＴの配線金属層２８が形成される（第７図（ｊ
）参照）。
以上説明したように、同一基板ｌ上にＥＬ発光素子とＴ
ＦＴを製造するＴＦＴ駆動ＥＬディスプレイの製造方法
は、ＥＬ発光素子部分を製造した後に、ＴＦＴ部分を製
造するような製造プロセスとなっていた（特開昭６２−
４２５６３号公報参照） また、ＴＦＴを製造した後に、ＥＬ発光素子部分を製造
するような製造プロセスとすることも考えられていた。
ＦＴを製造するＴＦＴ駆動ＥＬディスプレイの製造方法
は、ＥＬ発光素子部分を製造した後に、ＴＦＴ部分を製
造するような製造プロセスとなっていた（特開昭６２−
４２５６３号公報参照） また、ＴＦＴを製造した後に、ＥＬ発光素子部分を製造
するような製造プロセスとすることも考えられていた。
（発明が解決しようとする課題）
以上従来のＴＦＴ駆動ＥＬディスプレイ及びその製造方
法において、特にＥＬ発光素子部分を製造した後に、Ｔ
ＦＴ部分を製造するような製造プロセスとしているのは
、発光層の結晶性を高めるために約５００℃程度でアニ
ールを施すことがあり、このアニールの影響をＴＦＴ部
分に与えないためであり、このようにＥＬ発売先素子部
分ＴＦＴ部分を別々に作製しなければならないＴＦＴ駆
動ＥＬディスプレイ及びその製造方法では、製造プロセ
スが複雑であり、歩留りの向上及びコストダウンを図る
ことができないとの問題点があった。
法において、特にＥＬ発光素子部分を製造した後に、Ｔ
ＦＴ部分を製造するような製造プロセスとしているのは
、発光層の結晶性を高めるために約５００℃程度でアニ
ールを施すことがあり、このアニールの影響をＴＦＴ部
分に与えないためであり、このようにＥＬ発売先素子部
分ＴＦＴ部分を別々に作製しなければならないＴＦＴ駆
動ＥＬディスプレイ及びその製造方法では、製造プロセ
スが複雑であり、歩留りの向上及びコストダウンを図る
ことができないとの問題点があった。
本発明は上記実情に鑑みてなされたもので、製造プロセ
スが簡易なＴＦＴ駆動ＥＬディスプレイ及びその製造方
法を提供することを目的とする。
スが簡易なＴＦＴ駆動ＥＬディスプレイ及びその製造方
法を提供することを目的とする。
（課題を解決するための手段）
上記従来例の問題点を解決するための請求項１記載の発
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を積層した５１発光素子と、ゲ
ート電極、ゲート絶縁層、半導体活性層、上部絶縁層、
ドレイン電極とソース電極を積層した薄膜トランジスタ
素子とを有するＴＦＴ駆動ＥＬディスプレイにおいて、
前記５１発光素子の第２の絶縁層と前記薄膜トランジス
タ素子のゲート絶縁層を共通の絶縁層とすることを特徴
としている。
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を積層した５１発光素子と、ゲ
ート電極、ゲート絶縁層、半導体活性層、上部絶縁層、
ドレイン電極とソース電極を積層した薄膜トランジスタ
素子とを有するＴＦＴ駆動ＥＬディスプレイにおいて、
前記５１発光素子の第２の絶縁層と前記薄膜トランジス
タ素子のゲート絶縁層を共通の絶縁層とすることを特徴
としている。
上記従来例の問題点を解決するための請求項２記載の発
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を有する５１発光素子と、ゲー
ト電極、ゲート絶縁層、半導体活性層、上部絶縁層、ド
レイン電極とソース電極を有する薄膜トランジスタ素子
とを形成するＴＦＴ駆動ＥＬディスプレイ製造方法にお
いて、前記基板上に前記薄膜トランジスタ素子のゲート
電極を形成し、前記ＥＬ発光素子の透明電極を形成し、
前記透明電極を覆うように前記第１の絶縁層を形成し、
前記第１の絶縁層上に前記発光層を形成し、前記発光層
と前記ゲート電極とを覆うように共通の絶縁層を着膜し
て前記第２の絶縁層と前記ゲート絶縁層を形成すること
を特徴としている。
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を有する５１発光素子と、ゲー
ト電極、ゲート絶縁層、半導体活性層、上部絶縁層、ド
レイン電極とソース電極を有する薄膜トランジスタ素子
とを形成するＴＦＴ駆動ＥＬディスプレイ製造方法にお
いて、前記基板上に前記薄膜トランジスタ素子のゲート
電極を形成し、前記ＥＬ発光素子の透明電極を形成し、
前記透明電極を覆うように前記第１の絶縁層を形成し、
前記第１の絶縁層上に前記発光層を形成し、前記発光層
と前記ゲート電極とを覆うように共通の絶縁層を着膜し
て前記第２の絶縁層と前記ゲート絶縁層を形成すること
を特徴としている。
上記従来例の問題点を解決するための請求項３記載の発
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を積層した５１発光素子と、ゲ
ート電極、ゲート絶縁層、半導体活性層、上部絶縁層、
ドレイン電極とソス電極を積層した薄膜トランジスタ素
子とを有するＴＦＴ駆動ＥＬディスプレイにおいて、前
記５１発光素子の第１の絶縁層と前記薄膜トランジスタ
素子のゲート絶縁層を共通の絶縁層とすることを特徴と
している。
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を積層した５１発光素子と、ゲ
ート電極、ゲート絶縁層、半導体活性層、上部絶縁層、
ドレイン電極とソス電極を積層した薄膜トランジスタ素
子とを有するＴＦＴ駆動ＥＬディスプレイにおいて、前
記５１発光素子の第１の絶縁層と前記薄膜トランジスタ
素子のゲート絶縁層を共通の絶縁層とすることを特徴と
している。
上記従来例の問題点を解決するための請求項４記載の発
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を有する５１発光素子と、ゲー
ト電極、ゲート絶縁層、半導体活性層、上部絶縁層、ド
レイン電極とソース電極を有する薄膜トランジスタ素子
とを形成するＴＦＴ駆動ＥＬディスプレイ製造方法にお
いて、前記基板上に前記薄膜トランジスタ素子のゲート
電極を形成し、前記５１発光素子の透明電極を形成し、
前記ゲート電極と前記透明電極を覆うように共通の絶縁
層を着膜して前記第１の絶縁層と前記ゲート絶縁層を形
成することを特徴としている。
明は、同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を有する５１発光素子と、ゲー
ト電極、ゲート絶縁層、半導体活性層、上部絶縁層、ド
レイン電極とソース電極を有する薄膜トランジスタ素子
とを形成するＴＦＴ駆動ＥＬディスプレイ製造方法にお
いて、前記基板上に前記薄膜トランジスタ素子のゲート
電極を形成し、前記５１発光素子の透明電極を形成し、
前記ゲート電極と前記透明電極を覆うように共通の絶縁
層を着膜して前記第１の絶縁層と前記ゲート絶縁層を形
成することを特徴としている。
（作用）
請求項１記載の発明によれば、同一基板上に５１発光素
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、５１発光素子の第２の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができる。
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、５１発光素子の第２の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができる。
請求項２記載の発明によれば、同一基板上に５１発光素
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、５１発光素子の発光層
を形成後、５１発光素子の第２の絶縁層と薄膜トランジ
スタ素子のゲート絶縁層とを共通の絶縁層として同時に
形成するようにしているので、製造プロセスを簡略化す
ることができる。
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、５１発光素子の発光層
を形成後、５１発光素子の第２の絶縁層と薄膜トランジ
スタ素子のゲート絶縁層とを共通の絶縁層として同時に
形成するようにしているので、製造プロセスを簡略化す
ることができる。
請求項３記載の発明によれば、同一基板上に５１発光素
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、５１発光素子の第１の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができる。
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、５１発光素子の第１の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができる。
請求項４記載の発明によれば、同一基板上に５１発光素
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、５１発光素子の透明電
極を形成後、５１発光素子の第１の絶縁層と薄膜トラン
ジスタ素子のゲート絶縁層とを共通の絶縁層として同時
に形成するようにしているので、製造プロセスを簡略化
することができる。
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、５１発光素子の透明電
極を形成後、５１発光素子の第１の絶縁層と薄膜トラン
ジスタ素子のゲート絶縁層とを共通の絶縁層として同時
に形成するようにしているので、製造プロセスを簡略化
することができる。
（実施例）
本発明の一実施例について図面を参照しながら説明する
。
。
第１図は、本実施例のＴＦＴ駆動ＥＬディスプレイの等
価回路図である。
価回路図である。
ＴＦＴ駆動ＥＬディスプレイは、ｍＸｎ個のビット数を
有するマトリックス型の駆動回路となっており、一画素
の駆動回路を上下、左右に複数個並べ、左右方向に並ん
だ各駆動回路の第１のスイッチング素子Ｑ１のゲート端
子をスイッチング信号線Ｙに接続し、スイッチング信号
ＳＣＡＭが与えられるようにし、また上下方向に並んだ
各駆動回路の第１のスイッチング素子Ｑｌのドレイン端
子を情報信号線Ｘに接続し、発光信号ＤＡＴＡが与えら
れるようになっている。そして、ＥＬ発光素子ＣＥＬの
一端にはＥＬ駆動電源Ｖａが印加され、コンデンサＣｓ
とコンデンサＣＤＶの一端はグランドレベルに接続され
ている。
有するマトリックス型の駆動回路となっており、一画素
の駆動回路を上下、左右に複数個並べ、左右方向に並ん
だ各駆動回路の第１のスイッチング素子Ｑ１のゲート端
子をスイッチング信号線Ｙに接続し、スイッチング信号
ＳＣＡＭが与えられるようにし、また上下方向に並んだ
各駆動回路の第１のスイッチング素子Ｑｌのドレイン端
子を情報信号線Ｘに接続し、発光信号ＤＡＴＡが与えら
れるようになっている。そして、ＥＬ発光素子ＣＥＬの
一端にはＥＬ駆動電源Ｖａが印加され、コンデンサＣｓ
とコンデンサＣＤＶの一端はグランドレベルに接続され
ている。
次に、上記のＴＦＴ駆動ＥＬディスプレイの等価回路の
１ビット分のＥＬ駆動回路について、第２図のＥＬ駆動
回路図を使って説明する。
１ビット分のＥＬ駆動回路について、第２図のＥＬ駆動
回路図を使って説明する。
このＥＬ駆動回路は、薄膜トランジスタ（ＴＦＴ）から
成る第１のスイッチング素子Ｑ１と、該スイッチング素
子Ｑｌのソース端子Ｓｔ側に一方の端子を接続する蓄積
用コンデンサＣｓと、ゲート端子Ｇ２が前記第１のスイ
ッチング素子Ｑ１のソース端子Ｓｔに接続され、且つソ
ース端子Ｓ２が前記蓄積用コンデンサＣｓの他方の端子
に接続されているＴＦＴから成る第２のスイッチング素
子Ｑ２と、一方の端子が第２のスイッチング素子Ｑ２の
ドレイン端子Ｄ２に接続され、且つ他方の端子がＥＬ駆
動電源Ｖａに接続されているＥＬ発光素子ＣＥＬと、第
２のスイッチング素子Ｑ２と並列に接続される分割コン
デンサＣＤＶとから構成されている。
成る第１のスイッチング素子Ｑ１と、該スイッチング素
子Ｑｌのソース端子Ｓｔ側に一方の端子を接続する蓄積
用コンデンサＣｓと、ゲート端子Ｇ２が前記第１のスイ
ッチング素子Ｑ１のソース端子Ｓｔに接続され、且つソ
ース端子Ｓ２が前記蓄積用コンデンサＣｓの他方の端子
に接続されているＴＦＴから成る第２のスイッチング素
子Ｑ２と、一方の端子が第２のスイッチング素子Ｑ２の
ドレイン端子Ｄ２に接続され、且つ他方の端子がＥＬ駆
動電源Ｖａに接続されているＥＬ発光素子ＣＥＬと、第
２のスイッチング素子Ｑ２と並列に接続される分割コン
デンサＣＤＶとから構成されている。
前記第１のスイッチング素子Ｑ１はゲート端子Ｇｌに印
加されるスイッチング信号５ＣＡＮに応じてオンし、こ
の第１のスイッチング素子Ｑ１のオン・オフにより発光
信号ＤＡＴＡに応じて蓄積用コンデンサＣｓを充放電す
るようになっている。
加されるスイッチング信号５ＣＡＮに応じてオンし、こ
の第１のスイッチング素子Ｑ１のオン・オフにより発光
信号ＤＡＴＡに応じて蓄積用コンデンサＣｓを充放電す
るようになっている。
第２のスイッチング素子Ｑ２は、前記蓄積用コンデンサ
Ｃｓからの放電電圧がゲート端子Ｇ２に印加されること
によりオンし、ＥＬ駆動電源■ａによりＥＬ発光素子Ｃ
ＥＬを発光させるようになっている。分割コンデンサＣ
ＤＶは、第２のスイッチング素子Ｑ２の耐圧を低く設計
可能なように設けたものである。
Ｃｓからの放電電圧がゲート端子Ｇ２に印加されること
によりオンし、ＥＬ駆動電源■ａによりＥＬ発光素子Ｃ
ＥＬを発光させるようになっている。分割コンデンサＣ
ＤＶは、第２のスイッチング素子Ｑ２の耐圧を低く設計
可能なように設けたものである。
そして、第３図は１ビツト内のＥＬ発光素子ＣＥＬと薄
膜トランジスタ（Ｔ Ｐ Ｔ）から成るスイッチング素
子Ｑの断面説明図を示したものである。
膜トランジスタ（Ｔ Ｐ Ｔ）から成るスイッチング素
子Ｑの断面説明図を示したものである。
上記ＥＬ発光素子ＣＥＬの具体的構成は、ガラス等の基
板１上に、酸化インジウム・スズ（ＩＴＯ）等の透明電
極１２、シリコン窒化膜（ａ−３ｉＮ）の第１の絶縁層
１３、硫化亜鉛（ＺｎＳ）の発光層１４、ａ−５ｉＮの
第２の絶縁層１５、アルミニウム（Ａｌ）の金属電極１
６を順次積層したものとなっている。
板１上に、酸化インジウム・スズ（ＩＴＯ）等の透明電
極１２、シリコン窒化膜（ａ−３ｉＮ）の第１の絶縁層
１３、硫化亜鉛（ＺｎＳ）の発光層１４、ａ−５ｉＮの
第２の絶縁層１５、アルミニウム（Ａｌ）の金属電極１
６を順次積層したものとなっている。
また、上記スイッチング素子ＱのＴＦＴの具体的構成は
、基板１上に、クロム（Ｃｒ）のゲート電極２２、ａ−
ＳｉＮのゲート絶縁層２３、アモルファスシリコン（ａ
−５ｉ）の半導体活性層２４、ａ−５ｉＮの上部絶縁層
（チャネル保護膜）２５を順次積層し、上部絶縁層２５
を挟んでｎ＋アモルファスシリコン（ｎ”ａ−３ｉ）の
オーミックコンタクト層２６、その上にＣｒの拡散防止
層２７が形成されているものである。上部絶縁層２５に
よって分割されたオーミックコンタクト層２６と拡散防
止層２７がドレイン電極３１とソース電極３２を形成し
ている。
、基板１上に、クロム（Ｃｒ）のゲート電極２２、ａ−
ＳｉＮのゲート絶縁層２３、アモルファスシリコン（ａ
−５ｉ）の半導体活性層２４、ａ−５ｉＮの上部絶縁層
（チャネル保護膜）２５を順次積層し、上部絶縁層２５
を挟んでｎ＋アモルファスシリコン（ｎ”ａ−３ｉ）の
オーミックコンタクト層２６、その上にＣｒの拡散防止
層２７が形成されているものである。上部絶縁層２５に
よって分割されたオーミックコンタクト層２６と拡散防
止層２７がドレイン電極３１とソース電極３２を形成し
ている。
第３図に示しているように、本実施例の特徴として、Ｅ
Ｌ発先素子ＣＥＬの第２の絶縁層１５のａ−８ｉＮ層と
ＴＦＴのゲート絶縁層２３のａ−８ｉＮ層とを共通層と
している。このように、ＥＬ発光素子の第２の絶縁層１
５とＴＦＴのゲート絶縁層２３を共通層とすることで、
製造プロセスが簡略化されるため、製造容易なＴＦＴ駆
動ＥＬディスプレイとすることができる。
Ｌ発先素子ＣＥＬの第２の絶縁層１５のａ−８ｉＮ層と
ＴＦＴのゲート絶縁層２３のａ−８ｉＮ層とを共通層と
している。このように、ＥＬ発光素子の第２の絶縁層１
５とＴＦＴのゲート絶縁層２３を共通層とすることで、
製造プロセスが簡略化されるため、製造容易なＴＦＴ駆
動ＥＬディスプレイとすることができる。
次に、本実施例のＴＦＴ駆動ＥＬディスプレイのＥＬ発
光素子ＣＥＬとスイッチング素子ＱのＴＦＴの製造方法
を、第４図（ａ）〜（１）の製造ブロセス断面説明図を
使って説明する。
光素子ＣＥＬとスイッチング素子ＱのＴＦＴの製造方法
を、第４図（ａ）〜（１）の製造ブロセス断面説明図を
使って説明する。
先ず、基板１上にＴＦＴのゲート電極２２となるＣｒを
スパッタ法により厚さ約５００Ａ程度着膜し、エツチン
グしてゲート電極２２のパターンを形成する（第４図（
ａ）参照）。この場合、ゲート電極２２にＣ「を用いた
が、タンタル（Ｔａ）を用いても同様の効果が得られる
。
スパッタ法により厚さ約５００Ａ程度着膜し、エツチン
グしてゲート電極２２のパターンを形成する（第４図（
ａ）参照）。この場合、ゲート電極２２にＣ「を用いた
が、タンタル（Ｔａ）を用いても同様の効果が得られる
。
次に、ＥＬ発光素子ＣＥＬの透明電極１２となるＩＴＯ
をスパッタ法により厚さ約１０００Ａ程度着膜し、エツ
チングして透明電極１２のパターンを形成する（第４図
（ｂ）参照）。
をスパッタ法により厚さ約１０００Ａ程度着膜し、エツ
チングして透明電極１２のパターンを形成する（第４図
（ｂ）参照）。
そして、ＥＬ発光素子ＣＥＬの第１の絶縁層１３となる
ａ−９ｉＮをプラズ７ＣＶＤ法（Ｐ−ＣＶＤ法）により
厚さ約３０００Ａ程度着膜し、透明電極１２を覆うよう
な形状となるようドライエツチングして第１の絶縁層１
３のパターンを形成する（第４図（ｃ）参照）。
ａ−９ｉＮをプラズ７ＣＶＤ法（Ｐ−ＣＶＤ法）により
厚さ約３０００Ａ程度着膜し、透明電極１２を覆うよう
な形状となるようドライエツチングして第１の絶縁層１
３のパターンを形成する（第４図（ｃ）参照）。
次に、ＥＬ発光素子ＣＥＬの発光層１４となるＺｎＳを
ＥＢ着膜又はスパッタ法により約５０００〜６０００Ａ
程度の厚さで着膜し、エツチングして第１の絶縁層１３
上に発光層１４のパターンを形成する（第４図（ｄ）参
照）。
ＥＢ着膜又はスパッタ法により約５０００〜６０００Ａ
程度の厚さで着膜し、エツチングして第１の絶縁層１３
上に発光層１４のパターンを形成する（第４図（ｄ）参
照）。
基板１全体を覆うようにＴＦＴ部分のゲート絶縁層２３
となるａ−３ｉＮ層と、半導体活性層２４となるａ−３
ｉ層と、上部絶縁層２５となるａ−３ｉＮＪＩとを、Ｐ
−ＣＶＤ法で厚さ約３０００Ａ程度、約５００Ａ程度、
約１５００Ａ程度の順で連続着膜する（第４図（ｅ）参
照）。
となるａ−３ｉＮ層と、半導体活性層２４となるａ−３
ｉ層と、上部絶縁層２５となるａ−３ｉＮＪＩとを、Ｐ
−ＣＶＤ法で厚さ約３０００Ａ程度、約５００Ａ程度、
約１５００Ａ程度の順で連続着膜する（第４図（ｅ）参
照）。
そして、上部絶縁層（チャネル保護膜）２５のａ−８ｉ
Ｎ層をゲート電極に対応するようにエツチングしてＴＦ
Ｔのチャネル長を規定する（第４図（ｆ）参照）。
Ｎ層をゲート電極に対応するようにエツチングしてＴＦ
Ｔのチャネル長を規定する（第４図（ｆ）参照）。
次に、ＴＦＴ部分のオーミックコンタクト層２６となる
ｎ”ａ−ＳｔをＰ−ＣＶＤ法により約１５００Ａ程度の
厚さに着膜し、続いてＴＦＴ部分の拡散防止層２７とな
るＣ「をＤＣマグネトロンスパッタ法により約１０００
Ａ程度の厚さに着膜する（第４図（ｇ）参照）。
ｎ”ａ−ＳｔをＰ−ＣＶＤ法により約１５００Ａ程度の
厚さに着膜し、続いてＴＦＴ部分の拡散防止層２７とな
るＣ「をＤＣマグネトロンスパッタ法により約１０００
Ａ程度の厚さに着膜する（第４図（ｇ）参照）。
そして、拡散防止層２７となるＣｒ層をフォトリソ法に
より露光現像を行いレジストパターンを形成し、硝酸セ
リウムアンモニウム、過塩素酸と水の混合液を用いたエ
ツチングを行う。Ｃｒ層のエツチングによって形成され
た拡散防止層２７のパターンを用いて、ＣＦ、と０２の
混合ガスでドライエツチングを行うと、Ｃｒ部分とａ−
８ｉＮの絶縁層部分が残るようにエツチングされて、オ
ーミックコンタクト層２６のパターン及び半導体活性層
２４のパターンが形成される（第４図（ｈ）参照）。分
割形成された拡散防止層２７及びオーミックコンタクト
層２６がドレイン電極３１とソース電極３２を形成して
いる。
より露光現像を行いレジストパターンを形成し、硝酸セ
リウムアンモニウム、過塩素酸と水の混合液を用いたエ
ツチングを行う。Ｃｒ層のエツチングによって形成され
た拡散防止層２７のパターンを用いて、ＣＦ、と０２の
混合ガスでドライエツチングを行うと、Ｃｒ部分とａ−
８ｉＮの絶縁層部分が残るようにエツチングされて、オ
ーミックコンタクト層２６のパターン及び半導体活性層
２４のパターンが形成される（第４図（ｈ）参照）。分
割形成された拡散防止層２７及びオーミックコンタクト
層２６がドレイン電極３１とソース電極３２を形成して
いる。
次に、全体を覆うようにアルミニウム（ＡＩ）をＤＣマ
グネトロンスパッタ又はＥＢ蒸着法等で約１μｍ程度の
厚さに着膜し、ＡＩをエツチングしてＥＬ発光素子ＣＥ
Ｌの金属電極１６及び配線金属層２８のパターンを形成
する（第４図（ｉ）参照）。
グネトロンスパッタ又はＥＢ蒸着法等で約１μｍ程度の
厚さに着膜し、ＡＩをエツチングしてＥＬ発光素子ＣＥ
Ｌの金属電極１６及び配線金属層２８のパターンを形成
する（第４図（ｉ）参照）。
以上のようにして、同一基板１上に発光素子ＣＥＬ、ス
イッチング素子Ｑ、その他信号線等が形成されて、駆動
用ＩＣが設置されてＴＦＴ駆動ＥＬディスプレイが製造
される。
イッチング素子Ｑ、その他信号線等が形成されて、駆動
用ＩＣが設置されてＴＦＴ駆動ＥＬディスプレイが製造
される。
本実施例のＴＦＴ駆動ＥＬディスプレイの製造方法によ
れば、ＥＬ発光素子ＣＥＬの発光層１４を形成後、第２
の絶縁層１５のａ−３ｉＮ層とＴＦＴのゲート絶縁層２
３のａ−３ｉＮ層とを共通層として同時に形成するよう
にしているので、発光層１４のＺｎＳのアニールの影響
をＴ Ｆ Ｔのゲート絶縁層２３に及はすことがなく、
しかも製造プロセスを簡略化することができ、歩留りの
向上とコストダウンを図ることができる。
れば、ＥＬ発光素子ＣＥＬの発光層１４を形成後、第２
の絶縁層１５のａ−３ｉＮ層とＴＦＴのゲート絶縁層２
３のａ−３ｉＮ層とを共通層として同時に形成するよう
にしているので、発光層１４のＺｎＳのアニールの影響
をＴ Ｆ Ｔのゲート絶縁層２３に及はすことがなく、
しかも製造プロセスを簡略化することができ、歩留りの
向上とコストダウンを図ることができる。
また、別の実施例のＴＦＴ駆動ＥＬディスプレイおよび
その製造方法について、第５図の断面説明図及び第６図
の製造プロセス断面説明図を使って説明する。
その製造方法について、第５図の断面説明図及び第６図
の製造プロセス断面説明図を使って説明する。
別の実施例のＥＬ発光素子ＣＥＬの具体的構成は、ガラ
ス等の基板１上に、ＩＴＯ等の透明電極１２、ａ−Ｓｉ
Ｎの第１の絶縁層１３、ＺｎＳの発光層１４、ａ−３ｉ
Ｎの第２の絶縁層１５、ＡＩの金属電極１６を順次積層
したもので、また、スイッチング素子ＱのＴＦＴの具体
的構成は、基板１上に、Ｃｒのゲート電極２２、ａ−５
ｉＮのゲート絶縁層２３、ａ−３ｉの半導体活性層２４
、ａ−８ｉＮの上部絶縁層（チャネル保護膜）２５を順
次積層し、上部絶縁層２５を挟んでｎ”ａ−３ｉのオー
ミックコンタクト層２６、その上にＣｒの拡散防止層２
７か形成されているものである。上部絶縁層２５によっ
て分割されたオーミックコンタクト層２６及び拡散防止
層２７がドレイン電極３１とソース電極３２を形成して
いる。
ス等の基板１上に、ＩＴＯ等の透明電極１２、ａ−Ｓｉ
Ｎの第１の絶縁層１３、ＺｎＳの発光層１４、ａ−３ｉ
Ｎの第２の絶縁層１５、ＡＩの金属電極１６を順次積層
したもので、また、スイッチング素子ＱのＴＦＴの具体
的構成は、基板１上に、Ｃｒのゲート電極２２、ａ−５
ｉＮのゲート絶縁層２３、ａ−３ｉの半導体活性層２４
、ａ−８ｉＮの上部絶縁層（チャネル保護膜）２５を順
次積層し、上部絶縁層２５を挟んでｎ”ａ−３ｉのオー
ミックコンタクト層２６、その上にＣｒの拡散防止層２
７か形成されているものである。上部絶縁層２５によっ
て分割されたオーミックコンタクト層２６及び拡散防止
層２７がドレイン電極３１とソース電極３２を形成して
いる。
そして、第５図に示しているように、この別の実施例の
特徴として、ＥＬ発光素子ＣＥＬの第１の絶縁層１３の
ａ−３ｉＮ層とＴＦＴのゲート絶縁層２３のａ−３ｉＮ
層とを共通層としている。このように、ＥＬ発光素子の
第１の絶縁層１３とＴＦＴのゲート絶縁層２３を共通層
とすることで、製造プロセスが簡略化されるため、製造
容易な構成のＴＦＴ駆動ＥＬディスプレイとすることが
できる。
特徴として、ＥＬ発光素子ＣＥＬの第１の絶縁層１３の
ａ−３ｉＮ層とＴＦＴのゲート絶縁層２３のａ−３ｉＮ
層とを共通層としている。このように、ＥＬ発光素子の
第１の絶縁層１３とＴＦＴのゲート絶縁層２３を共通層
とすることで、製造プロセスが簡略化されるため、製造
容易な構成のＴＦＴ駆動ＥＬディスプレイとすることが
できる。
次に、この別の実施例のＴＦＴ駆動ＥＬディスプレイの
ＥＬ発光素子ＣＥＬとスイッチング素子ＱのＴＦＴの製
造方法を、第６図（ａ）〜（ｉ）の製造プロセス断面説
明図を使って説明する。
ＥＬ発光素子ＣＥＬとスイッチング素子ＱのＴＦＴの製
造方法を、第６図（ａ）〜（ｉ）の製造プロセス断面説
明図を使って説明する。
先ず、基板１上にＴＦＴのゲート電極２２となるＣｒを
スパッタ法により厚さ約５００Ａ程度着膜し、エツチン
グしてゲート電極２２のパターンを形成する（第６図（
ａ’ ）参照）。
スパッタ法により厚さ約５００Ａ程度着膜し、エツチン
グしてゲート電極２２のパターンを形成する（第６図（
ａ’ ）参照）。
次に、ＥＬ発光素子ＣＥＬの透明電極１２となるＩＴＯ
をスパッタ法により厚さ約１０００Ａ程度着膜し、エツ
チングして透明電極１２のパターンを形成する（第６図
（ｂ）参照）。
をスパッタ法により厚さ約１０００Ａ程度着膜し、エツ
チングして透明電極１２のパターンを形成する（第６図
（ｂ）参照）。
そして、基板１全体を覆うようにＴＦＴ部分のゲート絶
縁層２３となるａ−ＳｉＮ層と、半導体活性層２４とな
るａ−３ｉ層と、上部絶縁層（チャネル保護膜）２５と
なるａ−３ｉＮ層とを、ＰＣＶＤ法で厚さ約３０００Ａ
程度、約５００Ａ程度、約１５００Ａ程度の順で連続着
膜する（第６図（ｃ）参照）。
縁層２３となるａ−ＳｉＮ層と、半導体活性層２４とな
るａ−３ｉ層と、上部絶縁層（チャネル保護膜）２５と
なるａ−３ｉＮ層とを、ＰＣＶＤ法で厚さ約３０００Ａ
程度、約５００Ａ程度、約１５００Ａ程度の順で連続着
膜する（第６図（ｃ）参照）。
そして、上部絶縁層（チャネル保護膜）２５のａ−Ｓｉ
Ｎ層をゲート電極に対応するようにエツチングしてＴＦ
Ｔのチャネル長を規定する（第６図（ｄ）参照）。
Ｎ層をゲート電極に対応するようにエツチングしてＴＦ
Ｔのチャネル長を規定する（第６図（ｄ）参照）。
次に、ＴＦＴ部分のオーミックコンタクト層２６となる
ｎ”ａ−８ｉ層をＰ−ＣＶＤ法により約１５００Ａ程度
の厚さに着膜し、続いてＴＦＴ部分の拡散防止層２７と
なるＣｒをＤＣマグネトロンスパッタ法により約１００
０Ａ程度の厚さに着膜する（第６図（ｅ）参照）。
ｎ”ａ−８ｉ層をＰ−ＣＶＤ法により約１５００Ａ程度
の厚さに着膜し、続いてＴＦＴ部分の拡散防止層２７と
なるＣｒをＤＣマグネトロンスパッタ法により約１００
０Ａ程度の厚さに着膜する（第６図（ｅ）参照）。
そして、拡散防止層２７となるＣｒ層をフォトリソ法に
より露光現像を行いレジストパターンを形成し、硝酸セ
リウムアンモニウム、過塩素酸と水の混合液を用いたエ
ツチングを行う。Ｃｒ層のエツチングによって形成され
た拡散防止層２７のパターンを用いて、ＣＦ４と０２の
混合ガスでドライエツチングを行うと、Ｃｒ部分とａ−
３ｉＮの絶縁層部分が残るようにエツチングされて、オ
ーミックコンタクト層２６のパターン及び半導体活性層
２４のパターンが形成される（第６図（ｆ）参照）。分
割形成された拡散防止層２７及びオーミックコンタクト
層２６がドレイン電極３１とソス電極３２を形成してい
る。
より露光現像を行いレジストパターンを形成し、硝酸セ
リウムアンモニウム、過塩素酸と水の混合液を用いたエ
ツチングを行う。Ｃｒ層のエツチングによって形成され
た拡散防止層２７のパターンを用いて、ＣＦ４と０２の
混合ガスでドライエツチングを行うと、Ｃｒ部分とａ−
３ｉＮの絶縁層部分が残るようにエツチングされて、オ
ーミックコンタクト層２６のパターン及び半導体活性層
２４のパターンが形成される（第６図（ｆ）参照）。分
割形成された拡散防止層２７及びオーミックコンタクト
層２６がドレイン電極３１とソス電極３２を形成してい
る。
この場合、ＴＦＴのゲート絶縁層２３のａ−３ｉＮ層を
ＥＬ発光素子ＣＥＬの第１の絶縁層１３のａ−５ｉＮ層
として用いるもので、共通の絶縁層とするものである。
ＥＬ発光素子ＣＥＬの第１の絶縁層１３のａ−５ｉＮ層
として用いるもので、共通の絶縁層とするものである。
次に、ＥＬ発光素子ＣＥＬの発光層１４となるＺｎＳを
ＥＢ着膜又はスパッタ法により約５０００〜６０００Ａ
程度の厚さで着膜し、エツチングして第１の絶縁層１３
上に発光層１４のパターンを形成する（第６図（ｇ）参
照）。
ＥＢ着膜又はスパッタ法により約５０００〜６０００Ａ
程度の厚さで着膜し、エツチングして第１の絶縁層１３
上に発光層１４のパターンを形成する（第６図（ｇ）参
照）。
そして、全体を覆うようにＥＬ発光素子ＣＥＬの第２の
絶縁層１５及びＴＦＴの上部の絶縁層２９となるａ−５
ｉＮ層をブーｙ スフ ＣＶ Ｄ法（Ｐ−ＣＶＤ法）に
より厚さ約３０００Ａ程度着膜し、ａ−ＳｉＮ層のエツ
チングを行う（第６図（ｈ）参照）。
絶縁層１５及びＴＦＴの上部の絶縁層２９となるａ−５
ｉＮ層をブーｙ スフ ＣＶ Ｄ法（Ｐ−ＣＶＤ法）に
より厚さ約３０００Ａ程度着膜し、ａ−ＳｉＮ層のエツ
チングを行う（第６図（ｈ）参照）。
次に、全体を覆うようにアルミニウム（ＡＩ）をＤＣマ
グネトロンスパッタ又はＥＢ蒸着法等で約１μｍ程度の
厚さに着膜し、ＡＩをエツチングしてＥＬ発光素子ＣＥ
Ｌの金属電極１６及び配線金属層２８のパターンを形成
する（第６図（ｉ）参照）。
グネトロンスパッタ又はＥＢ蒸着法等で約１μｍ程度の
厚さに着膜し、ＡＩをエツチングしてＥＬ発光素子ＣＥ
Ｌの金属電極１６及び配線金属層２８のパターンを形成
する（第６図（ｉ）参照）。
以上のようにして、同一基板１上に発光素子ＣＥＬ、ス
イッチング素子ＱのＴＦＴ、その他信号線等が形成され
て、駆動用ＩＣが設置されてＴＦＴ駆動ＥＬディスプレ
イが製造される。
イッチング素子ＱのＴＦＴ、その他信号線等が形成され
て、駆動用ＩＣが設置されてＴＦＴ駆動ＥＬディスプレ
イが製造される。
この別の実施例のＴＦＴ駆動ＥＬディスプレイの製造方
法によれば、ＥＬ発光素子ＣＥＬの透明電極１２を形成
後、第１の絶縁層１３のａ−３ｉＮ層とＴＦＴのゲート
絶縁層２３のａ−５ｉＮ層とを共通層として同時に形成
するようにしているので、製造プロセスを簡略化するこ
とができ、歩留りの向上とコストダウンを図ることがで
きる。特に、ＥＬ発光素子ＣＥＬの発光層１４をアニー
ルすることなく、発光層の結晶性を高めることができる
場合に有効である。また、ａ−ＳｉＮ層の絶縁層をＰ−
ＣＶＤ法で作製すれば、スパッタ法に比べて化学的な堆
積であるため、ピンホール密度、絶縁耐圧に優れており
、ＥＬの絶縁膜として充分な性能が得られる。
法によれば、ＥＬ発光素子ＣＥＬの透明電極１２を形成
後、第１の絶縁層１３のａ−３ｉＮ層とＴＦＴのゲート
絶縁層２３のａ−５ｉＮ層とを共通層として同時に形成
するようにしているので、製造プロセスを簡略化するこ
とができ、歩留りの向上とコストダウンを図ることがで
きる。特に、ＥＬ発光素子ＣＥＬの発光層１４をアニー
ルすることなく、発光層の結晶性を高めることができる
場合に有効である。また、ａ−ＳｉＮ層の絶縁層をＰ−
ＣＶＤ法で作製すれば、スパッタ法に比べて化学的な堆
積であるため、ピンホール密度、絶縁耐圧に優れており
、ＥＬの絶縁膜として充分な性能が得られる。
更に、別の実施例として、ＥＬ発光素子部分には２００
Ｖの高い電圧が掛かるために、第１の絶縁層１３の一層
の絶縁層たけては絶縁破壊が起る恐れがあるので、発光
層１４と透明電極１２の間に更にもう一層余分に絶縁層
を形成し、２層から成る絶縁層とすると効果的である。
Ｖの高い電圧が掛かるために、第１の絶縁層１３の一層
の絶縁層たけては絶縁破壊が起る恐れがあるので、発光
層１４と透明電極１２の間に更にもう一層余分に絶縁層
を形成し、２層から成る絶縁層とすると効果的である。
（発明の効果）
請求項１記載の発明によれば、同一基板上にＥＬ発光素
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、ＥＬ発光素子の第２の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができ、歩
留りの向上及びコストダウンを図ることができる効果か
ある。
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、ＥＬ発光素子の第２の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができ、歩
留りの向上及びコストダウンを図ることができる効果か
ある。
請求項２記載の発明によれば、同一基板上にＥＬ発光素
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、ＥＬ発光素子の発光層
を形成後、ＥＬ発光素子の第２の絶縁層と薄膜トランジ
スタ素子のゲート絶縁層とを共通の絶縁層として同時に
形成するようにしているので、製造プロセスを簡略化す
ることがてき、歩留りの向上及びコストダウンを図るこ
とができる効果かある。
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、ＥＬ発光素子の発光層
を形成後、ＥＬ発光素子の第２の絶縁層と薄膜トランジ
スタ素子のゲート絶縁層とを共通の絶縁層として同時に
形成するようにしているので、製造プロセスを簡略化す
ることがてき、歩留りの向上及びコストダウンを図るこ
とができる効果かある。
請求項３記載の発明によれば、同一基板上にＥＬ発光素
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、ＥＬ発光素子の第１の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができ、歩
留りの向上及びコストダウンを図ることができる効果が
ある。
子と薄膜トランジスタ素子を有するＴＦＴ駆動ＥＬディ
スプレイにおいて、ＥＬ発光素子の第１の絶縁層と薄膜
トランジスタ素子のゲート絶縁層とを共通の絶縁層とし
ているので、製造プロセスを簡略化することができ、歩
留りの向上及びコストダウンを図ることができる効果が
ある。
請求項４記載の発明によれば、同一基板上にＥＬ発光素
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、ＥＬ発光素子の透明電
極を形成後、ＥＬ発光素子の第１の絶縁層と薄膜トラン
ジスタ素子のゲート絶縁層とを共通の絶縁層として同時
に形成するようにしているので、製造プロセスを簡略化
することができ、歩留りの向上及びコストダウンを図る
ことができる効果がある。
子と薄膜トランジスタ素子を形成するＴＦＴ駆動ＥＬデ
ィスプレイの製造方法において、ＥＬ発光素子の透明電
極を形成後、ＥＬ発光素子の第１の絶縁層と薄膜トラン
ジスタ素子のゲート絶縁層とを共通の絶縁層として同時
に形成するようにしているので、製造プロセスを簡略化
することができ、歩留りの向上及びコストダウンを図る
ことができる効果がある。
第１図は本発明の一実施例に係るＴＦＴ駆動ＥＬディス
プレイの等価回路図、第２図は本実施例の１ビット分の
ＥＬ駆動回路図、第３図は本実施例のＥＬ発光素子とＴ
ＦＴの断面説明図、第４図は本実施例の製造プロセス断
面説明図、第５図は別の実施例のＥＬ発光素子とＴＦＴ
の断面説明図、第６図は別の実施例の製造プロセス断面
説明図、第７図は従来の製造プロセス断面説明図である
。 １・・・・・・基板 １２・・・・・・透明電極 １３・・・・・・第１の絶縁層 １４・・・・・・発光層 １５・・・・・・第２の絶縁層 １６・・・・・・金属電極 ２２・・・・・・ゲート電極 ２３・・・・・・ゲート絶縁層 ２４・・・・・・半導体活性層 ２５・・・・・・上部絶縁層 ２６・・・・・・オーミックコンタクト層２７・・・・
・・拡散防止層 ２８・・・・・・配線金属層 ２９・・・・・・ＴＦＴ上部の絶縁層 ３１・・・・・・ドレイン電極 ３２・・・・・・ソース電極 Ｑｌ・・・・・・第１のスイッチング素子Ｑ２・・・・
・・第２のスイッチング素子ＣＥＬ・・・・・・ＥＬ発
光素子 Ｃｓ・・・・・・蓄積コンデンサ ＣＤＶ・・・・・・分割コンデンサ Ｖａ・・・・・・ＥＬ駆動電源
プレイの等価回路図、第２図は本実施例の１ビット分の
ＥＬ駆動回路図、第３図は本実施例のＥＬ発光素子とＴ
ＦＴの断面説明図、第４図は本実施例の製造プロセス断
面説明図、第５図は別の実施例のＥＬ発光素子とＴＦＴ
の断面説明図、第６図は別の実施例の製造プロセス断面
説明図、第７図は従来の製造プロセス断面説明図である
。 １・・・・・・基板 １２・・・・・・透明電極 １３・・・・・・第１の絶縁層 １４・・・・・・発光層 １５・・・・・・第２の絶縁層 １６・・・・・・金属電極 ２２・・・・・・ゲート電極 ２３・・・・・・ゲート絶縁層 ２４・・・・・・半導体活性層 ２５・・・・・・上部絶縁層 ２６・・・・・・オーミックコンタクト層２７・・・・
・・拡散防止層 ２８・・・・・・配線金属層 ２９・・・・・・ＴＦＴ上部の絶縁層 ３１・・・・・・ドレイン電極 ３２・・・・・・ソース電極 Ｑｌ・・・・・・第１のスイッチング素子Ｑ２・・・・
・・第２のスイッチング素子ＣＥＬ・・・・・・ＥＬ発
光素子 Ｃｓ・・・・・・蓄積コンデンサ ＣＤＶ・・・・・・分割コンデンサ Ｖａ・・・・・・ＥＬ駆動電源
Claims (4)
- （１）同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を積層したＥＬ発光素子と、ゲ
ート電極、ゲート絶縁層、半導体活性層、上部絶縁層、
ドレイン電極とソース電極を積層した薄膜トランジスタ
素子とを有するＴＦＴ駆動ＥＬディスプレイにおいて、 前記ＥＬ発光素子の第２の絶縁層と前記薄膜トランジス
タ素子のゲート絶縁層を共通の絶縁層とすることを特徴
とするＴＦＴ駆動ＥＬディスプレイ。 - （２）同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を有するＥＬ発光素子と、ゲー
ト電極、ゲート絶縁層、半導体活性層、上部絶縁層、ド
レイン電極とソース電極を有する薄膜トランジスタ素子
とを形成するＴＦＴ駆動ＥＬディスプレイ製造方法にお
いて、 前記基板上に前記薄膜トランジスタ素子のゲート電極を
形成し、前記ＥＬ発光素子の透明電極を形成し、前記透
明電極を覆うように前記第１の絶縁層を形成し、前記第
１の絶縁層上に前記発光層を形成し、前記発光層と前記
ゲート電極とを覆うように共通の絶縁層を着膜して前記
第２の絶縁層と前記ゲート絶縁層を形成することを特徴
とするＴＦＴ駆動ＥＬディスプレイ製造方法。 - （３）同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を積層したＥＬ発光素子と、ゲ
ート電極、ゲート絶縁層、半導体活性層、上部絶縁層、
ドレイン電極とソース電極を積層した薄膜トランジスタ
素子とを有するＴＦＴ駆動ＥＬディスプレイにおいて、 前記ＥＬ発光素子の第１の絶縁層と前記薄膜トランジス
タ素子のゲート絶縁層を共通の絶縁層とすることを特徴
とするＴＦＴ駆動ＥＬディスプレイ。 - （４）同一基板上に透明電極、第１の絶縁層、発光層、
第２の絶縁層、金属電極を有するＥＬ発光素子と、ゲー
ト電極、ゲート絶縁層、半導体活性層、上部絶縁層、ド
レイン電極とソース電極を有する薄膜トランジスタ素子
とを形成するＴＦＴ駆動ＥＬディスプレイ製造方法にお
いて、 前記基板上に前記薄膜トランジスタ素子のゲート電極
を形成し、前記ＥＬ発光素子の透明電極を形成し、前記
ゲート電極と前記透明電極を覆うように共通の絶縁層を
着膜して前記第１の絶縁層と前記ゲート絶縁層を形成す
ることを特徴とするＴＦＴ駆動ＥＬディスプレイ製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2180572A JPH0471194A (ja) | 1990-07-10 | 1990-07-10 | Ｔｆｔ駆動ｅｌディスプレイ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2180572A JPH0471194A (ja) | 1990-07-10 | 1990-07-10 | Ｔｆｔ駆動ｅｌディスプレイ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0471194A true JPH0471194A (ja) | 1992-03-05 |
Family
ID=16085625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2180572A Pending JPH0471194A (ja) | 1990-07-10 | 1990-07-10 | Ｔｆｔ駆動ｅｌディスプレイ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0471194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297842B1 (en) | 1994-09-27 | 2001-10-02 | Oki Data Corporation | Organic electroluminescent light-emitting array and optical head assembly |
| KR100710773B1 (ko) * | 1999-02-09 | 2007-04-24 | 산요덴키가부시키가이샤 | 일렉트로 루미네센스 표시 장치 |
-
1990
- 1990-07-10 JP JP2180572A patent/JPH0471194A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297842B1 (en) | 1994-09-27 | 2001-10-02 | Oki Data Corporation | Organic electroluminescent light-emitting array and optical head assembly |
| KR100710773B1 (ko) * | 1999-02-09 | 2007-04-24 | 산요덴키가부시키가이샤 | 일렉트로 루미네센스 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7622316B2 (en) | Active matrix organic luminescence display device and manufacturing method for the same | |
| US10651258B2 (en) | Organic light emitting display device with improved aperture ratio | |
| US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
| US6784032B2 (en) | Active matrix organic light emitting display and method of forming the same | |
| CN101043047B (zh) | 显示装置及其制造方法 | |
| CN1991555B (zh) | 显示基板、其制造方法以及包括其的显示面板 | |
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| CN100420035C (zh) | 薄膜晶体管阵列衬底及其制造方法 | |
| US6958252B2 (en) | Flat panel display device and method of manufacturing the same | |
| KR101232159B1 (ko) | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 | |
| US20050121673A1 (en) | Manufacturing method of thin film transistor substrate | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| KR20100056649A (ko) | 어레이 기판 및 이의 제조방법 | |
| EP3432359B1 (en) | Oled display panel and manufacturing method for same | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| US7612377B2 (en) | Thin film transistor array panel with enhanced storage capacitors | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| CN1353328A (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
| US8470638B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPH0471194A (ja) | Ｔｆｔ駆動ｅｌディスプレイ及びその製造方法 | |
| US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| TW200524165A (en) | Circuit array substrate | |
| KR100617022B1 (ko) | 능동형 전기발광 표시장치 및 그의 제조방법 |