JPH0467825U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の第一の実施例を示すＤ／Ａコ
ンバータのブロツク図、第２図は本考案の第二の
実施例を示すＤ／Ａコンバータのブロツク図、第
３図は第２図における入力信号のタイミング図、
第４図は本考案の第三の実施例を示すＤ／Ａコン
バータのブロツク図、第５図は従来の一例を示す
Ｄ／Ａコンバータのブロツク図である。 １……シリアルデータ入力端子、２……クロツ
ク入力端子、３……ＬＲクロツク入力端子、４…
…タイミングジエネレータ部、５……シフトレジ
スタ部、６……ラツチ・デコーダ部、７……アナ
ログ変換部、８……バツフア部、９……基準電圧
供給部、１０……出力端子、１１……基準電圧平
滑用端子、１２……電源供給端子、１３……アツ
テネータ・デコーダ部、１４……減圧部、１５…
…アツテネータ設定入力端子、１６……減圧ビツ
トラツチ部。

Claims (1)

1. 【実用新案登録請求の範囲】 １ クロツクを入力してシステムクロツクを発生
   するタイミングジエネレータ部と、前記システム
   クロツクによりシリアルデータを読込むシフトレ
   ジスタ部と、前記シフトレジスタ部のデータを一
   時記憶しデコードするラツチ・デコーダ部と、抵
   抗群およびスイツチ群を有し且つ前記ラツチ・デ
   コーダ部の出力により前記スイツチ群を選択され
   るアナログ変換部と、前記アナログ変換部に供給
   する基準電圧を可変するための減圧部および前記
   減圧部を制御するアツテネータ・デコーダ部を備
   える基準電圧供給部とを有することを特徴とする
   Ｄ／Ａコンバータ。 ２ 前記基準電圧供給部のアツテネータ・デコー
   ダ部に外部制御端子を接続したことを特徴とする
   請求項１記載のＤ／Ａコンバータ。