JPH0463590B2 - - Google Patents
Info
- Publication number
- JPH0463590B2 JPH0463590B2 JP58013971A JP1397183A JPH0463590B2 JP H0463590 B2 JPH0463590 B2 JP H0463590B2 JP 58013971 A JP58013971 A JP 58013971A JP 1397183 A JP1397183 A JP 1397183A JP H0463590 B2 JPH0463590 B2 JP H0463590B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mis
- light receiving
- imaging device
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 3
- 206010010099 Combined immunodeficiency Diseases 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001360 collision-induced dissociation Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、画像検知に供される撮像装置の改良
に関する。
〔発明の技術的背景とその問題点〕
近時、画像の検知を行う撮像装置に各種の半導
体素子が用いられている。画像検出が可能な従来
の半導体素子としては、多数の光検出器からの信
号をこの検出器に結合したMIS構造部に蓄積し、
これを次々と隣りのMIS構造部に転送する電荷結
合素子(CCD)、MIS型光検出器に蓄積された電
荷を基板に順次注入する電荷注入素子(CID)、
光検出基板にMOSトランジスタスイツチを直結
し、光検出基板をスイツチで順次切り換える
MOS型センサ等が知られている。
しかしながら、この種の素子にあつては次のよ
うな問題があつた。すなわち、MOS型センサ及
びCIDは切り換え素子と光検出器とが直結されて
いるため、切り換え時の雑音が信号線路に混入し
易い。さらに、CIDは光信号読み出しのための光
信号蓄積時間が素子毎に異なると云う欠点があ
る。一方、CCDは他の素子に比して雑音の点で
は優れているが、転送距離が長くなると信号量が
低下する、ランダムアクセスができない及び1素
子の欠陥が線欠陥になる等の欠点がある。このた
め、MOS型センサ、CID及びCCD等では、上述
の問題を軽減するための複雑な信号処理回路が必
要となる。また、CIDは素子間の蓄積時間の変化
を少なくするため、移動回路に高速のものを必要
とした。
〔発明の目的〕
本発明の目的は、SN比を大きくできると共に
素子間の感度変化をなくすことができ、かつラン
ダムアクセスを行い得る撮像装置を提供すること
にある。
〔発明の概要〕
本発明の骨子は、従来のCCDに読み出し用の
スイツチ素子を付加し、ランダムアクセス可能な
構造を実現することにある。
すなわち本発明は、画像検知に供される撮像装
置において、半導体基板上に複数の受光部を配列
し、これらの受光部の電荷を蓄積及び転送する複
数のMIS構造部を各受光部にそれぞれ隣接して設
け、これらのMIS構造部から転送された電荷が注
入される複数の出力部を各構造部にそれぞれ隣接
して設け、さらに上記各MIS構造部のゲート制御
電圧をそれぞれ切り換えMIS構造部による出力部
への電荷転送を選択制御する複数のスイツチ素子
を設けるようにしたものである。
〔発明の効果〕
本発明によれば、従来のCCDと同程度にSN比
を高くすることができ、かつMOSセンサやCID
等と同様にランダム・アクセスを行うことができ
る。しかも、CIDに比してその駆動回路の設計が
楽になる等の効果が得られる。また、従来の
CCDに比して転送距離が短いため、転送効率が
低くても信号が小さくならないと云う特長があ
り、Si以外の良質な絶縁膜の得にくい結晶、例え
ばInSb,InP,HgCdTe,Pbsnje等においても高
密度で高感度の素子が実現できるようになつた。
〔発明の実施例〕
第1図は本発明の一実施例に係わる撮像装置の
1画素部分を示す平面図であり、第2図は第1図
の矢視A−A断面、B−B断面及びC−C断面を
模式的に示す図である。図中1はP形Si基板(半
導体基板)、2はゲート酸化膜であり、Si基板1
上にはリン拡散を行つた入力ダイオード(受光
部)3が形成されている。入力ダイオード3と隣
接する位置には、転送ゲート4,5,6からなる
MIS構造部7が形成されている。このMIS構造部
7は、入力ダイオード3で検出された光電荷を蓄
積及び転送するものである。MIS構造部7と隣接
する位置の入力ダイオード3と反対側には、リン
拡散を行つた出力ダイオード(出力部)8が形成
されている。この出力ダイオード8は、ゲート
9、ソース10及びドレイン11からなるMOS
トランジスタ12のゲート9に接続されている。そ
して、上記ドレイン11が信号線に接続されるも
のとなつている。
一方、前記MIS構造部7の転送ゲート5は、X
ゲート13,Yゲート14、ドレイン15及びソ
ース16からなるDタイプのデユアルゲート
MOSトランジスタ(スイツチ素子)17のドレイ
ン15に接続されている。MOSトランジスタ17
のソース16は接地線に接続され、ドレイン15
は抵抗18を介して電源線に接続されている。ま
た、MOSトランジスタ17の各ゲート13,14
は、X方向及びY方向のアドレス線にそれぞれ接
続されている。
なお、図中21はオーバフロードレイン、22
はオーバフロー用ゲート、23はリセツト用ゲー
ト、24はリセツトドレイン、25はチヤンネル
ストツパを示している。また、前記入力ダイオー
ド3、MIS構造部7、出力ダイオード8及び
MOSトランジスタ12,17等からなる1画素部は、
Si基板1上にX方向及びY方向に2次元的に多数
個配列されている。さらに、MOSトランジスタ
17の各ゲート13,14は、マトリツクス状に配
置されたX方向アドレス線とY方向アドレス線と
の交差部にそれぞれ接続されている。そして、X
方向及びY方向のアドレス線は、図示しない外部
選択回路により選択されるものとなつている。
このように構成された本装置の作用について説
明する。
まず、ゲート4,13,14,22,23には
電圧が印加されていないものとする。この状態
で、MOSトランジスタ17はOFFとなり、ゲート
5には抵抗18を介して電圧が印加されている。
また、ゲート6にはゲート5よりも低い電圧が印
加されているものとする。
入力ダイオード3で検出された電荷は転送ゲー
ト4に電圧を印加することにより、転送ゲート5
の下に蓄積される。転送ゲート4の印加電圧を除
去しオーバフロー用ゲート22に電圧を印加する
ことにより、蓄積時間以外の光電荷はオーバフロ
ードレイン21を通じて放出される。
次に、MOSトランジスタ17の各ゲート13,
14に電圧を印加するとMOSトランジスタ17が
ONとなり、転送ゲート5の印加電圧が除去され
る。転送ゲート5の印加電圧が除去されると該ゲ
ート5より低い電圧が印加された転送ゲート6に
より、転送ゲート5下の電荷が転送され出力ダイ
オード8に電荷が注入される。そして、出力ダイ
オード8に注入された電荷は、MOSトランジス
タ12を介して信号線に出力されることになる。そ
の後、リセツト用ゲート23に電圧を印加する
と、出力ダイオード8内の電荷はリセツトドレイ
ン24を通じて放出されることになる。
このように、MOSトランジスタ17の各ゲート
13,14に電圧を印加、つまり外部駆動回路に
より特定のX,Yを指定することにより、指定す
るX,Yに位置した画素の信号が読み出されるこ
とになる。すなわち、ランダム・アクセスが可能
となる。また、X,Yを順次指定することによ
り、画像を読み出すことが可能となる。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、前記出力ダイオード8から
信号を取り出す手段として、前記ソースフオロア
のMOSトランジスタ12の代りに第3図に示す如
く電流増幅器31を設け、出力ダイオード8から
直接電荷を流すようにしてもよい。さらに、出力
ダイオード8の代りに第4図に示す如く信号検出
用ゲート32及び転送ゲート33を設け、出力部
の電荷変化を静電容量の変化として取り出すよう
にしてもよい。また、前記入力ダイオード14の
代りに、第5図に示す如く透明電極34を用いた
MIS形受光部を設けるようにしてもよい。この場
合、透明電極34に電圧を印加することによりSi
基板1表面近くにポテンシヤル井戸を作成し、透
明電極から入射した光により発生した電荷がこの
ポテンシヤル井戸に蓄積されることになる。ま
た、入力ダイオード3として第6図に示す如く光
導電素子若しくはフオトダイオードの膜を被着し
た、光検出器−半導体集積回路(PSID)構造に
してもよい。この場合、PSIDとすることで光検
知部(受光部)の面積の素子面積に対する比を大
きくすることが可能となる。なお、第6図中35
はPSID下部電極、36はアモルフアスシリコン
光導電膜、37はPSID上部電極を示している。 DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an improvement in an imaging device used for image detection. [Technical background of the invention and its problems] Recently, various semiconductor elements have been used in imaging devices that detect images. Conventional semiconductor devices capable of image detection accumulate signals from multiple photodetectors in an MIS structure coupled to these detectors,
A charge-coupled device (CCD) that sequentially transfers this to the adjacent MIS structure, a charge injection device (CID) that sequentially injects the charges accumulated in the MIS type photodetector into the substrate,
Directly connect a MOS transistor switch to the photodetection board, and sequentially switch the photodetection board with the switch.
MOS type sensors and the like are known. However, this type of device has the following problems. That is, in MOS type sensors and CIDs, since the switching element and the photodetector are directly connected, noise at the time of switching is likely to enter the signal line. Furthermore, CID has the disadvantage that the optical signal storage time for reading out the optical signal differs from element to element. On the other hand, although CCDs are superior to other devices in terms of noise, they have drawbacks such as the signal amount decreases as the transmission distance increases, random access is not possible, and a defect in one element becomes a line defect. . For this reason, MOS type sensors, CIDs, CCDs, etc. require complex signal processing circuits to alleviate the above-mentioned problems. In addition, CID requires a high-speed transfer circuit in order to reduce changes in storage time between elements. [Object of the Invention] An object of the present invention is to provide an imaging device that can increase the SN ratio, eliminate sensitivity changes between elements, and perform random access. [Summary of the Invention] The gist of the present invention is to add a readout switch element to a conventional CCD to realize a randomly accessible structure. That is, the present invention provides an imaging device used for image detection, in which a plurality of light receiving sections are arranged on a semiconductor substrate, and a plurality of MIS structures for accumulating and transferring charges of these light receiving sections are arranged adjacent to each light receiving section. A plurality of output parts into which charges transferred from these MIS structures are injected are provided adjacent to each structure, and gate control voltages of each of the MIS structures are switched respectively. A plurality of switch elements are provided to selectively control charge transfer to the output section. [Effects of the Invention] According to the present invention, the SN ratio can be made as high as that of conventional CCDs, and
Random access can be performed in the same way as . Furthermore, compared to CID, it is possible to obtain effects such as easier design of the drive circuit. Also, traditional
Since the transfer distance is shorter than that of CCD, the signal does not become smaller even if the transfer efficiency is low. High-density, high-sensitivity devices have become possible. [Embodiment of the Invention] FIG. 1 is a plan view showing one pixel portion of an imaging device according to an embodiment of the present invention, and FIG. 2 is a cross section taken along arrows A-A and B-B in FIG. and a diagram schematically showing a CC cross section. In the figure, 1 is a P-type Si substrate (semiconductor substrate), 2 is a gate oxide film, and Si substrate 1
An input diode (light receiving section) 3 that performs phosphorus diffusion is formed on the top. At a position adjacent to the input diode 3, there are transfer gates 4, 5, and 6.
A MIS structure section 7 is formed. This MIS structure section 7 accumulates and transfers photocharges detected by the input diode 3. On the opposite side of the input diode 3 adjacent to the MIS structure section 7 , an output diode (output section) 8 in which phosphorus is diffused is formed. This output diode 8 is a MOS transistor consisting of a gate 9, a source 10, and a drain 11.
Connected to gate 9 of transistor 12 . The drain 11 is connected to a signal line. On the other hand, the transfer gate 5 of the MIS structure section 7 is
D type dual gate consisting of gate 13, Y gate 14, drain 15 and source 16
It is connected to the drain 15 of the MOS transistor (switch element) 17 . MOS transistor 17
The source 16 of is connected to the ground line, and the drain 15
is connected to the power supply line via a resistor 18. In addition, each gate 13, 14 of the MOS transistor 17
are connected to address lines in the X direction and the Y direction, respectively. In addition, 21 in the figure is an overflow drain, 22
2 is an overflow gate, 23 is a reset gate, 24 is a reset drain, and 25 is a channel stopper. In addition, the input diode 3, the MIS structure section 7 , the output diode 8 and
One pixel section consists of MOS transistors 12 , 17 , etc.
A large number of them are two-dimensionally arranged on the Si substrate 1 in the X direction and the Y direction. Furthermore, MOS transistor
Each of the 17 gates 13 and 14 is connected to an intersection between an X-direction address line and a Y-direction address line arranged in a matrix. And X
The address lines in the direction and the Y direction are selected by an external selection circuit (not shown). The operation of this device configured in this way will be explained. First, it is assumed that no voltage is applied to the gates 4, 13, 14, 22, and 23. In this state, the MOS transistor 17 is turned off, and a voltage is applied to the gate 5 via the resistor 18.
Further, it is assumed that a voltage lower than that of the gate 5 is applied to the gate 6. The charge detected by the input diode 3 is transferred to the transfer gate 5 by applying a voltage to the transfer gate 4.
will be accumulated under. By removing the voltage applied to the transfer gate 4 and applying a voltage to the overflow gate 22, photocharges other than those during the accumulation time are discharged through the overflow drain 21. Next, each gate 13 of the MOS transistor 17 ,
When voltage is applied to 14, MOS transistor 17
It turns on, and the voltage applied to the transfer gate 5 is removed. When the voltage applied to the transfer gate 5 is removed, the charge under the transfer gate 5 is transferred by the transfer gate 6 to which a voltage lower than that of the gate 5 is applied, and the charge is injected into the output diode 8. The charge injected into the output diode 8 is then output to the signal line via the MOS transistor 12 . Thereafter, when a voltage is applied to the reset gate 23, the charge in the output diode 8 will be discharged through the reset drain 24. In this way, by applying a voltage to each gate 13, 14 of the MOS transistor 17 , that is, by specifying a specific X, Y using an external drive circuit, the signal of the pixel located at the specified X, Y can be read out. Become. In other words, random access becomes possible. Furthermore, by sequentially specifying X and Y, it is possible to read out an image. Note that the present invention is not limited to the embodiments described above. For example, as a means for extracting a signal from the output diode 8, a current amplifier 31 as shown in FIG. 3 may be provided in place of the MOS transistor 12 of the source follower, and the charge may be caused to flow directly from the output diode 8. Furthermore, instead of the output diode 8, a signal detection gate 32 and a transfer gate 33 may be provided as shown in FIG. 4, and changes in charge at the output section may be extracted as changes in capacitance. Moreover, instead of the input diode 14, a transparent electrode 34 is used as shown in FIG.
An MIS type light receiving section may be provided. In this case, by applying a voltage to the transparent electrode 34, Si
A potential well is created near the surface of the substrate 1, and charges generated by light incident from the transparent electrode are accumulated in this potential well. Further, as shown in FIG. 6, the input diode 3 may have a photodetector-semiconductor integrated circuit (PSID) structure in which a photoconductive element or photodiode film is deposited. In this case, by using PSID, it is possible to increase the ratio of the area of the photodetector (light receiver) to the element area. In addition, 35 in Figure 6
36 indicates a PSID lower electrode, 36 indicates an amorphous silicon photoconductive film, and 37 indicates a PSID upper electrode.
第1図は本発明の一実施例に係わる撮像装置の
1画素部分を示す平面図、第2図は第1図の矢視
A−A断面、B−B断面及びC−C断面を模式的
に示す図、第3図乃至第6図はそれぞれ変形例を
説明するための断面模式図である。
1……Si基板(半導体基板)、3……入力ダイ
オード(受光部)、4,5,6……転送ゲート、
7……MIS構造部、8……出力ダイオード(出力
部)、12……MOSトランジスタ、17……デイアル
ゲートMOSトランジスタ(スイツチ素子)、32
……信号検出用ゲート、34……透明電極、36
……アモルフアスジリコン光導電膜。
FIG. 1 is a plan view showing one pixel portion of an imaging device according to an embodiment of the present invention, and FIG. 2 is a schematic cross-section taken along arrows A-A, B-B, and C-C in FIG. 2 and 3 to 6 are schematic cross-sectional views for explaining modified examples, respectively. 1... Si substrate (semiconductor substrate), 3... Input diode (light receiving section), 4, 5, 6... Transfer gate,
7...MIS structure section, 8...Output diode (output section), 12 ...MOS transistor, 17 ...Dial gate MOS transistor (switch element), 32
...Signal detection gate, 34...Transparent electrode, 36
...Amorphous asgyricon photoconductive film.
Claims (1)
と、これらの受光部にそれぞれ隣接して設けられ
各受光部の電荷を蓄積及び転送する複数のMIS構
造部と、これらのMIS構造部にそれぞれ隣接して
設けられ各構造部から転送された電荷が注入され
る複数の出力部と、前記各MIS構造部のゲートに
それぞれ接続され、各ゲートの制御電圧を切り換
えて該構造部の蓄積モードと転送もーどを切り換
える複数のスイツチ素子とを具備し、上記スイツ
チ素子の選択によりランダムアクセスを可能とし
たことを特徴とする撮像装置。 2 前記スイツチ素子はデユアルゲートMOSト
ランジスタからなるものであり、該トランジスタ
のソース若しくはドレインが前記MIS構造部のゲ
ートに接続され、、かつ該トランジスタの各ゲー
トはマトリクス配置されたX方向アドレス線及び
Y方向アドレス線の交差部にそれぞれ接続された
ことを特徴とする特許請求の範囲第1項記載の撮
像装置。[Scope of Claims] 1. Light receiving sections arranged two-dimensionally on a semiconductor substrate, and a plurality of MIS structures provided adjacent to these light receiving sections and accumulating and transferring charges in each light receiving section, A plurality of output parts are provided adjacent to each of these MIS structures and into which the charges transferred from each structure are injected, and are respectively connected to the gates of each of the MIS structures and switch the control voltage of each gate. An imaging device comprising a plurality of switch elements for switching an accumulation mode and a transfer mode of the structure, and enabling random access by selecting the switch elements. 2. The switch element is composed of a dual-gate MOS transistor, the source or drain of the transistor is connected to the gate of the MIS structure, and each gate of the transistor is connected to an X-direction address line and a Y-direction address line arranged in a matrix. The imaging device according to claim 1, wherein the imaging device is connected to each intersection of the direction address lines.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58013971A JPS59151574A (en) | 1983-01-31 | 1983-01-31 | Image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58013971A JPS59151574A (en) | 1983-01-31 | 1983-01-31 | Image pickup device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59151574A JPS59151574A (en) | 1984-08-30 |
JPH0463590B2 true JPH0463590B2 (en) | 1992-10-12 |
Family
ID=11848105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58013971A Granted JPS59151574A (en) | 1983-01-31 | 1983-01-31 | Image pickup device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59151574A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5136888A (en) * | 1974-08-02 | 1976-03-27 | Sony Corp |
-
1983
- 1983-01-31 JP JP58013971A patent/JPS59151574A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5136888A (en) * | 1974-08-02 | 1976-03-27 | Sony Corp |
Also Published As
Publication number | Publication date |
---|---|
JPS59151574A (en) | 1984-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
EP0653881B1 (en) | Solid-state image pickup device | |
US7626620B2 (en) | Photoelectric conversion unit stacked structure | |
US6876019B2 (en) | Charge transfer apparatus | |
Ohba et al. | MOS area sensor: part II-low-noise MOS area sensor with antiblooming photodiodes | |
Hynecek | A new device architecture suitable for high-resolution and high-performance image sensors | |
KR19980071795A (en) | Active pixel image sensor and active pixel sensor | |
KR20010110738A (en) | Multiple storage node full color active pixel sensors | |
US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
JP3892112B2 (en) | Active pixel sensor with punch-through reset and crosstalk suppression | |
JP3311004B2 (en) | Solid-state imaging device | |
CN210168124U (en) | Image sensor with a plurality of pixels | |
US20050051808A1 (en) | Dual gate bcmd pixel suitable for high performance cmos image sensor arrays | |
JPH0562869B2 (en) | ||
JPH0463590B2 (en) | ||
JPS59144169A (en) | Solid state image pickup element | |
JPH0319368A (en) | Solid-state image sensing device | |
US11843011B2 (en) | Pixel and global shutter image sensor | |
KR100683396B1 (en) | Method for interlace scanning pixel array in image sensor | |
JPS5848579A (en) | Solid-state image pickup device | |
JP3177072B2 (en) | Solid-state imaging device | |
JPH09275204A (en) | Solid-state image pick up device | |
JPS61127164A (en) | Solid image recognition device | |
JPS61157178A (en) | Image pickup device |