JP3177072B2 - Solid-state imaging device - Google Patents

Solid-state imaging device

Info

Publication number
JP3177072B2
JP3177072B2 JP20603493A JP20603493A JP3177072B2 JP 3177072 B2 JP3177072 B2 JP 3177072B2 JP 20603493 A JP20603493 A JP 20603493A JP 20603493 A JP20603493 A JP 20603493A JP 3177072 B2 JP3177072 B2 JP 3177072B2
Authority
JP
Japan
Prior art keywords
imaging device
state imaging
solid
region
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20603493A
Other languages
Japanese (ja)
Other versions
JPH0758307A (en
Inventor
匡 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20603493A priority Critical patent/JP3177072B2/en
Publication of JPH0758307A publication Critical patent/JPH0758307A/en
Application granted granted Critical
Publication of JP3177072B2 publication Critical patent/JP3177072B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は固体撮像装置に関し、
特にスミアと呼ばれる偽信号の低減を図った画素部の構
造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device,
In particular, the present invention relates to a structure of a pixel portion in which a false signal called smear is reduced.

【0002】[0002]

【従来の技術】図5は、従来の一次元固体撮像装置の一
例を示す図であり、同図(a) はその平面図を示し、図に
おいて、1は光信号蓄積領域(光電変換部)、2は外部
からのクロック信号によって、上記光信号蓄積領域1に
蓄積されていた電荷を読出すための読出しゲート、3は
読出された電荷を蓄積,転送するための電荷結合素子
(以下、CCDと呼ぶ)、4はCCD3から転送されて
きた電荷を検出及び増幅を行うための増幅器、5は不要
な場所(光信号蓄積領域1以外)への光の入射を防ぐた
めに設けられた遮光膜であり、5aはその開口窓であ
る。また、同図(b) 及び図(c) は図5(a) におけるA−
A' 及びB−B’線での断面とそのポテンシャルを示す
図であり、これらの図において、6はp型半導体基板、
12,8は半導体基板6上に設けられたn型半導体層,
7はCCDの転送ゲートである。
2. Description of the Related Art FIG. 5 is a view showing an example of a conventional one-dimensional solid-state imaging device. FIG. 5A is a plan view thereof, wherein 1 is an optical signal storage area (photoelectric conversion unit). Reference numeral 2 denotes a read gate for reading the charge stored in the optical signal storage region 1 by an external clock signal, and 3 denotes a charge-coupled device (hereinafter referred to as CCD) for storing and transferring the read charge. 4) an amplifier for detecting and amplifying the electric charge transferred from the CCD 3, and 5 a light shielding film provided to prevent light from entering an unnecessary place (other than the optical signal storage area 1). And 5a is its opening window. 5 (b) and 5 (c) show A-A in FIG. 5 (a).
7A and 7B are diagrams showing cross sections taken along lines A ′ and BB ′ and their potentials. In these figures, reference numeral 6 denotes a p-type semiconductor substrate;
12 and 8 are n-type semiconductor layers provided on the semiconductor substrate 6;
Reference numeral 7 denotes a transfer gate of the CCD.

【0003】次に動作について説明する。図6は動作時
の図5(a) におけるA−A’線断面でのポテンシャルの
動きを示す図であり、図6(a) において蓄積領域1に光
が入射した後、ある時間が経過すると、図6(b) に示す
ように蓄積領域1に電荷が蓄積された状態となる。続い
て読出しゲート2に印加されるクロックパルスによって
ゲート2が開き、今まで蓄積された電荷はCCD3に転
送され図6(c) に示される状態となる。その後、読出し
ゲート2は閉じ、再び図6(a) の状態に戻る。
Next, the operation will be described. FIG. 6 is a diagram showing the movement of the potential in the cross section taken along the line AA ′ in FIG. 5 (a) during the operation. In FIG. Then, as shown in FIG. 6B, the charge is accumulated in the accumulation region 1. Subsequently, the gate 2 is opened by the clock pulse applied to the readout gate 2, and the electric charges accumulated so far are transferred to the CCD 3 to be in the state shown in FIG. Thereafter, the read gate 2 closes and returns to the state of FIG.

【0004】上記動作において、遮光膜5の開口窓5a
を通して半導体層12に入射した光は、該半導体層12
中で電子−正孔対を発生させる。このとき図5(a) にお
ける隣接する2つの蓄積領域1の間で発生した電荷11
は、その場所の電界が微少でありポテンシャルが浅いた
め、あらゆる方向に移動する。そのため発生した電荷の
一部はCCD3側に移動し信号電荷の一部として加えら
れる。この現象はスミアと呼ばれる偽信号の1つであ
り、撮像時に極めて悪影響を及ぼす。
In the above operation, the opening window 5a of the light shielding film 5
Incident on the semiconductor layer 12 through the semiconductor layer 12
An electron-hole pair is generated therein. At this time, the charges 11 generated between two adjacent storage regions 1 in FIG.
Moves in all directions because the electric field at the location is weak and the potential is shallow. Therefore, a part of the generated charge moves to the CCD 3 side and is added as a part of the signal charge. This phenomenon is one of the spurious signals called smear, and has a very bad influence upon imaging.

【0005】[0005]

【発明が解決しようとする課題】従来の固体撮像装置は
以上のように構成されているので、スミアが多く、撮像
時の画像ノイズが多いという問題点があった。
Since the conventional solid-state imaging device is configured as described above, there is a problem that there are many smears and much image noise at the time of imaging.

【0006】この発明は上記のような問題点を解消する
ためになされたもので、スミアの少ない固体撮像装置を
得ることを目的とする。
The present invention has been made to solve the above problems, and has as its object to obtain a solid-state imaging device with less smear.

【0007】この発明にかかる固体撮像装置は、分離領
域の所定のものは、その表面部分または半導体基板内部
が空乏化されており、上記光電変換部を構成する列と平
行に配置され、上記分離領域で発生した電荷をオーバフ
ロードレインに読み出すオーバフローゲートを設けたも
のである。
[0007] The solid-state imaging device according to the present invention has a separation area.
The predetermined part of the area is the surface part or inside the semiconductor substrate
Have been depleted, and the rows and columns constituting the photoelectric conversion unit have been depleted.
An overflow gate which is arranged in a row and reads out charges generated in the isolation region to an overflow drain is provided.

【0008】[0008]

【0009】この発明においては、各光電変換部を分離
する分離領域に空乏層が存在するため、光電変換部で発
生した電荷がCCDの方向へ行くのが阻止される。
In the present invention, since the depletion layer exists in the separation region separating each photoelectric conversion unit , the light is generated in the photoelectric conversion unit.
The generated charges are prevented from going in the direction of the CCD.

【0010】[0010]

【0011】[0011]

【実施例】実施例1.以下、この発明の第1の実施例に
よる固体撮像装置を図について説明する。図1におい
て、図5と同一符号は同一または相当部分を示し、図1
(a) はその平面図であり、該図において、9は、光信号
蓄積領域1を分離するための、半導体層中に空乏層を有
する分離領域であり、それ以外の構成は従来の図5(a)
と同様である。また、同図(b) は同図(a) のA−A’線
における断面図とそのポテンシャルを示す図であり、図
において、21はp型基板6上に形成されたn型半導体
層、22はn型半導体層21上に浅く形成されたp型半
導体層である。これらの半導体層21,22は、通常の
半導体プロセスのイオン注入技術で容易に形成できる。
従って各半導体層21,22の不純物濃度や接合の深さ
を最適化することによって、蓄積領域1に蓄積された電
荷を読み出した際、光信号蓄積領域1のn型半導体層2
1を完全に空乏化させることができる。また、同図(c)
は同図(a) のB−B’線における断面図とそのポテンシ
ャルを示す図であり、図において、23はp型基板6上
に形成されたn型半導体層、24はn型半導体層23上
に浅く形成されたp型半導体層である。
[Embodiment 1] Hereinafter, a solid-state imaging device according to a first embodiment of the present invention will be described with reference to the drawings. In FIG. 1, the same reference numerals as those in FIG.
FIG. 5A is a plan view thereof, in which reference numeral 9 denotes an isolation region having a depletion layer in a semiconductor layer for isolating the optical signal accumulation region 1, and the other configuration is the same as that of FIG. (a)
Is the same as FIG. 2B is a cross-sectional view taken along line AA ′ of FIG. 2A and a diagram showing its potential. In the figure, reference numeral 21 denotes an n-type semiconductor layer formed on the p-type substrate 6; Reference numeral 22 denotes a p-type semiconductor layer formed shallowly on the n-type semiconductor layer 21. These semiconductor layers 21 and 22 can be easily formed by an ion implantation technique of a normal semiconductor process.
Therefore, by optimizing the impurity concentration and the junction depth of each of the semiconductor layers 21 and 22, when reading out the electric charge stored in the storage region 1, the n-type semiconductor layer 2 of the optical signal storage region 1 is read out.
1 can be completely depleted. Also, FIG.
3A is a sectional view taken along the line BB ′ of FIG. 3A and a diagram showing its potential. In the figure, reference numeral 23 denotes an n-type semiconductor layer formed on the p-type substrate 6; It is a p-type semiconductor layer formed shallowly above.

【0012】上記構成において、n型半導体層21の不
純物濃度をn型半導体層23のそれよりも濃くし、p型
半導体層22及び24を同一工程で製造することによ
り、図1(b) ,(c) に示すように、分離部9のポテンシ
ャルが0V以上のときに、蓄積部1のポテンシャルが分
離部9のポテンシャルよりも深くなるようなポテンシャ
ル分布を実現できる。また、さらに同図(d) は同図(a)
のC−C’線における断面図とそのポテンシャルを示す
図である。
In the above configuration, the impurity concentration of the n-type semiconductor layer 21 is made higher than that of the n-type semiconductor layer 23, and the p-type semiconductor layers 22 and 24 are manufactured in the same step. As shown in (c), when the potential of the separation unit 9 is 0 V or more, a potential distribution in which the potential of the storage unit 1 is deeper than the potential of the separation unit 9 can be realized. In addition, FIG.
FIG. 2 is a cross-sectional view taken along line CC ′ of FIG.

【0013】次に動作について説明する。開口窓5aを
通って入射した光は、光信号蓄積領域1及び分離領域9
のそれぞれの半導体層内で電子−正孔対を発生させる。
この例の場合、発生した電子−正孔対のうち電子が信号
電荷となる。該光信号蓄積領域1内で発生した該信号電
荷はそのまま該領域に蓄積される。一方、図1(c) に示
すように、分離領域9内で発生した電荷11は、CCD
3側にはポテンシャルの壁があるためこの方向には拡散
せず、この結果、この電荷がCCD3へ流入することは
なく、その分スミアが少なくなる。また、図1(d) に示
すように、上記分離領域9で発生した電荷11は隣接す
る蓄積領域1側に拡散して流入し、信号電荷の一部とな
る。
Next, the operation will be described. The light incident through the opening window 5a is transmitted to the optical signal accumulation region 1 and the separation region 9
To generate electron-hole pairs in the respective semiconductor layers.
In the case of this example, electrons of the generated electron-hole pairs become signal charges. The signal charges generated in the optical signal storage region 1 are stored in the region as it is. On the other hand, as shown in FIG.
Since there is a potential wall on the third side, it does not diffuse in this direction. As a result, this charge does not flow into the CCD 3 and smear is reduced accordingly. Further, as shown in FIG. 1D, the charges 11 generated in the separation region 9 diffuse and flow into the adjacent storage region 1 and become a part of the signal charges.

【0014】このように本実施例1によれば、隣接する
光信号蓄積領域1間の基板6表面にn型半導体層23,
p型半導体層24からなる分離領域9を設けたから、各
光信号蓄積領域1間に空乏層が生じるようになり、CC
D3に対して障壁が形成され、分離領域9で発生した電
荷がCCD3側に流入するのを阻止することができる。
As described above, according to the first embodiment, the n-type semiconductor layer 23 is formed on the surface of the substrate 6 between the adjacent optical signal storage regions 1.
Since the isolation region 9 made of the p-type semiconductor layer 24 is provided, a depletion layer is generated between the respective optical signal accumulation regions 1 and CC
A barrier is formed for D3, and the charge generated in the isolation region 9 can be prevented from flowing into the CCD3.

【0015】実施例2.次に本発明の第2の実施例によ
る固体撮像装置を図について説明する。図2(a) におい
て、31は分離領域9に蓄積されている不要電荷の読出
しを行うためのオーバーフローゲート、32は不要電荷
を排出するためのオーバーフロードレインである。ま
た、図2(b) 及び図2(c) は図2(a) のA−A’及びB
−B’線における断面とその蓄積期間におけるポテンシ
ャルを示す図であり、図において、VPDは光信号蓄積領
域1のポテンシャル値、VTGはオーバーフローゲート3
1のポテンシャル値、VILは分離領域のポテンシャルを
示す。光信号蓄積領域1及び分離領域9を構成する半導
体層の不純物濃度や、オーバーフローゲート31に印加
する電圧を最適化することによって、上記各ポテンシャ
ルを、 VPD>VTG>VIL となるようにすることができる。
Embodiment 2 FIG. Next, a solid-state imaging device according to a second embodiment of the present invention will be described with reference to the drawings. In FIG. 2A, reference numeral 31 denotes an overflow gate for reading out unnecessary charges accumulated in the isolation region 9, and 32 denotes an overflow drain for discharging unnecessary charges. 2 (b) and 2 (c) are AA 'and B of FIG. 2 (a).
FIG. 4 is a diagram showing a cross section taken along line −B ′ and a potential during the storage period, in which V PD is a potential value of the optical signal storage region 1 and V TG is an overflow gate 3;
The potential value of 1 and VIL indicate the potential of the separation region. By optimizing the impurity concentration of the semiconductor layer constituting the optical signal accumulation region 1 and the isolation region 9 and the voltage applied to the overflow gate 31, the above potentials can be set so that VPD>VTG> VIL. it can.

【0016】次に動作について説明する。電荷蓄積期間
においては、図2(b) ,図2(c) に示すように、開口窓
5aを通って光が入射し、光信号蓄積領域1及び分離領
域9においてそれぞれ電荷が発生し、光信号蓄積領域1
下方では、光信号蓄積領域1のポテンシャル値VPDの方
がオーバーフローゲート31のポテンシャル値VTGより
も大きいため電荷は蓄積される。一方、分離領域9下方
では、該領域9のポテンシャルVILよりもオーバーフロ
ーゲート31のポテンシャル値VTGの方が大きいため電
荷11はオーバーフローゲート31を通ってオーバーフ
ロードレイン32に流入する。従って分離領域9に入射
した光による電荷が、これと隣接する光信号蓄積領域1
に流入する割合が小さくなる。このことは1つの画素の
感度分布が急峻な立上りを持つことになることを意味
し、解像度が向上することとなる。
Next, the operation will be described. In the charge accumulation period, as shown in FIGS. 2B and 2C, light enters through the opening window 5a, and charges are generated in the optical signal accumulation region 1 and the separation region 9, respectively. Signal storage area 1
Below, the electric charge is accumulated because the potential value VPD of the optical signal accumulation region 1 is larger than the potential value VTG of the overflow gate 31. On the other hand, below the isolation region 9, the charge 11 flows into the overflow drain 32 through the overflow gate 31 because the potential value VTG of the overflow gate 31 is larger than the potential VIL of the region 9. Therefore, the charges caused by the light incident on the separation region 9 are transferred to the optical signal storage region 1 adjacent thereto.
The ratio of inflow to the air becomes smaller. This means that the sensitivity distribution of one pixel has a steep rise, and the resolution is improved.

【0017】以上のように本実施例2によれば、画素と
並列してオーバーフローゲート31,オーバーフロード
レイン32を設け、オーバーフローゲート31のポテン
シャル値VTGを、光信号蓄積領域1のポテンシャル値V
PDと分離領域9のポテンシャル値VILとの間の値になる
ように設定したから、分離領域9中に蓄積された電荷が
光信号蓄積領域1に流入するのを抑制でき、上記実施例
1に比べて光信号蓄積領域1に流入する不要な電荷が低
減され、解像度が向上する。
As described above, according to the second embodiment, the overflow gate 31 and the overflow drain 32 are provided in parallel with the pixels, and the potential value VTG of the overflow gate 31 is changed to the potential value VTG of the optical signal storage region 1.
Since the value is set to a value between the PD and the potential value VIL of the isolation region 9, it is possible to suppress the charge accumulated in the isolation region 9 from flowing into the optical signal accumulation region 1. Unnecessary charges flowing into the optical signal storage region 1 are reduced, and the resolution is improved.

【0018】実施例3.次に本発明の第3の実施例によ
る固体撮像装置を図について説明する。図3は本実施例
による光信号蓄積領域部の平面図であり、9aは分離領
域を示し、ポテンシャル値の浅い領域91とポテンシャ
ル値の深い領域92とで構成されている。その他の構成
は上記実施例2と同一である。
Embodiment 3 FIG. Next, a solid-state imaging device according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a plan view of the optical signal accumulation region according to the present embodiment. Reference numeral 9a denotes an isolation region, which is composed of a region 91 having a shallow potential value and a region 92 having a deep potential value. Other configurations are the same as those of the second embodiment.

【0019】次に作用効果について説明する。この実施
例においては、分離領域9aにおいて光信号蓄積領域1
近傍にポテンシャル値の低い領域91が配置されている
ため、分離領域9a内の、光信号蓄積領域1に近い場所
でポテンシャルが浅くなっており、換言すれば光信号蓄
積領域1に対して高い障壁が形成され、このため、分離
領域部分9aに入射した光による電荷がこれと隣接する
光信号蓄積領域1に流入する割合が、実施例2に比べて
さらに小さくなる。
Next, the function and effect will be described. In this embodiment, the optical signal storage region 1 is located in the separation region 9a.
Since the region 91 having a low potential value is arranged in the vicinity, the potential is shallow at a position near the optical signal accumulation region 1 in the separation region 9a, in other words, a high barrier against the optical signal accumulation region 1. Is formed, so that the ratio of the charge caused by the light incident on the separation region portion 9a to flow into the optical signal accumulation region 1 adjacent thereto is further reduced as compared with the second embodiment.

【0020】実施例4.なお、上記各実施例では1次元
固体撮像装置について説明したが、本発明は2次元固体
撮像装置にも適用できることはいうまでもない。図4は
かかる2次元固体撮像措置の一例を示す図であり、図に
おいて、41は垂直転送CCD、42は水平転送CCD
である。図4に示すように、2次元固体撮像装置では、
複数個の垂直転送CCD42が水平転送CCD42に接
続されており、これにより平面的に配置された各画素に
よって検出された光信号を順次外部に取り出すことがで
きる。
Embodiment 4 FIG. Although the one-dimensional solid-state imaging device has been described in each of the above embodiments, it is needless to say that the present invention can be applied to a two-dimensional solid-state imaging device. FIG. 4 is a view showing an example of such a two-dimensional solid-state imaging device, in which 41 is a vertical transfer CCD, and 42 is a horizontal transfer CCD.
It is. As shown in FIG. 4, in the two-dimensional solid-state imaging device,
The plurality of vertical transfer CCDs 42 are connected to the horizontal transfer CCDs 42, whereby the optical signals detected by the pixels arranged in a plane can be sequentially extracted to the outside.

【0021】なお、上記実施例では、電荷蓄積部及び分
離領域をp−n−p型構造としたが、これは不純物濃度
を最適化することによってn−p構造としてもよく、同
様の効果を奏することもできる。
In the above embodiment, the charge storage section and the
Although the separated region has a pnp type structure, it may have an np structure by optimizing the impurity concentration, and the same effect can be obtained.

【0022】以上のように、この発明にかかる固体撮像
装置によれば、分離領域の所定のものを、その表面部分
または半導体基板内部を空乏化したものとし、光電変換
部間に設けられた分離領域で発生した電荷を上記光電変
換部に流入する前にオーバフロードレインに流出させる
ようにしたので、スミアがなく、かつ解像度が高い固体
撮像装置を得ることができる効果がある。
As described above, according to the solid-state imaging device of the present invention, a predetermined one of the separation regions is replaced with a surface portion thereof.
Alternatively, the inside of the semiconductor substrate is depleted , and the charge generated in the separation region provided between the photoelectric conversion units is caused to flow out to the overflow drain before flowing into the photoelectric conversion unit, so that there is no smear, and There is an effect that a solid-state imaging device with high resolution can be obtained.

【0023】[0023]

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施例による固体撮像装置の
平面図、及び動作時のポテンシャルレベルを示す図であ
る。
FIG. 1 is a plan view of a solid-state imaging device according to a first embodiment of the present invention, and a diagram showing potential levels during operation.

【図2】この発明の第2の実施例による固体撮像装置の
平面図、及び動作時のポテンシャルレベルを示す図であ
る。
FIG. 2 is a plan view of a solid-state imaging device according to a second embodiment of the present invention, and a diagram showing potential levels during operation.

【図3】この発明の第3の実施例による固体撮像装置の
部分的な平面図、及び動作時のポテンシャルレベルを示
す図である。
FIG. 3 is a partial plan view of a solid-state imaging device according to a third embodiment of the present invention, and a diagram showing potential levels during operation.

【図4】この発明の実施例4による、2次元固体撮像装
置に本発明を適用した固体撮像装置を示す平面図であ
る。
FIG. 4 is a plan view showing a solid-state imaging device in which the present invention is applied to a two-dimensional solid-state imaging device according to Embodiment 4 of the present invention.

【図5】従来の固体撮像装置の平面図、及び動作時のポ
テンシャルレベルを示す図である。
FIG. 5 is a plan view of a conventional solid-state imaging device and a diagram showing potential levels during operation.

【図6】従来の固体撮像装置におけるスミアの拡散の様
子を説明するための図である。
FIG. 6 is a diagram for explaining a state of smear diffusion in a conventional solid-state imaging device.

【符号の説明】[Explanation of symbols]

1 光信号蓄積領域 2 読出しゲート 3 電荷結合素子 4 増幅器 5 遮光膜 5a 遮光窓 6 p型半導体基板 7 CCD転送ゲート 9,9a 分離領域 91 ポテンシャル値の浅い領域 92 ポテンシャル値の深い領域 8 n型半導体層 12 n型半導体層 REFERENCE SIGNS LIST 1 optical signal accumulation region 2 read gate 3 charge-coupled device 4 amplifier 5 light shielding film 5 a light shielding window 6 p-type semiconductor substrate 7 CCD transfer gate 9, 9 a isolation region 91 region with low potential value 92 region with large potential value 8 n-type semiconductor Layer 12 n-type semiconductor layer

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に直線状に配置された複数
個の光電変換部、及び隣接する該光電変換部間に配置さ
れた分離領域とを備えた固体撮像装置において、上記分離領域の所定のものは、その表面部分または半導
体基板内部が空乏化されており、 上記光電変換部を構成
する列と平行に配置され、上記分離領域で発生した電荷
をオーバフロードレインに読み出すオーバフローゲート
を備えたことを特徴とする固体撮像装置。
1. A plurality of photoelectric conversion units arranged in a straight line on a semiconductor substrate, and in the solid-state imaging device that includes a arranged isolation regions between adjacent photoelectric conversion unit, predetermined the separation region Those whose surface part or semi-conductive
A solid-state imaging device, comprising: a body substrate that is depleted; and an overflow gate that is arranged in parallel with a row constituting the photoelectric conversion unit and reads out charges generated in the isolation region to an overflow drain.
【請求項2】 請求項1記載の固体撮像装置において、 電荷蓄積期間における、上記オーバフローゲートの直下
領域のポテンシャル値は、上記光電変換部のポテンシャ
ル値より小さく、かつ上記分離領域のポテンシャル値よ
り大きく設定されていることを特徴とする固体撮像装
置。
2. The solid-state imaging device according to claim 1, wherein a potential value of a region immediately below said overflow gate during a charge accumulation period is smaller than a potential value of said photoelectric conversion unit and larger than a potential value of said separation region. A solid-state imaging device characterized by being set.
【請求項3】 請求項1記載の固体撮像装置において、 上記分離領域のポテンシャル値は、上記光電変換部近傍
で小さくなっていることを特徴とする固体撮像装置。
3. The solid-state imaging device according to claim 1, wherein a potential value of the separation region is small near the photoelectric conversion unit.
JP20603493A 1993-08-20 1993-08-20 Solid-state imaging device Expired - Fee Related JP3177072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20603493A JP3177072B2 (en) 1993-08-20 1993-08-20 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20603493A JP3177072B2 (en) 1993-08-20 1993-08-20 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH0758307A JPH0758307A (en) 1995-03-03
JP3177072B2 true JP3177072B2 (en) 2001-06-18

Family

ID=16516807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20603493A Expired - Fee Related JP3177072B2 (en) 1993-08-20 1993-08-20 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP3177072B2 (en)

Also Published As

Publication number Publication date
JPH0758307A (en) 1995-03-03

Similar Documents

Publication Publication Date Title
US7423302B2 (en) Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
US6278142B1 (en) Semiconductor image intensifier
US7253461B2 (en) Snapshot CMOS image sensor with high shutter rejection ratio
JP5671830B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
US5872371A (en) Active pixel sensor with punch-through reset and cross-talk suppression
US9369648B2 (en) Image sensors, methods, and pixels with tri-level biased transfer gates
US20050184322A1 (en) Solid-state image pick-up device and imaging system using the same
US7265397B1 (en) CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture
US5430481A (en) Multimode frame transfer image sensor
JPS5819080A (en) Solid-state image sensor
JP2007157912A (en) Solid imaging apparatus
JP3892112B2 (en) Active pixel sensor with punch-through reset and crosstalk suppression
EP1058313B1 (en) Solid-state imaging device
EP0453530B1 (en) Solid-state image sensor
JP2866328B2 (en) Solid-state imaging device
JPH07226495A (en) Ccd picture sensor with decreased crosstalk between photodiodes
EP1213765B1 (en) Solid state imaging device
JP2917361B2 (en) Solid-state imaging device
JP3177072B2 (en) Solid-state imaging device
JPH0730816A (en) Solid-state image pickup element
JP4824241B2 (en) Semiconductor energy detector
JP2002151673A (en) Solid-state image pickup element
JP2674524B2 (en) Solid-state imaging device and driving method thereof
JPH0424872B2 (en)
JP2001285899A (en) Evaluation method for solid-state image pickup device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees